SU691853A1 - Цифровой умножитель частоты - Google Patents

Description

I

Изобретение относитс  к области автоматики и вычислительной техники, в частности, к устройствам дл  умножени  низких и иифранизких частот.

Известно устройства дл  умножени  частоты, содержащее генератор импульсов, два управл емых делител  частоты, элемент задержки, счетчик , группу элементов И и.регистр пам ти 11

Известно также устройство дл  умножени  частоты, содержащее формирователь, блок управлени , элементы И и ИЛИ, генератор тактовьк импульсов, триггер, делитель частоты, счетчик импульсов, реверсивный счетчик, группы элементов И и наборное поле 12.

Общим недостатком известных устройств  вл етс  понюке}ша  точность умножени  частоты при высоких требовани х по быстродействию .

Наиболее близким по техническо11 сущности к предложенному  вл етс  Щ1фровой зп 1ножитель частоты, содержащий усилитель-ограничитель , .соединённый входом с входом цифрового умножител  частоты и подключенный выходами к входам амплитудных дискримина

тОров, триггеры, выход первого из которых соединен с выходом цифрового умножител  частоты, а выход второго триггера подключен к первому входу основного элемента И, соединенного выходом со счетным входом основного счетчика, вькоды которого подключены к цифровым входам управл емого делител  частоты, соединенного счетным входом с выходом генератора импульсов и подключенного вь1ходом к входу формировател  импульсов : ввода 3.

; Данный цифровой умножитель имеет быстродействие , равное полупериоду .входной частоты , к практически не имеет погрещности несимметрии ограничени . Недостатками прототипа  вл ютс  наличие погрещности умножител , обусловленной отклонением входной частоты от оптимальной, и наличие погрешности умножени , обусловленной ошибками выполнени  врем -импульсного преобразовани .

Целью насто щего изобретени   вл етс  (повышение точности умножени  в широком диапазоне частот. 36 Поставленна  цель достигаетс  тем, что в цифровой умножитель частоты дополнительно введены счетчики, элементы И и ИЛИ, дешиф ратор коррекции и основной дешифратор, под ключенный входами к выходам первого дополнительного счетчика, соединенного первым входом с первым входом первого элемента ИЛИ и выходом управл емого делител  Частоты и подключенного вторым входом к |В,ыходу второго элемента ИЛИ, входы которого соединены с выходами амплитудных дискриминаторов, и к первому входу второго триггера, соединенного вторым входом с выходом третьего элемента ИЛИ, первый вход которого подключен к первому выходу основного дешифратора, а второй вход соединен с ВЫХОДОМ второго дополнительного счетчика, подключенного счетным входом к выходу основного элемента И, соединенного вторым вхо дом с выходом генератора импульсов, причем поразр дные входы второго дополнительного счетчика подключены к соответствующим выходам основного счетчика, соединенного суммирующим и вычитающим входами соответственно со вторым и третьим выходами основ ного дешифратора, подключенного вторым, третьим и четвертым выходами к входам дешифратора коррекции, выходы которого соединены с первыми входами первого и второго дополнительных элементов И, причем выход первого дополнительного элемента И, соединен ного вторым входом с выходом формировател  импульсов ввода и управл ющим входом управл емого делител  частоты, соедйнен со вторым входом первого элемента ИЛИ, подключе1шого выходом ко второму входу второго дополнительного элемента И, выход кото рого соединен с входом первого триггера. Существо изобретени  по сн етс  чертежом, на котором изображена блок-схема умножител . Цифровой умножитель частоты содержит усилитель-ограничитель 1, амплитудные дискри минаторы 2 и 3, генератор 4 импульсов, первый и второй триггеры 5 и 6, основной элемент И 7, первый и второй дополнительные элементы И 8 и 9, управл емый делитель 10 ча стоты, основной счетчик 11, основной дешиф ратор 12, первый и второй дополнительные счетчики 13 и 14, формирователь 15 импульсов ввода, дешифратор 16 коррекции, первый второй и третий элементы ИЛИ 17, 18 и 19. Выходы усилител  I соедйненьГчер соответствующие дискриминаторы 2 и 3 со входами элемента ИЛИ 18, подключенного выходом к первому входу триггера 6 и второму входу счётчика 13, первый вход которого соединен с выходом управл емого делител  10 частоты. ВХОДОМ формировател  15 и первым входом элемента ИЛИ 17. Выход триггера 6, подключенного вторым входом к выходу элемента ИЛИ 19, соединен с первым входом элемента И 7, второй вход которого подключен к выходу генератора 4 импульсов и счетному входу управл емого делител  10 частоты, а выход элемента И 7 соединен со счетными входами счетчиков 11 и 14. Входы элемента ИЛИ 19 подключены к первому выходу основного дешифратора 12 и выходу счетчика 14, соединенного поразр дными входами с соответствующими выходами счетчика 11, суммирующий и вычитающий входы которого подключены к второму и третьему выходам основного дешифратора 12. Управл ющий вход управл емого делител  10 частоты, соединенного цифрОвь1ми входами с выходами счетчика ll, подключен к выходу формировател  15 и второму входу элемента И 8, выход которого соединен с вторым входом элемента ИЛИ 17. Выходы дешифратора 16 коррекции , подключенного входами к второму, третьему и четвертому выходам Основного дешифратора 12, соединены с первыми входами элементов И 8 и 9. Выход элемента И 9, подключенного вторым входом к выходу элемента ИЛИ 17, соединен через триггер 5 с выходом устройства . Цифровой умножитель частоты работает следующим образом. При синусоидальном входном сигнале входное воздействие подаетс  на вход усилител ограничител  1, где ограничиваетс . Затем выходные противофазные напр жени  усилител  1 дискриминируютс  двум  идентичными дискриминаторами 2 и 3 (их моменты срабатывани  могут быть совмещены с положительными нульпереходами сигнала). Импульсные сигналы через элемент ИЛИ 18 с двойной частотой 2fBx поступают на первый вход триггера 6, устанавлива  его каждым импульсом в единичное состо ние и дава  разрешение на прохождение импульсов высокой частоты fj-H с выхода генератора 4 через элемент I И 7 на счетные входы счетчиков II и 14. Счетчик 11 выполнен реверсивным , изменение его состо ни  в сторону увеличени  или уменьшени  выходного кода М достигаетс  сигналами с выходов основного дешифратора 12. Переключение на сложение или вычитание определ етс  знаком рассогласовани  по частот;е. Так, если febix (где п - коэффициент умножени  умножител ), то сигнал рассогласовани  А О, и сигналом с первого выхода основного дешифратора 12 триггер 6 через элемент ИЛИ 19 сбрасываетс , запреща  .прохождение импульсов с генератора 4 на счетные входы счетчиков Пи 14. Выходной код счетчика 11 имеет в установившемс  режиме посто нное зиачение, равюе М и определ ющее коэффициент делени  q управл емого делител  10 q 2-M, где k - разр дност дейител  10 частотЫ;. Требуемое изменение выходной частоты ум- ножител  достигаетс  изменением козффипиента q с Помощью счетчика 11 по результатам подсчета в счетчике 13 суммы Д п импульсов частоты 2 fsbix с выхода делител  10 частоты за период входной частоты fax умножител . Дл  обеспечени  режима слежени  за изменением входной частоты в широком частотном диапазоне, изменение Л q коэффициента делени  делител  10 частоты формируетс  не толь ко в виде функции вышеуказанного рассогласовани  Д п, но и в виде функции входной частоты, причем выполн етс  соотношение Л - const Дл  вьшолпени  данного соотношени  используетс  счетчик 14, включенный в контур внутренней обратной св зи управлени  воздействием счетчика 11 на делитель 10 частоты. При этом, на сравнительно низких входных частотах управл ющее воздействие М измен етс  на большую величину, позвол ющую более эффективно компенсировать ошибку умно жени . При более высокой входной частоте управл ющее воздействие измен етс  на меньшую величину, чем достигаетс  меиьща  динамическа  ошибка. Дл  обеспечени  нормального характера протекани  переходных процес сов, поразр дные входы счетчика 14 подключаютс  только к выходам старших разр дов счетчика 11. Врем , в течение которого происходит коррекци  воздействи  М путем соответствующего суммировани  или вычитани  импульсов с выхода генератора 4 в счетчике 11, регулируетс  сбросом триггера 6 через элемент ИЛИ 19 сигналом с первого выхо;ла основного дешифратора 12 или сигналом с выхода счетчика 14. Дл  нормального функционировани  без режима автоколебаний ъ установившемс  состо нии в умножителе с помощью основного дешифратора 12 искусственно создаетс  зона нечувствительности , которой .соответствует сигнал на первом выходе дешифратора 12. - Выходные импульсы 2 с выхода управл емого делител  10, возникающие вследствие периодического переполнени  счетчика делител  10, поступают на первый вход элемента ИЛИ 17 и на вход формировател  15 импульсов. С помощью формировател  15 осуществл етс  ввод в делитель 10 кода М с удвоенной частотой по отношению к частоте 2 fBbix что позвол ет улучшить динамические характеристики устройстэа. Дл  устранени  ошибки по фазе, обуслов енной дискретностью изменени  коэффициен-, та делени  управл емого делител  10, используетс  фазова  коррекци , реализова1ша  на элементах И 8 и 9, дешифраторе 16 коррек1ЩИ и элементе ИЛИ 17. Фазова  коррекщм осуществл етс  за счет добавлени  или вычитани  из выходной последовательности требуемого количества импульсов. Дешифратор 16 коррекции (выполненный, например, на триггерах и элементах И), управл ет отпиранием элементов И 8 и 9 в соответствии с таблицей.

ОО1

01О

100

На вход С поступает сигнал с четвертого выхода дешифратора 12, т.е. сигнал, соответ- ствующий отсутствию рассогласовани  (без зоны нечувствительности, так как в данном случае оно не вли ет на возникновение режима автоколебаний). В этом случае фазова  коррекци  не производитс .

1 1 О

О 1 О

При поступлении сигнала на вход В (со второго выхода дешифратора 12), коррекци  /эсуществл етс  добавлением импульсов с частотой 4 fBbix к выходной, последовательности 2 fflbix через элемент И 8.

Claims (3)

1. При постуЫении сигнала на втод А, коррекци  осуществл етс  путем подавлени  импульсов частоты 2 fsbix за счет запирани  эле мента И 9 на требуемое врем . Количество суммируемых или вычитаемых (подавл емых) дополнительных импульсов определ етс  сигналами рассогласовани  с выхода дешифратора 12 и может регулироватьс  дешифратором 16. Практически происходит добавление или вычитание 1-3-х импульсов , что позвол ет приблизительно в 2 раза уменьшить врем  переходного процесса. Дл  получени  формы сигнала умноженной частоты типа меандр - вькодной сигнал с эле мента И 9 делитс  на два триггером 5. Таким образом, данное устройство по сравнению с прототипом имеет улучшенные статичёские и динамические Характеристики в широ ком диапазоне частот, Повьп11ение точности умножени  достигаетс  за счет использовани  отрицательной обратной св зи по частоте в сочетании с корректирующим воздействием, позвол ющим стабилизировать относительный шаг коррекции в широком диапазоне частот, . соответствующего выбора диапазона частот и . зоны нечувствительности, а также использовани  фазовой коррекции. При правильно выбранных схемных элементах устройство позво .л ет в широком диапазоне частот снизить погрешность врем -импульсного преобразовани  в Кд раз, где Кд коэффициент делени  депител  частоты п рото1ипа.;; Формула изобретени  Цифровой умножитель частоты, содержащий усилитель-ограничитель, Соединенный входом с входом цифрового умножител  частоть, а выходами - с входами амплитудных дискриминаторов , триггеры, выход первого из которых соединен с выходом цифрового умножител  частоты, а выхс  второго триггера подключен к первому входу основного элемента И, соединенного выходом со счетным входом основного счетчика, выходы которого подключены к цифровым входам управл емого делител  Частоты, соединенного счетным входом с выходом генератора импульсов и подключенного выходом к входу формировател  импульсов 6 8 ввода, отличающийс  тем, что, с целью повышени  точности умножени  в широком диапазоне частот, в цифровой умножитель частоты дополнительно введены счетчики, элементы И и ИЛИ, дешифратор коррекции и основной дешифратор, подключенный входами к выходам первого дополнительного счетчика , соединенного первым входом с первым входом первого элемента ИЛИ и выходом управл емого делител  частоты и подключенного вторым входом к выходу второго элемен- та ИЛИ, входы которого соединены с выходами амплитудных дискриминаторов, и к первому входу второго триггера, соединенного вторым входом с выходом третьего элемента ИЛИ, первый вход которого подкгаочен к первому выходу основного дешифратора, а второй вход соединен с выходом второго дополнительного счетчика, подключенного счетitbiM входом к выходу основного элемента И, соедш енного вторым входом с выходом генератора импульсов, причем поразр дные входы второго дополнительного счетчика подключе .ны к соответствующим вьродам основного счетчика, соединенного суммирующим и вычитающим входами соответственно со вторым и третьим выходами основного дещифратора, подключенного вторым, третьим и четвертым выходами к входам деишфратора коррекции, выходы которого соединены с первыми входами первого и второго дополнительных элементов И, причем вь1ход первого дополнительного элемента И, подключенного вторым входом к выходу формировател  импульсов ввода и управл ющему входу управл емого делител  частоты, соединен CQ вторым входом первого элемента ИЛИ, подключенного выходом к второму входу второго дополнительного элемента И, выход которого соединен с входом первого триггера, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 580555, кл. G 06 F 7/52, 1976.
2. 2.Авторское свидетельство СССР № 479805, кл. G 06 F 7/39, 1972.
3. 3. Техника средств св зи , сери  Радиоизмерительна  техника, М., вып. 6, 1976, с. 96.