SU416716A1 - Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код» - Google Patents
Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код»Info
- Publication number
- SU416716A1 SU416716A1 SU1710067A SU1710067A SU416716A1 SU 416716 A1 SU416716 A1 SU 416716A1 SU 1710067 A SU1710067 A SU 1710067A SU 1710067 A SU1710067 A SU 1710067A SU 416716 A1 SU416716 A1 SU 416716A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- circuit
- code
- inputs
- additional
- Prior art date
Links
- 230000001934 delay Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003111 delayed Effects 0.000 description 1
- 125000002346 iodo group Chemical group I* 0.000 description 1
Description
1
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в преобразовател х «угол - фаза - код, от которых требуетс высока достоверность выдаваемой информации.
Известно устройство сопр жени многоканальных преобразователей «угол - фаза - код по авт. св. № 292182, содержащее схемы задержки, включенные последовательно, ключи , схемы объединени , триггеры, схему «ИЛИ. Недостаток известного устройства заключаетс в возможности выдачи неконтролируемой искаженной информации при выходе величины инструментальной погрешности старшего отсчета и погрешности аналоговых узлов преобразовател «угол - фаза из зоны корректируемой ошибки.
Цель изобретени -повышение надежности выдаваемой преобразователем информации.
Это достигаетс тем, что устройство содержит два дополнительных ключа управлени , ключ разрешени , дополнительную схему задержки , дополнительную схему «ИЛИ, схему сравнени , триггер контрол и два вентил , причем выходы регистра точного отсчета соединены с первыми входами дополнительных ключей управлени , вторые входы которых объединены и подключены к выходу схемы «ИЛИ, выход первого дополнительного ключа управлени соединен со входом дополнительной схемы задержки, выход которой подключен к первому входу дополнительной схемы «ИЛИ, ко второму входу которой подключен выход второго дополнительного ключа управлени , выход ключа управлени соединен с первыми входами вентилей, ко вторым входам которых подключен выход дополнительной схемы «ИЛИ, выходы вентилей соединены со входами триггера контрол , выходы которого соединены с входами схемы сравнени , к другим входам которой подключены выходы первого разр да регистра грубого отсчета, а к выходу - ключ разрешени , второй вход которого соединен с выходом ключа управлени .
На фиг. 1 представлена блок-схема устройства по авт. св. 292182; на фиг. 2--блок-схема предлагаедюго дополнительного устройства.
Устройство содержит три схемы 1, 2, 3 задержки , соединенные последовательно, входы и- выходы которых соединены с входами ключей 4-7 управлени , выходы которых подключены к схеме «ИЛИ 8. Другие входы ключей 4-7 управлени соединены с выходами двух старших разр дов регистра кода точного отсчета. Выход ключа 9 соединен со входом ключа 4 управлени , а его первый вход - с выходом триггера 10, один из входов которого соединен со входами триггера 11 управлени и с выходом ключа 12 управлени .
к одному входу которого подключен выход триггера 11 управлени , а ко второму - делитель 13 частоты. Выход схемы 14 объединени соединен с входом триггера 10 грубого отсчета , ключа 4 управлени и выходом ключа 9; выход схемы 15 объединени соединен со вторым входом ключа 9. Входы схем 14 и 15 объединени соединены с регистрами точного и грубого отсчетов соответственно.
Дополнительное устройство (см. фиг. 2) содержит дополнительные ключи 16 и 17 управлени , первые входы которых соединены соответственно с пр мым и ипверспым выходами третьего управл ющего разр да регистра точного отсчета, а вторые входы объединены и подключены к выходу схемы «ИЛИ 8 {см. фиг. 1). Выход ключа 16 управлени через дополнительную схему 18 задержки соединен с первым входом дополнительной схемы «ИЛИ 19, ко второму входу которой подключен выход дополнительного ключа 17 управлени . Выход схемы «ИЛИ 19 соединен с входами вентилей 20, 21, другие входы которых подключены к общей точке соединени триггера 10, трпггера 11 управлени и ключа 12 управлени основной схемы.
Выходы вентилей 20 и 21 дополнительного устройства соединены со входами триггера 22 контрол , выходы которого соединены со входами схемы 23 сравнени , к другим входам которой подключены выходы первого разр да регистра кода грубого отсчета. Выход схемы 23 сравнени соединен с входом ключа 24 разрешени , второй вход которого соединен с выходом ключа 12 управлени основной схемы.
Устройство работает следующим образом. Фазовые импульсы точного отсчета через схему 14 объединени поступают на перепись кода в регистр кода точного отсчета и на переброс триггера 10 дл подготовки ключа 9 к прохождению фазового импульса грубого отсчета через схему 15 объединени на управл емую кодом двух старщих разр дов регистра кода младшего отсчета линию задержки. Она состоит из схем 1, 2, 3 задержки, ключей 4-7 управлени и схемы «ИЛИ 8. Кажда схема 1, 2, 3 задержки создает задержку, равдлительности первого (младшего)
ную
разр да грубого отсчета. Фазовый импульс грубого отсчета с выходов схемы «ИЛИ 8 поступает на запись кода грубого отсчета в регистр кода. Одновременно он поступает на два ключа 6, 7, управл емые третьим разр дом регистра кода младшего отсчета.
В зависимости от состо ни третьего разр да , фазовый импульс старшего отсчета поступает через дополнительную схему «ИЛИ 19 пеносредственно или через дополнительную схему 18 задержки на перепись кода первого (младшего) разр да из делител 13 частоты в триггер 22 контрол через вентили 20, 21. Схема 18 задержки создает задержку, равную Vi длительности задержки на каждой из схем задержки 1, 2, 3. Зона по влени фазового импульса старшего отсчета с выхода схемы «ИЛИ 19, при которой еще отсутствуют
сбои преобразовател , на /а больще допустимой зоны по влени импульса со схемы «ИЛИ 8.
Если фазовый импульс грубого отсчета на выходе схем «ИЛИ 8 и 19 находитс в допустимой зоне, равной Д длительности первого разр да старшего отсчета, схема 23 сравнени фиксирует равенство кодов, записанных в триггере 22 контрол и в триггере первого разр да регистра кода грубого отсчета. Потенциал со схемы 23 сравнени открывает ключ 24 и обеспечивает прохождение сигнала конца преобразовапи на разрешение преобразовани следующей величины. В случае различи кодов, поступающих на схему 23
сравнени , на выходе схемы сравнени формируетс сигнал неисправности и поступает запрет на ключ 24; в результате перепись искаженной информации в ЦВМ исключаетс . При сравнении кода первого разр да регистра грубого отсчета с кодом триггера, в который информаци о коде первого разр да грубого отсчета записываетс и.лшульсо.м с расщиренной зоной корректируемой ощибки , формируетс сигнал, несущий информацию о достоверности кода на выходе преобразовател .
Предмет изобретени
Устройство сопр жени отсчетов многоканального преобразовател «угол-фаза-код по авт. св. 292182, отличающеес тем, что, с целью повышени надежности отсчета, в него введены два дополнительных ключа управлени , ключ разрешени , дополнительна схема задерл :ки, дополнительна схема «ИЛИ, схема сравнени , триггер контрол и два вентил , причем выходы регистра точного отсчета соединены с первыми входами дополнительных ключей управлени , вторые
входы которых объединены и подключепы к выходу схемы «ИЛИ, выход первого дополнительного ключа управлени соединен со входом дополнительной схемы задержки, выход которой подключен к первому входу
дополнительной схемы «ИЛИ, ко второму входу которой подк;1ючен выход второго дополнительного ключа управлени , выход ключа управлени соединен с первыми входами вентилей, ко вторым входам которых
подключен выход дополнительной схемы «ИЛИ, выходы вентилей соединены со входами триггера контрол , выходы которого соединены с входами схемы сравнени , к другим входам которой подключены выхс-ды
первого разр да регистра грубого отсчета, а к выходу - ключ разрешени , второй вход которого соедиьсп с выходом ключа управлени .
С 2 старших
управл ющих разр дов регистра кода / 7ovHoeD отсчета
Перепись 8регг/стр иода грубого отсчета
±
OSffy/reHue
ТЧ 1
JjL U«
С Выхода фврг ироВотпе в фозоВого импу/гбса
Сделител астптлы
СигналНа запись
С перВогр разр да нвислраб-следующей регистра мода ности8е/ 1/чг/ны
грубого ртсуетпа
С г лаЗшего уг/раВл ницего разр да регистра но да
f77O4 } D O/7 CVff77(l
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1710067A SU416716A2 (ru) | 1971-11-01 | 1971-11-01 | Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код» |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1710067A SU416716A2 (ru) | 1971-11-01 | 1971-11-01 | Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код» |
Publications (2)
Publication Number | Publication Date |
---|---|
SU416716A1 true SU416716A1 (ru) | 1974-02-25 |
SU416716A2 SU416716A2 (ru) | 1974-02-25 |
Family
ID=20491684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1710067A SU416716A2 (ru) | 1971-11-01 | 1971-11-01 | Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код» |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU416716A2 (ru) |
-
1971
- 1971-11-01 SU SU1710067A patent/SU416716A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US2954165A (en) | Cyclic digital decoder | |
SU416716A1 (ru) | Устройство сопряжения отсчетовмногоканального преобразователя«угол — фаза — код» | |
SU563713A1 (ru) | Аналого-цифровой преобразователь | |
GB1189756A (en) | Digital-to-Analog Converter | |
SU1734213A1 (ru) | Устройство дл регистрации ошибки | |
SU1566370A1 (ru) | Устройство дл цифровой обработки аналогового сигнала | |
SU744948A1 (ru) | Устройство дл задержки импульсов | |
SU397942A1 (ru) | ||
SU1087989A1 (ru) | Функциональный преобразователь число-импульсного кода | |
SU1322233A1 (ru) | Цифровой линейный интерпол тор | |
SU822344A1 (ru) | Преобразователь напр жени -код | |
SU1177909A1 (ru) | Преобразователь кода в скважность импульсов | |
SU691853A1 (ru) | Цифровой умножитель частоты | |
SU1365003A1 (ru) | Измерительное устройство | |
SU752797A1 (ru) | Программируемый преобразователь код-временной интервал | |
SU1383345A1 (ru) | Логарифмический преобразователь | |
SU534037A1 (ru) | Счетчик импульсов | |
SU1030824A1 (ru) | Преобразователь перемещени в код | |
SU554626A2 (ru) | Устройство дл декодировани циклических кодов | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 | |
SU1591192A1 (ru) | УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДА га ИЗ η | |
SU411623A1 (ru) | ||
SU1164603A1 (ru) | Датчик углового положения | |
SU839061A1 (ru) | Счетчик импульсов со схемой обнару-жЕНи ОшибОК | |
SU599161A1 (ru) | Устройство дл регистрации информации |