JPH05206843A - 広いダイナミックレンジを有する位相比較装置 - Google Patents
広いダイナミックレンジを有する位相比較装置Info
- Publication number
- JPH05206843A JPH05206843A JP4092296A JP9229692A JPH05206843A JP H05206843 A JPH05206843 A JP H05206843A JP 4092296 A JP4092296 A JP 4092296A JP 9229692 A JP9229692 A JP 9229692A JP H05206843 A JPH05206843 A JP H05206843A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- comparator
- circuit
- phase comparator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009825 accumulation Methods 0.000 claims abstract description 11
- 238000005070 sampling Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- 241000283986 Lepus Species 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 位相同期ループ(PLL)に使用する位相比較器
に関し、随意に拡張でき、ＰＬＬの演算を簡単にして、
ループで情報の損失が発生しない、完全に線形の単調な
伝達特性を有する位相ダイナミックレンジを得る。 【構成】 入力信号ｌ１と位相制御信号発生器によって
与えられる局部基準信号ｌ２との間に存在する位相差を
予め定められた位相範囲で計測する位相比較器１を備
え、第１に、予め定められた時点に位相比較器１によっ
て計測された位相差を連続して累算するために位相比較
器の出力に結合され、位相累算回路に累算された位相差
の値に位相制御信号発生器の位相が終始追従するように
位相制御信号発生器を動作状態にする位相累算回路６
と、第２に、位相累算回路６の出力および位相比較器１
の出力に結合され、位相比較器１によって計測された位
相差を累算回路６の内容に加算する加算回路４とを備え
る。
に関し、随意に拡張でき、ＰＬＬの演算を簡単にして、
ループで情報の損失が発生しない、完全に線形の単調な
伝達特性を有する位相ダイナミックレンジを得る。 【構成】 入力信号ｌ１と位相制御信号発生器によって
与えられる局部基準信号ｌ２との間に存在する位相差を
予め定められた位相範囲で計測する位相比較器１を備
え、第１に、予め定められた時点に位相比較器１によっ
て計測された位相差を連続して累算するために位相比較
器の出力に結合され、位相累算回路に累算された位相差
の値に位相制御信号発生器の位相が終始追従するように
位相制御信号発生器を動作状態にする位相累算回路６
と、第２に、位相累算回路６の出力および位相比較器１
の出力に結合され、位相比較器１によって計測された位
相差を累算回路６の内容に加算する加算回路４とを備え
る。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期ループ(PLL:p
hase lock loop) に用いることのできる広いダイナミッ
クレンジを有する位相比較器に関する。それは、とりわ
け、ＧＰＳ衛星無線航法受信機における三角擬似距離(d
elta pseudo-distances)を計算するためのループをなす
ことに適用される。
hase lock loop) に用いることのできる広いダイナミッ
クレンジを有する位相比較器に関する。それは、とりわ
け、ＧＰＳ衛星無線航法受信機における三角擬似距離(d
elta pseudo-distances)を計算するためのループをなす
ことに適用される。
【０００２】
【従来の技術】ＰＬＬは、一般的な方法では、ＶＣＯあ
るいはＮＣＯの略号で知られる電圧制御発振器あるいは
可変周波数局部発振器(variable frequency local osci
llator) と、局部発振器によって得られる信号と入力信
号との間の位相差を弁別する位相比較器と、位相比較器
によって得られる位相差に基づいて局部発振器の周波数
を制御する増幅器およびループフィルタと、から構成さ
れる３つの要素から形成される。
るいはＮＣＯの略号で知られる電圧制御発振器あるいは
可変周波数局部発振器(variable frequency local osci
llator) と、局部発振器によって得られる信号と入力信
号との間の位相差を弁別する位相比較器と、位相比較器
によって得られる位相差に基づいて局部発振器の周波数
を制御する増幅器およびループフィルタと、から構成さ
れる３つの要素から形成される。
【０００３】
【発明が解決しようとする課題】このようなループを用
いると、ループフィルタによって定義される通過帯域に
おけるＳ／Ｎ比が極端に低い場合に入力信号のレベルが
減少するので、あるいは、位相比較器の位相ダイナミッ
クレンジ、つまり、基準信号と入力信号の間の位相差が
大きい場合に、有効な信号を得ることのできるそれの能
力を信号の位相変化(phase swings)が上回るので、発振
器の周波数が効率的に制御できない。
いると、ループフィルタによって定義される通過帯域に
おけるＳ／Ｎ比が極端に低い場合に入力信号のレベルが
減少するので、あるいは、位相比較器の位相ダイナミッ
クレンジ、つまり、基準信号と入力信号の間の位相差が
大きい場合に、有効な信号を得ることのできるそれの能
力を信号の位相変化(phase swings)が上回るので、発振
器の周波数が効率的に制御できない。
【０００４】このような条件のもとで、ノイズが寄生し
た入力信号あるいは低い値の信号を高品質に測定するた
めには、ＰＬＬの通過帯域を狭くする必要がある。この
ことは、フィルタの時定数(filtering time constant)
を増加させることによってなされるが、入力信号と基準
信号の間の位相の変化量でのループの後半部分(trailin
g of the loop)が増加し、ループの停止(stalling of t
he loop)を防止するために、位相比較器は多数の位相差
での動作を許容することができなければならない。
た入力信号あるいは低い値の信号を高品質に測定するた
めには、ＰＬＬの通過帯域を狭くする必要がある。この
ことは、フィルタの時定数(filtering time constant)
を増加させることによってなされるが、入力信号と基準
信号の間の位相の変化量でのループの後半部分(trailin
g of the loop)が増加し、ループの停止(stalling of t
he loop)を防止するために、位相比較器は多数の位相差
での動作を許容することができなければならない。
【０００５】しかしながら、排他的ＯＲ、正接(tangen
t) 、あるいは余接(cotangent) を用いた形態の従来の
位相比較器は入力信号と基準信号の間の位相差を数ラジ
アンに制限するのである。このことは、より大きな位相
変化に対しては、位相比較器の非線形伝達関数を使用す
ることとなり、装置の製作が大変複雑なものとなり、一
般的に、制限された時間期間の位相差の情報の損失を引
き起こす。本発明の目的は上述した欠点を除去すること
にある。
t) 、あるいは余接(cotangent) を用いた形態の従来の
位相比較器は入力信号と基準信号の間の位相差を数ラジ
アンに制限するのである。このことは、より大きな位相
変化に対しては、位相比較器の非線形伝達関数を使用す
ることとなり、装置の製作が大変複雑なものとなり、一
般的に、制限された時間期間の位相差の情報の損失を引
き起こす。本発明の目的は上述した欠点を除去すること
にある。
【０００６】
【課題を解決するための手段】このために、本発明は、
入力信号と位相制御信号発生器によって与えられる局部
基準信号との間に存在する位相差を予め定められた位相
範囲で計測する位相比較器を備えた位相同期ループのた
めの広いダイナミックレンジを有する位相比較装置にお
いて、第１に、予め定められた時点に位相比較器によっ
て計測された位相差を連続して累算するために位相比較
器の出力に結合され、位相累算回路に累算された位相差
の値に位相制御信号発生器の位相が終始追従するように
位相制御信号発生器を動作状態にする位相累算回路と、
第２に、位相累算回路の出力および位相比較器の出力に
結合され、位相比較器によって計測された位相差を累算
回路の内容に加算する加算回路と、を備えて構成する。
入力信号と位相制御信号発生器によって与えられる局部
基準信号との間に存在する位相差を予め定められた位相
範囲で計測する位相比較器を備えた位相同期ループのた
めの広いダイナミックレンジを有する位相比較装置にお
いて、第１に、予め定められた時点に位相比較器によっ
て計測された位相差を連続して累算するために位相比較
器の出力に結合され、位相累算回路に累算された位相差
の値に位相制御信号発生器の位相が終始追従するように
位相制御信号発生器を動作状態にする位相累算回路と、
第２に、位相累算回路の出力および位相比較器の出力に
結合され、位相比較器によって計測された位相差を累算
回路の内容に加算する加算回路と、を備えて構成する。
【０００７】
【作用】本発明の位相比較装置によれば、随意に拡張す
ることのできる、また、ＰＬＬの演算を簡単にして、ル
ープにおいて情報の損失が発生しないことを可能とする
完全に線形の単調な伝達特性を有する位相ダイナミック
レンジを得ることができる。
ることのできる、また、ＰＬＬの演算を簡単にして、ル
ープにおいて情報の損失が発生しないことを可能とする
完全に線形の単調な伝達特性を有する位相ダイナミック
レンジを得ることができる。
【０００８】
【実施例】図１に示される、本発明による位相比較装置
は、サンプル保持回路（sample-and-hold circuit ）２
によって点線の四角の中に示される位相累算回路(phase
accumulation circuit)３に結合される位相比較器１を
有する。また、位相累算回路３の出力と位相比較器１の
出力のそれぞれにその２つのオペランド入力が接続され
る加算回路４を備え、同様に、位相累算回路３の出力に
よって制御される位相ホップ発生器(phase hop generat
or) ５に位相累算回路３の出力が接続され、総合基準信
号ｅ0 が局部基準信号ｅ2 に変換される。
は、サンプル保持回路（sample-and-hold circuit ）２
によって点線の四角の中に示される位相累算回路(phase
accumulation circuit)３に結合される位相比較器１を
有する。また、位相累算回路３の出力と位相比較器１の
出力のそれぞれにその２つのオペランド入力が接続され
る加算回路４を備え、同様に、位相累算回路３の出力に
よって制御される位相ホップ発生器(phase hop generat
or) ５に位相累算回路３の出力が接続され、総合基準信
号ｅ0 が局部基準信号ｅ2 に変換される。
【０００９】位相比較器１は、例えば、２つのクリップ
された入力信号ｅ1 とｅ2 の間の＋０°から−４５°の
範囲の位相差の線形の測定を実行することのできる標準
の排他的ＯＲ回路のどんな形態によって形成されても良
い。入力信号ｅ1 は入力するところの信号であり、位相
比較器１の入力信号ｅ2 は位相ホップ発生器５の出力に
よって与えられる位相差あるいは位相ホップによって補
正される総合基準信号である。
された入力信号ｅ1 とｅ2 の間の＋０°から−４５°の
範囲の位相差の線形の測定を実行することのできる標準
の排他的ＯＲ回路のどんな形態によって形成されても良
い。入力信号ｅ1 は入力するところの信号であり、位相
比較器１の入力信号ｅ2 は位相ホップ発生器５の出力に
よって与えられる位相差あるいは位相ホップによって補
正される総合基準信号である。
【００１０】累算回路３は、一般に知られた方法によっ
て、加算回路７の第１のオペランド入力によってその入
力がループする累算器レジスタ６を備え、加算回路７の
第２のオペランド入力はサンプル保持回路２の出力に接
続されている。
て、加算回路７の第１のオペランド入力によってその入
力がループする累算器レジスタ６を備え、加算回路７の
第２のオペランド入力はサンプル保持回路２の出力に接
続されている。
【００１１】加算回路４と位相ホップ発生器５に結合さ
れる累算回路３は、位相比較器１の減少しながら変化す
る位相のダイナミックレンジに依存することなく、装置
全体が継続する可変の位相差を与えることを可能にす
る。
れる累算回路３は、位相比較器１の減少しながら変化す
る位相のダイナミックレンジに依存することなく、装置
全体が継続する可変の位相差を与えることを可能にす
る。
【００１２】実際に、位相ホップ発生器５の出力で得ら
れる位相を累算器レジスタ６に記憶された位相に等しく
するような方法で発生器５をプログラムすることによっ
て、位相比較器１の２つの入力信号ｅ1 とｅ2 の間に存
在する位相差ａ0 を初期化時点ｔ＝ｔ0 において累算器
レジスタ６に取り込むことは位相比較器１の入力信号ｅ
1 とｅ2 の間の位相差をキャンセルするのに十分であ
る。
れる位相を累算器レジスタ６に記憶された位相に等しく
するような方法で発生器５をプログラムすることによっ
て、位相比較器１の２つの入力信号ｅ1 とｅ2 の間に存
在する位相差ａ0 を初期化時点ｔ＝ｔ0 において累算器
レジスタ６に取り込むことは位相比較器１の入力信号ｅ
1 とｅ2 の間の位相差をキャンセルするのに十分であ
る。
【００１３】ｔ0 ＋Ｔの時点の後、位相差ａ0 はａ(T)
となる。そして、このａ(T) の値は、図２に示されるよ
うに、サンプル保持回路２によってサンプルされ、加算
回路７の第１のオペランド入力に供給される。そして、
ａ(T) の値は累算器レジスタ６の内容Ｍに加算される。
こうして得られたＭ＝Ｍ＋ａ(T) の量が発生器５の入力
に供給され、それに対応する位相差ａ(T) が比較器１の
第２のオペランド入力信号ｅ2 に供給される。このこと
は比較器１の出力で得られる信号ａ(T) をゼロにリセッ
トする結果となる。そうしている間に、加算回路４の出
力は、位相差とレジスタ６の内容Ｍの加算結果を表す信
号ｂ(t) ＝Ｍ＋ａ(t) を与える。これの利点は、後半の
操作が、もし比較器１の出力での位相差ａ(T) が値ａ
(t) からゼロになれば、累算器レジスタ６の内容がＭ
(T) からＭ＋ａ(T) になるのに対して変数ｂ(t) におい
ていかなる不連続性をももたらさないことである。この
ようにして、変数値ａ(t) が不連続であるにもかかわら
ず、加算回路４の出力で得られる位相差ｂ(t) を表す変
数は常に連続して現れる。
となる。そして、このａ(T) の値は、図２に示されるよ
うに、サンプル保持回路２によってサンプルされ、加算
回路７の第１のオペランド入力に供給される。そして、
ａ(T) の値は累算器レジスタ６の内容Ｍに加算される。
こうして得られたＭ＝Ｍ＋ａ(T) の量が発生器５の入力
に供給され、それに対応する位相差ａ(T) が比較器１の
第２のオペランド入力信号ｅ2 に供給される。このこと
は比較器１の出力で得られる信号ａ(T) をゼロにリセッ
トする結果となる。そうしている間に、加算回路４の出
力は、位相差とレジスタ６の内容Ｍの加算結果を表す信
号ｂ(t) ＝Ｍ＋ａ(t) を与える。これの利点は、後半の
操作が、もし比較器１の出力での位相差ａ(T) が値ａ
(t) からゼロになれば、累算器レジスタ６の内容がＭ
(T) からＭ＋ａ(T) になるのに対して変数ｂ(t) におい
ていかなる不連続性をももたらさないことである。この
ようにして、変数値ａ(t) が不連続であるにもかかわら
ず、加算回路４の出力で得られる位相差ｂ(t) を表す変
数は常に連続して現れる。
【００１４】当然、上述の演算は各新しい時間間隔Ｔで
再度開始される。これらの操作の目的は、明らかに、比
較器１の入力信号ｅ1 とｅ2 の間の期間Ｔでの位相変化
(phase swing) をその実質的なダイナミックレンジに適
合する値に制限し、この条件に合致するＴの全体の値が
適切なものとなるのである。結果として、この例の位相
同期ループを構成する間、期間Ｔが位相ループのフィル
タの特性の関数として選択され、入力の位相と基準の位
相の差の出現(development) が、各観測間隔Ｔにおいて
絶対値で４５°を超えることがない。もう１つの可能な
方法は、ａ(t)の値が予め定めた制限に達したときにサ
ンプル保持回路を自動的に動作させることであり、それ
によって、期間Ｔの外部クロックを節約する。一般に、
期間Ｔは、入力信号の位相ダイナミックレンジだけを動
作状態にするために、フィルタ時定数に比較して非常に
低くなるように選択される。
再度開始される。これらの操作の目的は、明らかに、比
較器１の入力信号ｅ1 とｅ2 の間の期間Ｔでの位相変化
(phase swing) をその実質的なダイナミックレンジに適
合する値に制限し、この条件に合致するＴの全体の値が
適切なものとなるのである。結果として、この例の位相
同期ループを構成する間、期間Ｔが位相ループのフィル
タの特性の関数として選択され、入力の位相と基準の位
相の差の出現(development) が、各観測間隔Ｔにおいて
絶対値で４５°を超えることがない。もう１つの可能な
方法は、ａ(t)の値が予め定めた制限に達したときにサ
ンプル保持回路を自動的に動作させることであり、それ
によって、期間Ｔの外部クロックを節約する。一般に、
期間Ｔは、入力信号の位相ダイナミックレンジだけを動
作状態にするために、フィルタ時定数に比較して非常に
低くなるように選択される。
【００１５】上述した位相比較装置のダイナミックレン
ジは、累算器レジスタ６の記憶容量と加算器４の能力に
よってのみ制限される。しかしながら、これらの複数の
ビットを備えた２つの要素の大きさを決定することは簡
単なので、比較器のダイナミックレンジは数万のローテ
イション(rotations) に達し、実際に、位相比較器によ
る位相のダイナミックな制限を考慮する必要がないので
ある。
ジは、累算器レジスタ６の記憶容量と加算器４の能力に
よってのみ制限される。しかしながら、これらの複数の
ビットを備えた２つの要素の大きさを決定することは簡
単なので、比較器のダイナミックレンジは数万のローテ
イション(rotations) に達し、実際に、位相比較器によ
る位相のダイナミックな制限を考慮する必要がないので
ある。
【００１６】当然、例えばカスタス・ループ(Costas lo
op) でなされるように、本発明による位相比較装置を通
しての入力信号の振幅の情報を保持することが必要であ
り、クリッピングによって入力信号ｅ1 が成形される前
に、位相比較器１の第１のオペランド入力での信号の振
幅の検出がなされる。こうして、振幅情報は、累算回路
３と加算回路４に与えられる情報が信号の振幅ではなく
信号の位相のみを表すために、加算回路の出力で得られ
た位相角ｂ(t) によって、検出された振幅情報の変調に
よって与えられる。
op) でなされるように、本発明による位相比較装置を通
しての入力信号の振幅の情報を保持することが必要であ
り、クリッピングによって入力信号ｅ1 が成形される前
に、位相比較器１の第１のオペランド入力での信号の振
幅の検出がなされる。こうして、振幅情報は、累算回路
３と加算回路４に与えられる情報が信号の振幅ではなく
信号の位相のみを表すために、加算回路の出力で得られ
た位相角ｂ(t) によって、検出された振幅情報の変調に
よって与えられる。
【００１７】
【発明の効果】本発明の位相比較装置によれば、随意に
拡張することのできる、また、ＰＬＬの演算を簡単にし
て、ループにおいて情報の損失が発生しないことを可能
とする完全に線形の単調な伝達特性を有する位相ダイナ
ミックレンジを得ることができる。
拡張することのできる、また、ＰＬＬの演算を簡単にし
て、ループにおいて情報の損失が発生しないことを可能
とする完全に線形の単調な伝達特性を有する位相ダイナ
ミックレンジを得ることができる。
【図１】本発明による位相比較器の実施例を示す。
【図２】図１の実施例の信号ａ(t) 、ｂ(t) 、Ｍ(t) の
出現を時間の関数として示すグラフである。
出現を時間の関数として示すグラフである。
１ 位相比較器 ２ サンプル保持回路 ３ 位相累算回路 ４、７ 加算回路 ５ 位相ホップ発生器 ６ 累算器レジスタ
Claims (4)
- 【請求項１】 入力信号と位相制御信号発生器によって
与えられる局部基準信号との間に存在する位相差を予め
定められた位相範囲で計測する位相比較器を備えた位相
同期ループのための広いダイナミックレンジを有する位
相比較装置において、予め定められた時点に位相比較器
によって計測された位相差を連続して累算するために位
相比較器の出力に結合され、位相累算回路に累算された
位相差の値に位相制御信号発生器の位相が終始追従する
ように位相制御信号発生器を動作状態にする位相累算回
路と、位相累算回路の出力および位相比較器の出力に結
合され、位相比較器によって計測された位相差を累算回
路の内容に加算する加算回路と、を備えたことを特徴と
する位相比較装置。 - 【請求項２】 前記位相累算回路がサンプル保持回路に
よって前記位相比較器に結合され、予め定められた時点
に、前記位相累算回路の入力に前記位相比較器によって
計測された位相差が供給される前に前記位相比較器によ
って計測された位相差のサンプリングを行う、請求項１
に記載の位相比較装置。 - 【請求項３】 前記位相累算回路が、２つのオペランド
入力を有する加算回路の出力によって積算される累算器
レジスタを備え、第１のオペランド入力が前記サンプル
保持回路の出力に接続され、第２のオペランド入力が前
記累算器レジスタの出力に接続される、請求項１あるい
は請求項２のいずれかに記載の位相比較装置。 - 【請求項４】 前記サンプル保持回路が、予め定められ
た時間期間Ｔで外部クロックによって制御されるか、あ
るいは、値ａ(t) が前記位相比較器のダイナミックレン
ジの特性によって定義される制限値ａ0 を絶対値で超え
ていないことを確認する装置によって制御されるか、の
いずれかである、請求項１〜３のいずれかに記載の位相
比較装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR919103501A FR2674336B1 (fr) | 1991-03-22 | 1991-03-22 | Dispositif comparateur de phase a grande dynamique. |
| FR9103501 | 1991-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206843A true JPH05206843A (ja) | 1993-08-13 |
Family
ID=9411025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4092296A Pending JPH05206843A (ja) | 1991-03-22 | 1992-03-19 | 広いダイナミックレンジを有する位相比較装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5307020A (ja) |
| EP (1) | EP0506501B1 (ja) |
| JP (1) | JPH05206843A (ja) |
| DE (1) | DE69210666T2 (ja) |
| FR (1) | FR2674336B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014528681A (ja) * | 2011-10-10 | 2014-10-27 | アストリアム リミテッド | 電力増幅器の制御システム |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4420811A1 (de) * | 1994-06-16 | 1995-12-21 | Akzo Nobel Nv | Filamentverstärkte Vliesstoffbahn |
| US5592113A (en) * | 1995-03-28 | 1997-01-07 | National Semiconductor Corp. | Gradual frequency changing circuit |
| US5635863A (en) * | 1995-05-25 | 1997-06-03 | Vtc, Inc. | Programmable phase comparator |
| JP3499051B2 (ja) * | 1995-06-22 | 2004-02-23 | 株式会社アドバンテスト | タイミング信号発生回路 |
| JP3442931B2 (ja) * | 1996-06-04 | 2003-09-02 | パイオニア株式会社 | Ｐｌｌ回路 |
| US5952853A (en) * | 1997-12-23 | 1999-09-14 | Hewlett-Packard Company | Method for extending the output range of pulse-width based phase detectors |
| US6107890A (en) * | 1999-05-05 | 2000-08-22 | Nortel Networks Corporation | Digital phase comparator and frequency synthesizer |
| TWI423641B (zh) | 2006-01-05 | 2014-01-11 | That Corp | 近乎瞬時壓擴聲音多工（ｎｉｃａｍ）之聲音訊號再取樣器 |
| US8243857B2 (en) * | 2008-06-23 | 2012-08-14 | Apple Inc. | Cordic based complex tuner with exact frequency resolution |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4458214A (en) * | 1981-09-28 | 1984-07-03 | The Bendix Corporation | Fast sampling phase locked loop frequency synthesizer |
| GB2140234B (en) * | 1983-05-17 | 1986-07-23 | Marconi Instruments Ltd | Signal generators |
| IT1214377B (it) * | 1984-06-13 | 1990-01-18 | Torino Sip Societa Italiana Pe | Circuito numerico per l estrazione di segnali di sincronismo da un flusso seriale di dati codificati |
| FR2574557B1 (fr) * | 1984-12-06 | 1987-02-27 | Lmt Radio Professionelle | Dispositif d'elimination de bruit basse frequence d'un systeme de transmission, en particulier de bruit en 1/f dans un recepteur radar homodyne |
| JPS62142429A (ja) * | 1985-12-17 | 1987-06-25 | Sony Corp | 位相同期ル−プ |
| CA1297171C (en) * | 1986-04-01 | 1992-03-10 | Samuel Howard Gailbreath Jr. | Digital phase lock loop |
| GB2193406B (en) * | 1986-08-02 | 1990-04-25 | Marconi Instruments Ltd | Phase detector |
| US4728884A (en) * | 1986-10-09 | 1988-03-01 | Tektronix, Inc. | Infinite dynamic range phase detector |
| US4890248A (en) * | 1987-06-01 | 1989-12-26 | Hughes Aircraft Company | Method and apparatus for reducing aliasing in signal processing |
-
1991
- 1991-03-22 FR FR919103501A patent/FR2674336B1/fr not_active Expired - Fee Related
-
1992
- 1992-03-10 DE DE69210666T patent/DE69210666T2/de not_active Expired - Fee Related
- 1992-03-10 EP EP92400618A patent/EP0506501B1/fr not_active Expired - Lifetime
- 1992-03-19 US US07/853,814 patent/US5307020A/en not_active Expired - Fee Related
- 1992-03-19 JP JP4092296A patent/JPH05206843A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014528681A (ja) * | 2011-10-10 | 2014-10-27 | アストリアム リミテッド | 電力増幅器の制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69210666D1 (de) | 1996-06-20 |
| FR2674336B1 (fr) | 1994-07-29 |
| EP0506501A1 (fr) | 1992-09-30 |
| EP0506501B1 (fr) | 1996-05-15 |
| US5307020A (en) | 1994-04-26 |
| DE69210666T2 (de) | 1996-09-26 |
| FR2674336A1 (fr) | 1992-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309649A (en) | Phase synchronizer | |
| US4599583A (en) | Mixed dual frequency generating system | |
| JPH05206843A (ja) | 広いダイナミックレンジを有する位相比較装置 | |
| US5731741A (en) | Receiver frequency synthesizer-tuner providing high speed tuning | |
| US4316154A (en) | Automatic sweep and acquisition circuit for a phase locked loop | |
| US6342798B1 (en) | PLL circuit used temperature compensated VCO | |
| JPS6340370B2 (ja) | ||
| GB2041682A (en) | Digital frequency lock tuning system | |
| JP3122104B2 (ja) | 可変レート方形整合フィルタ | |
| US4596964A (en) | Digital phase locked loop | |
| US4414639A (en) | Sampling network analyzer with sampling synchronization by means of phase-locked loop | |
| US4373209A (en) | Method and circuitry for controlling the intermediate frequency of an FM receiver to lessen phase distortion | |
| US6922089B2 (en) | Digital frequency synthesizing circuit and system thereof using interpolation and linear feedback shift register (LFSR) | |
| JPS62118639A (ja) | 位相ロツクル−プ回路 | |
| JPS5915569B2 (ja) | 位相比較器 | |
| KR970055566A (ko) | 위상동기시간의 개선을 위한 위상동기루프 | |
| KR960016507B1 (ko) | 다른 주파수 대역을 가지는 주파수 대역 검출회로 | |
| US6169774B1 (en) | Phase comparator for determining in which direction the phase of a signal changes on the basis of a rotary vector | |
| US7171318B2 (en) | PLL filter leakage sensor | |
| US6598005B1 (en) | Method for measuring the frequency of a sinusoidal signal | |
| CN101242183B (zh) | 一种获取振荡器的控制信号的方法、装置和一种锁相环 | |
| US5652769A (en) | Costas loop and data identification apparatus | |
| US7468601B2 (en) | Direct phase and frequency demodulation | |
| JPH05114857A (ja) | Ｐｌｌ回路 | |
| SU1573546A1 (ru) | Устройство дл контрол работоспособности супергетеродинного приемника |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010814 |