RU1790784C

RU1790784C - Контроллер крейта

Info

Publication number: RU1790784C
Application number: SU904848253A
Authority: RU
Inventors: Игорь Николаевич Гуков
Original assignee: Игорь Николаевич Гуков
Priority date: 1990-06-18
Filing date: 1990-06-18
Publication date: 1993-01-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в автоматизированных системах управлени . Целью изобретени вл етс расширение класса решаемых задач и упрощение устройства за счет обеспечени управлени обменом данными в программном режиме между модул ми КАМАК и ЭВМ типа PC/AT/XT/. Контроллер содержит усилитель адреса, усилитель данных, дешифратор номера позиции, дешифратор адреса, дешифратор команд, тактовый генератор, эле- мент И-НЕ, регистр управлени и состо ни , регистр маски прерываний, регистр старшего байта, регистр среднего байта , усилитель младшего байта, дешифратор безадресных команд. Введение дешифратора безадресных команд позволило реализовать 8-разр дный регистр управлени и состо ни , что уменьшило врем работы на 20-30% по отношению к существующим контроллерам и позволило расширить область использовани за счет обеспечени обмена данными восемью-, шестнадцати- и двадцатичетырехразр дными словами. 2 ил. ел с

Description

Изобретение относитс к вычислительной технике и предназначено дл сопр жени электронной вычислительной машины типа PC/AT, XT с модул ми крейта КАМАК.

Известен микропрограммный крейт- контроллер, содержащий управл ющий процессор, блок пам ти, двухстороннюю магистраль, процессор управлени каналом данных, пам ть данных, мультиплексор, регистр адреса, регистр страниц, процессор обработки прерываний, адресный регистр данных и регистр данных.

Данный крейт-контроллер предназначен дл обмена информацией между модул ми КАМАКа и многопроцессорного крейт-контроллера, что ограничивает скорость передачи данных по стандарту КАМАК.

К недостаткам крейт-контроллера следует ч отнести также его сложность и высокую сто- ЧО имость.С

Наиболее близким техническим реше- 4J нием к изобретению вл етс устройство QQ дл сопр жени двух магистралей прин тое fs за прототип, содержащее дешифратор ре- жима, два регистра данных, регистр ответа, «. два регистра запросов, регистр начальной установки, регистр опроса, блок приемопе- СО редатчиков, блок синхронизации, регистр команд, блок коммутации, шифратор адреса , регистр запрета и регистр признака адресной команды.

Данное устройство предназначено дл сопр жени магистрали параллельного интерфейса (МПИ) и магистрали КАМАК и осуществл ет только передачу информации между двум магистрал ми, Отсутствие возможности формировани команд F, безадресных команд Z, С, L делает при этом ЭВМ пассивной, т.е. ЭВМ при этом не имеет воз- можности управл ть магистралью КАМАКа (осуществл ть запуск какого-либо процесса, опрос состо ни , проверку условий и т.д.).

Целью изобретени вл етс расширение функциональных возможностей иупро- щени устройства. , ..., ч

Поставленна цель достигаетс за счет введени в устройство дешифратора номера позиций, дешифратора адреса, дешифратора команд, тактового генератора, регистра маски прерывани , усилител младшего байта, дешифратора безадресных команд и элемента 1/1-HE, а также новых св зей.

На фиг. 1 представлена функциональ- на схема устройства; на фиг. 2 -диаграмма работы устройства.

Устройство (фиг. 1) содержит усилитель 1 адреса, усилитель 2 данных, дешифратор 3 номера позиций, дешифратор 4 адреса, дешифратор 5 команд, тактовый генератор 6, элемент И-НЕ 7, регистр 8 управлени и состо ни , регистр 9 маски прерывани , регистр 10 старшего байта, регистр 11 среднего байта, усилитель 12 младшего байта, дешифратор 13 безадресных команд, шину 14 адреса, шину 15 данных, входы-выходы 16-32.

Усилитель 1 адреса предназначен дл хранени на врем выполнени команд цен- трального процессора (ЦП) адресного слова ЦП (семь мл. разр дов) и может быть реализован на микросхеме типа 580ИР83.

Усилитель 2 данных предназначен дл усилени сигналов, поступающих как с ши- ны 15 данных, так и с внутренней магистрали . Направление передачи определ етс сигналом RD, поступающим с входа 17 устройства .

Дешифратор 3 номера позиций пред- назначен дл выработки адресов модулей крейта и регистров контроллера.

Дешифратор 4 адреса предназначен дл распознавани обращени к контролле

ру крейта.

Дешифратор 5 команд обеспечивает выполнение команд и адресного слова.

Тактовый генератор 6 формирует сигналы: В - 1 мкс, S1 - 0,2 мкс, S2 - 0,2 мкс (фиг. 2).

Регистр 8 управлени и состо ни пред- назначен дл записи и хранени команд, передачи в магистраль крейта, прин ти и записи ответов модул крейта на команду.

Регистр 9 маски прерывани предназначен дл запоминани маски прерывани

5

10

15

0

5 0

5

0

5

0

5

и последнего положени немаскированных прерываний.

Регистр 11 и усилитель 12 предназначены дл согласовани внутренней шины с магистралью крейта.

Дешифратор 13 предназначен дл выработки неадресуемых команд.

Устройство работает следующим образом .

Первоначально в регистр 8 управлени и состо ни заноситс команда чтени FO (фиг. 2а). Дл этого ЦП выставл ет на шину адреса 14 адрес регистра 8, на шину 15 данных команду FO и осуществл ет операцию записи во внешнее устройство. При этом по сигналу WR (Лог. 1) на выходе дешифратора 4 вырабатываетс сигнал SC, который запускает тактовый генератор 6. На выходе дешифратора 3 номера позиций вырабатываетс сигнал, по заднему фронту которого происходит запись содержимого шины 15 данных в регистр 8 управлени и состо ни (фиг. 2а).

Тактовый генератор 6 вырабатывает сигнал 10READY, который снимает цикл ожидани ЦП. ЦП снимает обращение к внешнему устройству и информацию с шины 15 данных.

При следующем обращении к крейту (фиг. 26) ЦП обращаетс к модулю, сто щему в позиции 5. Дешифратор 3 вырабатывает сигнал N 5 и модуль принимает команду FO и по стробу S1 выставл ет данные на магистраль . По заднему фронту строба S1 содержание магистрали заноситс в регистры 10 старшего и 11 среднего байтов. Информаци с выхода усилител 12 через усилитель 2 данных поступает сразу на шину 15 данных . Содержание регистров 10, 11 затем считываетс отдельно аналогично обращению к регистру 8 управлени и состо ни .

Работа составных частей контроллера.

Дешифратор 4 адреса установлен на пространство с 100 h (шестнадцатиричное число) по 16 eh.

В св зи с тем, что дл контроллера необходимо 512 адресов внешних устройств, а в IBM - PC/AT(XT) адресное поле составл ет 1024 возможных адресов внешних устройств , то в контроллере реализовано следующее: сигналы с адресных линий АО- А6, вл ющихс лини ми внутреннего интерфейса IBM, поступают на адресные входы 14 контроллера. Причем сигналы с адресных линий А2-А6 поступают на дешифратор 3 номера позиций, который вырабатывает сигнал, позвол ющий обратитьс либо к внутреннему регистру контроллера, либо к блоку в данной позиции КАМАКа. Сигналы с адресных линий АО, А1 передаютс в магистраль крейта как младшие адреса субадреса А1, А2, а старшие адреса субадреса А8, А4 записываютс в шестой и седьмой разр ды регистра 8 управлени и состо ни одновременно с записью команд F,

В стандарте КАМАКа кроме адресуемых команд F есть и неадресуемые команды Z, С, I поэтому в восьмой разр д регистра 8 управлени и состо ни заноситс признак адресуема команда или неадресуема . В случае неадресуемой команды дешифратор

0

13 вырабатывает сигналы Z, С, I. В случае адресуемой команды на выходе регистра 8 управлени и состо ни вырабатываетс сигнал F и адреса А8, А4, при этом нет необходимости запрашивать сигнал готовности, что увеличивает скорость передачи.

Так как обмен данными осуществл етс 8-ю разр дными словами, то в контроллере реализован 8-разр дный регистр 8 управлени и состо ни , формат регистра 8 следующий:

7 бит - управление - адресуема команда/неадресуема ,

5, 6 биты - идут на дешифратор 13, который выдает команды Z, С, I и сигналы на линии субадреса А8, А4 (выход 24).

Обмен 8-ю разр дными словами при 8-разр дном регистре 8 производитс за три такта.

Устройство обеспечивает обмен данными с модул ми КАМАК 8-ю, 16-ти и 24-х разр дными словами, управление процессами

Claims

Формула изобретени

Контроллер крейта, содержащий регистры старшего и среднего байта, регистр управлени и состо ни , усилители адреса и данных, отличающийс тем, что, с целью расширени класса решаемых задач и упрощени устройства, в него введены дешифратор номера позиций, дешифратор адреса, дешифратор команд, тактовый генератор , элемент И-НЕ, регистр маски прерывани , усилитель младшего байта и дешифратор безадресных команд, первый и второй входы которого соединены с первым и вторым выходами старших разр дов регистра управлени и состо ни , причем первый выход старших разр дов регистра управлени и состо ни вл етс выходом субадреса устройства, выход дешифратора безадресных команд вл етс выходом без- адресных команд устройства, входы усилител адреса соединены с входной шиной адреса устройства, а перва группа выходов усилител адреса вл етс группой адрес1

О

При обмене 8-ю разр дными словами и 16-разр дном регистре 8 цикл обмена осуществл етс за IV такта (при 16-разр дном слове считываемых данных ).

25

запуска, опроса состо ни , проверки условий и т.п.

0

ных выходов устройства, втора группа выходов соединена с входами дешифратора номера позиций, перва группа выходов которого , вл етс группой выходов номера позиций устройства, а втора группа выходов соединена с информационными входами дешифратора команд, управл ющий вход которого соединен с первым выходом генератора импульсов и вл етс выходом синхроимпульсов устройства, с выходы соединены с управл ющими входами регистра управлени и состо ни , регистра маски прерывани , регистров старшего и среднего байта и усилител младшего байта, вход генератора тактовых импульсов соединен с выходом дешифратора адреса, с управл ющим входом усилител данных, информационные входы которого соединены с шиной данных устройства, а управл ющий вход соединен с входом сигнала Чтение устройства и с первым входом элемента И-НЕ, второй вход которого соединен с входом Запись устройства, а выход соединен с входом дешифратора адреса, выходы усилител данных соединены с информационными входами регистра управлени и состо ни , регистра маски прерывани , регистров старшего и среднего байта и усили- тел младшего байта, группа выходов регистра управлени и состо ни вл етс выходами команд F устройства, втора группа входов вл етс входами сигналов Q, X

# АО-АБъ

1

АВН AT-A

Ф

/ йРЈА8У

/54

т-ю

Ф

1

устройства, выходы регистра маски прерывани вл ютс выходами сигналов прерывани устройства, входы-выходы регистров старшего и среднего байта и усилител младшего байта вл ютс информационными входами-выходами устройства, второй выход генератора тактовых импульсов вл етс выходом сигнала готовности устройства.

А1А2

19

М-№3 20

4 5/, $2 PI

гг

23

Iff

Ъ

26

1 28

73

30

31 J2