PT98103B - Dispositivo e processo para processamento de um sinal analogico - Google Patents
Dispositivo e processo para processamento de um sinal analogico Download PDFInfo
- Publication number
- PT98103B PT98103B PT98103A PT9810391A PT98103B PT 98103 B PT98103 B PT 98103B PT 98103 A PT98103 A PT 98103A PT 9810391 A PT9810391 A PT 9810391A PT 98103 B PT98103 B PT 98103B
- Authority
- PT
- Portugal
- Prior art keywords
- analog
- signal
- amplitude
- input signal
- output signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/62—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for providing a predistortion of the signal in the transmitter and corresponding correction in the receiver, e.g. for improving the signal/noise ratio
- H04B1/64—Volume compression or expansion arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
- H03M3/022—Delta modulation, i.e. one-bit differential modulation with adaptable step size, e.g. adaptive delta modulation [ADM]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
691
ED7HL 31316
Campo técnico
presente invento, de acordo com um primeiro aspecto, refere-se a um dispositivo para o processamento de um sinal de entrada analógico, variando amplamente em amplitude tal como fala, e tendo uma primeira relação entre as variações de amplitude máxima e mínima, compreendehdo meios para reduzir a dita primeira relação para uma segunda relação, que é a raiz quadrada da primeira relação e para fornecer um sinal de saída analógico, tendo a dita segunda relação.
Também de acordo com o primeiro aspecto, o invento refere-se adlcionalmente a um processo para processar o sinal de entrada analógico, variando amplamente em amplitude tal como fala, e tendo uma primeira relação entre as variações de amplitude máxima e mínima, compreendendo os passos de reduzir a dita primeira relação para uma segunda relação, que é a raiz quadrada da dita primeira relação, e fornecendo um sinal de saída analógico, tendo a dita segunda relação.
Mais particularmente, o dito processamento tem como objectivo a redução da relação entre as variações de amplitude máxima e mínima na saída do processamento para a raiz quadrada da relação que existe antes do processamento, para melhor transmitir o dito sinal através de um canal de gama dinâmica restrita na presença de ruído aditivo.
De acordo com um segundo aspecto, o invento refere-se também a um dispositivo e a um processo para processamento de um sinal de entrada, tendo uma gama de amplitudes comprimida para produzir um sinal de saída, tendo uma gama de amplitudes que é o quadrado da gama comprimida. Mais particularmente, o dito sinal de entrada pode ser um sinal, como o que é produzido como sinal de saída, de acordo com o primeiro aspecto.
691
D7HL 31316
Estado da arte
A qualidade da transmissão de voz através de uma rede de comunicações que sofre de ruído de transmissão tal como exemplificada por uma ligação rádio,, pode ser descrita e medida em termos de relação sinal ruído (SNR) . Devido a um sinal de voz real não ter amplitude constante mas variar mais ou menos aleatoriamente através de uma gama dinâmica ampla., o mesmo não é um sinal de teste conveniente com o qual se realizem medições SNR- Em vez disso, são habitualmente empregues para este fim tons de nível constante de várias frequências na gama audio, e a medição resultante é denominada YTNR (tom de teste para relação de ruído)-
A qualidade da fala percebida subjectivamente é, no entanto, melhor descrita pela relação entre a sonoridade de fala de pico e o ruído durante os períodos de silêncio, uma medida que não é descrita pelo TTNR- Uma melhor medida da qualidade subjectiva seria a relação entre o nível do tom de teste comutado e o ruído residual com o tom de teste não comutado- é para optimizar este aspecto de qualidade subjectivamente mais importante que é frequentemente empregue uma técnica conhecida como compressãoexpansão A compressão-expansão compreende um controlo de ganho variável na extremidade de transmissão, disposto quer para aumentar o nível transmitido durante os períodos de silêncio e/ ou para reduzir o nível durante os períodos sonoridade, de modo que a gama dinâmica total do sinal é comprimida-expandida para uma média- Na extremidade de recepção, um expansor-compressor ou expansor executa o escalonamento inverso, aumentando o nível durante os períodos de sonoridade para restabelecer um prolongamento de sinal dinâmico original e, de modo semelhante, diminuir o nível durante os períodos de silêncio- Neste último caso qualquer ruído adicionado na transmissão é também reduzido durante os períodos de silêncio, exactamente como requerido para maximizar a qualidade percebidaUma lei de compressão-expansão, usualmente utilizada, é a
691 ED7HL 31316
-5chamada lei de raiz quadrada, na qual a amplitude 0¾ siffal efectivamente transmitido é proporcional à raiz quadrada da amplitude na fonte. Por exemplo durante um período, no qual o material da fonte de fala momentaneamente tem uma amplitude de 1/100 da unidade, a amplitude transmitida seria elevada de 1/10 pelo compressoí—expansor. De igual modo, durante um período de 9 unidades de amplitude da fonte, a amplitude transmitida seria reduzida a 3 unidades, enquanto a amplitude unitária, por definição, é o nível que permanece inalterado através do compressor-expansor. Suponha-se agora que o ruído adicionado na transmissão corresponde a 1/100 de uma unidade de amplitude. Num período de silêncio, quando 1/10 foi transmitido, o sinal recebido consistirá de um décimo de uma unidade do sinal requerido mais .1/100 de uma unidade de ruído. Após o expansoí— -compressor reduzir de 1/10 o sinal unitário para a sua unidade de 1/100 original, o ruído será reduzido do mesmo factor de 1/100 para 1/1000. No caso de um sinal de nível zero requerido, o compressor-expansor interpretará a unidade de 1/100 recebida de ruído como um nível de sinal comprimido-expandido, e recuperará o mesmo para o que se acreditava ter sido o nível de sinal original, nomeadamente 1/10000.
Pode ser visto, além disso, que o nível de ruído, durante os períodos de silêncio, na saída do expansor-compressor é o quadrado do valor que o mesmo teria se não fosse a utilização da compressão-expansão e expansão-compressão.
SNR é frequentemente medido na escala logarítmica de decibéis, definida por:
dB = 20 Log(AMPLITUDE DE SINAL/AMPLITUDE DE RUÍDO).
Se a amplitude de sinal média durante a fala activa é tomada com sendo 1, e a amplitude de ruído nos períodos de silêncio é igual a 1/100 sem compressão-expansão, então o SNR calculado pela fórmula atrás é 4ôdB.
Com compressão-expansao/expansão-compressao o ruído nos £
691 D7HL 31316
~6~ períodos de SNR de 80dB
- w proporcionando um silêncio é reduzido para 1/10000. o que é um melhoramento considerável na qualidade subj ectiva.
Em dois processos anteriores para execução da compressão-expansão de raiz quadrada, conhecidos como processos de alimentação e realimentação, respectivamente, é obtido um respectivo sinal de saída comprimido-expandido, dividindo o sinal de entrada por um valor obtido, no caso da alimentação, através da medição de amplitude, do alisamento e do processamento de raiz quadrada do sinal de entrada, e no caso de realimentação, através da medição de amplitude e do alisamento do sinal de saída comprimido-expandido, respectivamente.
processo de realimentação tem a vantagem de a função raiz quadrada não é explicitamente necessária, e também que a medição de amplitude é realizada na saída comprimida-expandida, reduzindo a metade da gama de sinal em dB que o dispositivo de medição necessita manusear. A lei de compressão-expansão de raiz quadrada aparece porque a amplitude de saída é a amplitude de entrada dividida pela amplitude de saída.
Existem duas implementações conhecidas de um compressoí—expansor deste último tipo. A primeira delas é uma implementação de circuito totalmente analógico, na qual o circuito divisor seria muito provavelmente implementado utilizando um multiplicador analógico num anel de realimentação. A segunda delas é uma implementação totalmente digital, na qual o sinal de entrada é primeiramente digitalizado utilizando um conversor de analógico para digital, depois alimentado para um circuito de processamento de sinal digital que implementaria numericamente um algoritmo de compressão-expansão da variedade quer de realimentação' quer de alimentação. 0 resultado deve então ser convertido de novo para um sinal analógico, utilizando outra vez um conversor digital para analógico.
As implementações conhecidas, têm cada uma delas os seus próprios inconvenientes. 0 inconveniente do dispositivo
691 ED7HL 31316
-7totalmente analógico é que são necessários alguns componentes com tolerâncias apertadas, que são difíceis de fabricar em circuitos integrados de semicondutores. Um inconveniente da implementação totalmente digital é a necessidade de conversores bastante complexos de analógico para digital e de digital para analógico mais uma pastilha processadora de sinal digital cara e consumidora de energia.
invento
É um objectivo do presente invento proporcionar uma nova maneira para implementar a compressão-expansão de lei de raiz quadrada, que tem a vantagem de ser mais facilmente integrada em circuitos integrados de silício de baixo custo, utilizando processos de semicondutores de baixo custo. Este objectivo foi conseguido como se segue, por meio dos dispositivos e processos de acordo com os primeiro e segundo aspectos do invento.
dispositivo de acordo com o primeiro aspecto do invento compreende:
um conversor de analógico para digital para mudar o dito sinal de entrada para uma corrente de números inteiros, representando de um modo proporcional o valor instantâneo do sinal de entrada dividido por uma primeira tensão de referência, meios para gerarem a dita primeira tensão de referência proporcionalmente à amplitude do dito sinal de saída, processo de acorcfo com o primeiro aspecto do invento compreende os passos de:
mudar o dito sinal de entrada para uma corrente de números um conversor de digital'para analógico para reconverter a dita corrente de números para uma forma de onda de sinal analógica proporcionalmente a uma tensão de referência constante, formando a dita forma de onda analógica o dito sinal de saída.
691 D7HL 31316
inteiros, representando de um modo proporcional o valor instantâneo do sinal de entrada dividido por uma primeira tensão de referência gerada proporcionalmente à amplitude do dito sinal de saída, reconverter a dita corrente de números numa forma de onda de sinal analógica proporcionalmente a uma tensão de referência constante, formando a dita forma de onda analógica o dito sinal de saída.
dispositivo de aoordo com o segundo aspecto do invento compreende:
um conversor de analógico para digital, tendo meios para mudar o dito sinal de entrada para uma sequência de números Inteiros, representando a dita sequência de um modo proporcional o dito sinal de entrada.,
um conversor de digital para analógico, para converter de novo a dita sequência de números para um sinal analógico, os quais formam o dito sinal de saída, tendo o dito conversor meios para escalonarem o dito sinal de saída proporcíonalmente a uma tensão de referência, meios para derivarem a dita tensão de referência em resposta à amplitude do sinal de entrada.
converter de novo a dita sequência de números para um sinal analógico, formando o dito sinal de saída, enquanto escalona o dito sinal de saída proporcionalmente a uma tensão de referência, derivada em resposta à amplitude do dito sinal de entrada.
processo de acordo com o segundo aspecto do invento compreende os passos de:
mudar o dito sinal de entrada para uma sequência de números inteiros, representando a dita sequência, de um modo proporcional, o dito sinal de entrada,
691 ED7HL 31316
Descriçao dos desenhos
Serão agora descritas concretizações do invento mais precisamente adiante, com referência aos desenhos esquemáticos anexos, nos quais:
as figuras 1 e aspectos do presente são diagramas de blocos genéricos dos dois invento,
as figuras 3-8 representam esquematicamente diferentes soluções de circuito para os blocos incluídos nas figuras 1 e 2 e, mais particularmente, as figuras 3 e 4 representam um codificador e descodificador de modulação Delta, respectivamente, as figuras 5 e 6 representam um codificador e descodificador Delta-Sigma ou Sigma-Delta, respectivamente, a figura 7 representa a compressão-expansão pela utilização de modulação de dimensão de passo variável Delta ou Delta-Sigma, e
a figura 8 representa expansão-conversão pela codificação com dimensão de passo constante e pela descodificação com dimensão de passo variável.
Concretizações preferidas
A figura 1 representa ha forma de diagrama de blocos um dispositivo para processamento de um sinal de entrada analógico S, que varia amplamente em amplitude, tal como a fala. A finalidade deste dispositivo é reduzir a relação entre as variações de amplitude máxima e mínima de um sinal de saída D, após o processamento, para a raiz quadrada da relação existente antes do processamento, para transmitir melhor o dito sinal através de um canal de gama dinâmica restrita na presença de ruído aditivo.
691 D7HL 31316
dispositivo compreende um conversor de analógico para digital 2 disposto para mudar, como será descrito mais precisamente adiante, o sinal para uma corrente de números inteiros Nl, N2, N3... Estes números podem no limite consistir de apenas dois valores possíveis, tais como mais um e menos um. Os números na corrente representam de qualquer modo proporcional o valor instantâneo do sinal de entrada 3 dividido por uma tensão de referência R. Esta tensão de referência R é gerada por um dispositivo de medição·de amplitude alisada 4, proporcíonalmente à amplitude do sinal de saída P que é produzido, de uma maneira a ser descrita mais precisamente adiante, quando a corrente de números é reconvertida para uma forma de onda de sinal analógica por meio de um conversor digital para analógico 6, funcionando com uma tensão de referência constante»
A figura 2 representa esquematicamente um dispositivo, complementar ao da figura 1, para processar um sinal U de variação de amplitude comprimida, tal como o que pode ser produzido pelo dispositivo da figura 1» A finalidade do dispositivo da figura 2 é produzir um sinal V com variação de amplitude recuperada para a gama normal, sendo o quadrado da gama comprimida» dispositivo compreende um conversor de analógico para digital 8 que converte o dito sinal de entrada comprimido U para uma sequência de números inteiros Ml, M2, M3„»« Estes números podem no limite ser restringidos para apenas dois valores possíveis, tal como mais um e menos um. A sequência representa de uma maneira proporcional o sinal U, e é convertida de novo para um sinal analógico V por meio de um conversor de digital para analógico 10. 0 conversor 10 escalona o sinal de saída V, proporcionalmente a uma tensão de referência Q derivada pela determinação da amplitude do sinal de entrada U, por um dispositivo de medição 12, que pode incluir o alisamento da medição por meio de um filtro passa baixo.
De acordo com uma' concretização importante do presente invento, a técnica utilizada para os conversores 2, 6, 8 e 10
691 ED7HL 31316
-11pode ser do tipo conhecido como modulação Delta, -Sigma ou uma das suas variantes.
modulação DeltaUm codificador de modulação Delta digitaliza um sinal analógico numa sequência de números binários de 1 bit, representando +1 ou -1» Os valores são utilizados para alterar a direcção de um gerador de rampa, ou integrador, de modo que o mesmo sobe em rampa se o valor anterior era inferior ao sinal de entrada, ou desce em rampa se o valor anterior era muito alto- 0 valor que o integrador sobe ou desce em rampa entre amostras é chamado a dimensão de passo- Se as amostras de 1 bit são geradas a uma alta frequência, os passos necessários para seguir uma mudança de sinal a uma dada frequência serão menores, e a aproximação de passo à forma de onda de sinal será assim mais precisa- A falta de precisão da quantificação de 1 bit pode ser assim compensada, elevando suficientemente a frequência de bit de amostra para obter a precisão necessária-
A figura 3 mostra um integrador 14, cujo sinal de saída é comparado com o sinal de entrada S num comparador 16- A decisão D é tomada a uma certa frequência de bit Fb, temporizando num trinco ou biestável 18 nos bordos indo para positivo de um relógio com a frequência Fb. A decisão temporizada é então alimentada para um comutador 20 para efectuar a selecção da direcção, na qual o integrador 14 mudará durante o próximo período de amostra. A grandeza da mudança é determinada pelo valor STEPSIZENum outro dispositivo conhecido, o valor de STEPSIZE é aumentado sempre que o integrador é rampeado na mesma direcção três vezes em sucessão, um caso que colide é que a frequência de mudança de sinal seja maior do que o que integrador pode seguir com o presente STEPSIZE- Este dispositivo conhecido é denominado modulação Delta comprimida-expandida e também CVSD (Delta de rampa continuamente variável)Com referência à figura 4 a modulação Delta é reconstruída para um sinal analógico, alimentando a mesma para um integrador
691 D7HL 31316
similar ao empregue no codificador- Uma diferença *bntrew o integrador de codificador 14 e o integrador de reconstrução 22, é que este último deve incluir alguma forma de fuga, por exemplo, uma resistência 24 ligada através do condensador de integração 26 para definir a constante arbitrária de integração para ser zero (isto é pa ra provoca r que o estado de mudança de arranque arbitrário decaia com o tempo)-
Após a reconstrução por um integrador com fuga, o ruído de quantificação de alta frequência pode ser reduzido adicionalmente por um filtro passa baixo, que deixa passar as frequências de sinal provavelmente mais altas, mas que acumula as frequências de ruído na região da frequência de bit de amostra e superiores-
A utilização de um algoritmo relacionado conhecido como a modulação Sigma-Delta ou Delta-Sigma está representada nas figuras 5 e 6- A diferença é que o sinal de entrada S é aplicado antes do integrador aqui indicado por 22’, em vez de depois- 0 sinal sofre uma integração adicional no codificador quando comparado à modulação beta, que é depois removida no codificador mostrado na figura 6, omitindo o integrador de reconstrução 22 e utilizando apenas filtragem passa baixo em 28’. A modulação Delta-Sigma representa os valores entre + e - STEPSIZE, alternando entre os mesmos na relação média correcta e a este respeito é similar à modulação larga de impulsoOs esquemas de modulação Delta ou Delta-Sigma podem também incluir mais do que um integrador ou outra resposta de frequência, conformando no circuito fechado de realimentação, e o sinal pode ou não passar' através de um ou mais destes componentes, é também possível construir um codificador e descodificador de modulação Delta, nos quais o erro entre o valor de integrador e o valor de sinal de entrada é quantificado para mais de um bit, e é então conhecido como Delta~PCMOs detalhes de concepção de todas as variantes necessárias não são descritas aqui, uma vez que podem ser encontrados na literatura técnica. Qualquer esquema caracterizado por um
691 ED7HL 31316
codificador que digitaliza o sinal de entrada com um escalonamento determinado pelo valor de STEPSI2E, ou tensão de referência similar, que pode ser permitido para variar em resposta ao sinal, e podendo o sinal digitalizado ser facilmente convertido de novo para um sinal analógico, utilizando quer a mesma ou diferente dimensão de passo ou tensão de referência constante ou variável, pode ser adequada para a implementação do Invento.
A dimensão de passo tanto variável como constante pode ser utilizada com o invento. Se o sinal é codificado utilizando uma dimensão de passo pequena e descodificado utilizando uma dimensão de passo grande, a sua amplitude terá sido aumentada. Se a dimensão de codificação é maior do que a dimensão de passo de descodificação, a amplitude será reduzida. Se em consequência a dimensão de passo de codificação variar enquanto que a dimensão de passo de descodificação é mantida constante, a saída de nível de sinal apoiará uma relação inversa à dimensão de passo, realizando assim uma função de divisão, como requerido pelo compressor-expansor de raiz quadrada.
É apenas necessário, em consequência, tornar a dimensão de passo proporcionalmente à amplitude de sinal de saída comprimida-expandida, derivando a mesma de uma medição de amplitude como mostrado na figura 7.
A figura 7 mostra por meio de exemplo um codificador 30 do tipo Delta ou Delta-Sigma e de quantificação de 1 bit. 0 descodificador de dimensão de passo constante é então simplesmente um filtro passa baixo 32. A dimensão de passo variável para o codificador deriva pela medição em 34 da amplitude do sinal comprimido-expandido reconstruído para a forma analógica pelo filtro passa baixo. A medição de amplitude está sujeita a uma operação de filtragem em passa baixo adicional ou alisamento de tempo constante em 36, a chamada constante de tempo de compressãoexpansão. Isto é definido em várias normas internacionais que empregam compressão-expansão para a transmissão de voz.
691
D7HL 31316
circuito de expansão-compressão correspondente é mostrado na figura 8. Neste caso, o sinal de entrada comprimido-expandido é codificado em 38 com dimensão de passo constante, para voltar à sua forma digital, depois é descodificado em 40 de novo para a forma analógica, mas utilizando uma dimensão de passo variável proporcionalmente â amplitude entrada alisada» Para actuação correcta do dispositivo, o filtro passa baixo, ou constante de tempo, utilizado em 42 para alisar a medição de amplitude em 44 no expansor-compressdr, devia ser idêntico ao utilizado no compressoí—expansor„
691
ED7HL 31316
Claims (12)
1 - Dispositivo para processamento de um sinal de entrada analógico (S), que varia amplamente em amplitude, tal como a fala, e tendo uma primeira relação entre as variações de amplitude máxima e mínima, compreendendo meios para reduzir a dita primeira relação para uma segunda relação, que é a raiz quadrada da dita primeira relação, e para fornecer um sinal de saída analógico (P), tendo a dita segunda relação, caracterizado por compreender:
um conversor de analógico para digital (2) para alterar o dito sinal de entrada para uma corrente de números inteiros (Nl, N2, . . ) que representam de um modo proporcional o valorinstantâneo do sinal de entrada (3) dividido por uma primeira tensão de referência (R), meios (4) para gerarem a dita primeira tensão de referência proporcionalmente à amplitude do dito sinal de saída (P), um conversor de digital para analógico (6) para reconverter a dita corrente de números numa forma de onda de sinal analógica, proporcionalmente a uma tensão de referência constante, formando a dita forma de onda analógica o dito sinal de saída (P).
2 - Dispositivo de acordo com a reivindicação 1, caracterizado por os ditos números inteiros consistirem em apenas dois valores possíveis, tais como mais um e menos um.
3 - Dispositivo de acordo com a reivindicação 1 ou 2, caracterizado por a dita primeira tensão de referência (R) ser gerada por um dispositivo de medição de amplitude alisada (4).
4 - Dispositivo de acordo com a reivindicação 1-3, caracterizado por o dito conversor de analógico para digital (2) compreender um codificador (14~20;30) que funciona de acordo com uma técnica conhecida como modulação Delta, modulação Delta-Sigma ou suas variantes, tendo o dito codificador:
72 691
D7HL 31316 meios para quantificarem o dito sinal de entrada (S) para uma única resolução de bit binária, meios para obterem uma precisão desejada aumentando a frequência de amostragem ou frequência de bit, meios (20) para determinarem a dimensão de passo do dito codificador em resposta à dita primeira tensão de referência, tendo o dito conversor de analógico para digital (6) um descodificador para o sinal quantificado operado com uma dimensão de passo constante.
5 - Dispositivo para processamento de um sinal de entrada (U), tendo uma gama de amplitudes comprimida para produzir um sinal de saída (V), tendo uma gama de amplitudes que é o quadrado da gama comprimida, caracterizado por compreender:
um conversor de analógico para digital (8), tendo meios para alterarem o dito sinal de entrada para uma sequência de números inteiros (Ml, M2, ), representando a dita sequência de um modo proporcional o dito sinal de entrada, um conversor de digital para analógico (10) para converter de novo a dita sequência dos números para um sinal analógico que forma o dito sinal de saída (V), tendo o dito conversor meios para escalonarem o dito sinal de saída proporcionalmente à tensão de referência (Q), meios para derivarem a dita tensão de referência em resposta à 'amplitude do dito sinal de entrada.
7 - Dispositivo de acordo com a reivindicação 5 ou 6, caracterizado por a amplitude do sinal de entrada ser determinada por um dispositivo de medição (12), que inclui um filtro passa
6 - Dispositivo de acordo com a reivindicação 5, caracterizado por a dita sequência de números inteiros estar restringida a apenas dois valores possíveis, tais como mais um e menos um.
A
72 691
ED
7HL 31316
-17baixo para alisar a medição»
8 - Dispositivo de acordo com a reivindicação 5-7, caracterizado por o dito conversor analógico para digital (8) e o dito conversor digital para analógico (10), compreender um codificador e um descodificador„ respectivamente, gue funcionam de acordo com uma técnica conhecida como a modulação Delta, modulação Delta-Sigma ou suas variantes, tendo o dito codificador:
meios para produzirem a dita sequência de números de saída contendo números binários de bit único que representam apenas dois valores possíveis, e representando de uma maneira proporcional o valor instantâneo do dito sinal de entrada (U), meios para compensarem a quantificação grosseira de dois níveis assim obtida, aumentando a frequência de conversão de amostra ou a frequência de bit de modo a obtei—se uma precisão desejada, sendo o dito descodificador concebido de modo a aceitar a mesma corrente de bits de saída como a produzida pelo codificador e a convertê-la de novo para uma forma de onda de sinal analógica, e tendo meios para produzir o dito sinal de saída, escalonando a dita forma de onda analógica proporcionalmente ao dito sinal de referência, utilizando este último para determinar a dimensão de passo do dito descodificador»
9 - Processo para processamento de um sinal de entrada analógico, que varia largamente em amplitude, tal como a fala, e tendo uma primeira relação entre as variações de amplitude máxima e mínima, compreendendo a redução da dita primeira relação para uma segunda relação, que é a raiz quadrada da dita primeira relação, e fornecendo um sinal de saída analógico, tendo a dita segunda relação, caracterizado por compreender os passos de:
alterar o dito sinal de entrada numa corrente de números inteiros, que representa de um modo proporcional o valor instantâneo do dito sinal de entrada dividido por uma primeira tensão de referência gerada proporcionalmente à amplitude do dito
72 691 D7HL 31316 sinal de saída, reconverter a dita corrente de números para uma forma de onda de sinal analógica proporcionalmente à tensão de referência constante, formando a dita forma de onda analógica o dito sinal de saída.
10 - Processo de acordo com a reivindicação 9, caracterizado por os ditos números inteiros consistirem em apenas dois valores possíveis, tais como mais um e menos um.
11 - Processo para processamento de um sinal de entrada, tendo uma gama de amplitudes comprimida para produzir um sinal de saída, tendo uma gama de amplitudes que é o quadrado da gama comprimida, caracterizado por compreender os passos de:
alterar o dito sinal de entrada para uma sequência de números inteiros, representando a dita sequência de uma maneira proporcional o dito sinal de entrada, convertendo de novo a dita sequência de números num sinal analógico, que forma o dito sinal de saída, enquanto que se escalona o dito sinal de saída proporcionalmente a uma tensão de referência derivada em resposta à amplitude do dito sinal de entrada.
12 - Processo de acordo com a reivindicação 11, caracterizado por a dita sequência de números inteiros estar restringida a apenas dois valores possíveis, tais como mais um e menos um.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE9002254A SE465144B (sv) | 1990-06-26 | 1990-06-26 | Saett och anordning foer behandling av en analog signal |
| SG171894A SG171894G (en) | 1990-06-26 | 1994-12-03 | A method and device for processing an analog signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PT98103A PT98103A (pt) | 1993-08-31 |
| PT98103B true PT98103B (pt) | 1999-02-26 |
Family
ID=26660807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PT98103A PT98103B (pt) | 1990-06-26 | 1991-06-26 | Dispositivo e processo para processamento de um sinal analogico |
Country Status (17)
| Country | Link |
|---|---|
| US (1) | US5276764A (pt) |
| EP (1) | EP0463656B1 (pt) |
| JP (1) | JPH0750535A (pt) |
| CN (1) | CN1028826C (pt) |
| AU (1) | AU647797B2 (pt) |
| CA (1) | CA2044817C (pt) |
| DE (1) | DE69103346T2 (pt) |
| DK (1) | DK0463656T3 (pt) |
| ES (1) | ES2057736T3 (pt) |
| FI (1) | FI105621B (pt) |
| HK (1) | HK9595A (pt) |
| IE (1) | IE66907B1 (pt) |
| NO (1) | NO176740C (pt) |
| NZ (1) | NZ238314A (pt) |
| PT (1) | PT98103B (pt) |
| SE (1) | SE465144B (pt) |
| SG (1) | SG171894G (pt) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE173866T1 (de) * | 1992-07-31 | 1998-12-15 | Aphex Systems Ltd | Anordnung zur anhebung der bassfrequenz eines audiosignals |
| KR0170259B1 (ko) * | 1993-07-26 | 1999-03-30 | 김광호 | 신호처리방법 및 장치 |
| US5796359A (en) * | 1995-10-25 | 1998-08-18 | Norand Corporation | Data conversion and processing system |
| GB9601885D0 (en) * | 1996-01-31 | 1996-04-03 | Wolfson Ltd | Compandors |
| US6269338B1 (en) * | 1996-10-10 | 2001-07-31 | U.S. Philips Corporation | Data compression and expansion of an audio signal |
| ES2292066T3 (es) * | 1996-11-07 | 2008-03-01 | Koninkl Philips Electronics Nv | Transmision de una señal de flujo de bits. |
| US6148086A (en) * | 1997-05-16 | 2000-11-14 | Aureal Semiconductor, Inc. | Method and apparatus for replacing a voice with an original lead singer's voice on a karaoke machine |
| US7489790B2 (en) * | 2000-12-05 | 2009-02-10 | Ami Semiconductor, Inc. | Digital automatic gain control |
| US6452524B1 (en) | 2001-02-08 | 2002-09-17 | Ericsson Inc. | Delta sigma converter incorporating a multiplier |
| SG114498A1 (en) * | 2001-08-31 | 2005-09-28 | Univ Nanyang | Method and apparatus for generating directional sound using an ultrasonic carrier wave |
| SG113393A1 (en) * | 2001-08-31 | 2005-08-29 | Univ Nanyang | Method and apparatus for enhancing the sound quality of an ultrasonic loudspeaker system |
| US20040062362A1 (en) * | 2002-09-18 | 2004-04-01 | Yasuyuki Matsuya | Data communication method, data transmitting apparatus, data receiving apparatus, and data transmission program |
| GB0414420D0 (en) * | 2004-06-28 | 2004-07-28 | Cambridge Silicon Radio Ltd | Speech activity detection |
| US7685493B2 (en) * | 2006-09-29 | 2010-03-23 | Agere Systems Inc. | Buffer compression in automatic retransmission request (ARQ) systems |
| CN106248125B (zh) * | 2016-08-30 | 2019-02-05 | 浙江西子富沃德电机有限公司 | 一种带信号质量自检测功能的正余弦光电编码器 |
| US10531099B2 (en) * | 2016-09-30 | 2020-01-07 | The Mitre Corporation | Systems and methods for distributed quantization of multimodal images |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2967992A (en) * | 1954-06-15 | 1961-01-10 | Philips Corp | Signal expansion device |
| DE1912218A1 (de) * | 1968-05-17 | 1969-10-02 | Ames Automobielbedrijf N V | Schlafstelle fuer Automobile |
| US3949299A (en) * | 1974-11-05 | 1976-04-06 | North Electric Company | Signal coding for telephone communication system |
| SU919098A1 (ru) * | 1980-01-10 | 1982-04-07 | Предприятие П/Я Г-4488 | Устройство сжати динамического диапазона речевых сигналов |
| JPS57146297A (en) * | 1981-03-04 | 1982-09-09 | Nippon Electric Co | Voice processor |
| US4493091A (en) * | 1982-05-05 | 1985-01-08 | Dolby Laboratories Licensing Corporation | Analog and digital signal apparatus |
| JPS6046139A (ja) * | 1983-08-24 | 1985-03-12 | Nippon Telegr & Teleph Corp <Ntt> | コンパンダ回路 |
| GB8804811D0 (en) * | 1988-03-01 | 1988-03-30 | Shaye Communications Ltd | Waveform encoder/decoder |
| US5079550A (en) * | 1989-10-27 | 1992-01-07 | Crystal Semiconductor Corporation | Combining continuous time and discrete time signal processing in a delta-sigma modulator |
| US5124703A (en) * | 1990-04-05 | 1992-06-23 | Matsushita Electric Industrial Co., Ltd. | Digital signal requantizing circuit using multistage noise shaping |
-
1990
- 1990-06-26 SE SE9002254A patent/SE465144B/sv not_active IP Right Cessation
-
1991
- 1991-05-28 EP EP91201285A patent/EP0463656B1/en not_active Expired - Lifetime
- 1991-05-28 DE DE69103346T patent/DE69103346T2/de not_active Expired - Fee Related
- 1991-05-28 ES ES91201285T patent/ES2057736T3/es not_active Expired - Lifetime
- 1991-05-28 DK DK91201285.3T patent/DK0463656T3/da active
- 1991-05-29 NZ NZ238314A patent/NZ238314A/xx unknown
- 1991-06-12 US US07/713,776 patent/US5276764A/en not_active Expired - Fee Related
- 1991-06-17 CA CA002044817A patent/CA2044817C/en not_active Expired - Fee Related
- 1991-06-19 IE IE209791A patent/IE66907B1/en unknown
- 1991-06-24 AU AU79249/91A patent/AU647797B2/en not_active Ceased
- 1991-06-25 NO NO912483A patent/NO176740C/no not_active IP Right Cessation
- 1991-06-25 JP JP3153358A patent/JPH0750535A/ja active Pending
- 1991-06-25 FI FI913099A patent/FI105621B/fi active
- 1991-06-26 PT PT98103A patent/PT98103B/pt not_active IP Right Cessation
- 1991-06-26 CN CN91104312A patent/CN1028826C/zh not_active Expired - Fee Related
-
1994
- 1994-12-03 SG SG171894A patent/SG171894G/en unknown
-
1995
- 1995-01-19 HK HK9595A patent/HK9595A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| NO912483D0 (no) | 1991-06-25 |
| NZ238314A (en) | 1993-09-27 |
| ES2057736T3 (es) | 1994-10-16 |
| HK9595A (en) | 1995-01-27 |
| JPH0750535A (ja) | 1995-02-21 |
| DE69103346T2 (de) | 1995-02-16 |
| EP0463656B1 (en) | 1994-08-10 |
| IE66907B1 (en) | 1996-02-07 |
| IE912097A1 (en) | 1992-01-01 |
| FI913099A (fi) | 1991-12-27 |
| AU647797B2 (en) | 1994-03-31 |
| SG171894G (en) | 1995-06-16 |
| US5276764A (en) | 1994-01-04 |
| CA2044817C (en) | 2000-03-07 |
| NO176740B (no) | 1995-02-06 |
| CN1028826C (zh) | 1995-06-07 |
| DK0463656T3 (da) | 1994-10-03 |
| CA2044817A1 (en) | 1991-12-27 |
| SE465144B (sv) | 1991-07-29 |
| EP0463656A1 (en) | 1992-01-02 |
| FI105621B (fi) | 2000-09-15 |
| CN1057742A (zh) | 1992-01-08 |
| AU7924991A (en) | 1992-01-02 |
| NO176740C (no) | 1995-05-16 |
| DE69103346D1 (de) | 1994-09-15 |
| NO912483L (no) | 1991-12-27 |
| FI913099A0 (fi) | 1991-06-25 |
| SE9002254D0 (sv) | 1990-06-26 |
| PT98103A (pt) | 1993-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PT98103B (pt) | Dispositivo e processo para processamento de um sinal analogico | |
| US5745061A (en) | Method of improving the stability of a sigma-delta modulator employing dither | |
| JP4596648B2 (ja) | アナログ／デジタル変換の較正方法とシステム | |
| US6731763B1 (en) | Audio A/D converter using frequency modulation | |
| EP0283167A2 (en) | Audio digital/analog encoding and decoding | |
| TW304316B (pt) | ||
| US4933675A (en) | Audio digital/analog encoding and decoding | |
| US5530442A (en) | Circuit and method for testing a dithered analog-to-digital converter | |
| JP4058176B2 (ja) | 音声信号処理装置 | |
| EP0569989B1 (en) | Linear signal reconstruction system and method | |
| US9071257B2 (en) | Systems and methods for derivative level-crossing sampling | |
| JPH01254025A (ja) | 波形エンコーダ及びデコーダ装置 | |
| JP2004533187A (ja) | パイプラインａｄコンバータ | |
| Sharma et al. | A floating-point A/D converter uses low resolution DAC to get wide dynamic range | |
| Belchamber et al. | Use of added random noise to improve bit-resolution in digital signal averaging | |
| JP2610399B2 (ja) | Ａ／ｄ変換器 | |
| BRPI9904877B1 (pt) | dispositivo de transmissão para transmitir um sinal de informação digital, dispositivo de recepção para receber um sinal de transmissão, processo de transmitir um sinal de informação digital e uma representação do sinal de parâmetro via um meio de transmissão, respectivo suporte de gravação, e, aparelho | |
| SU1423949A2 (ru) | Устройство дл выделени сигналов в спектрометре электронного парамагнитного резонанса | |
| JP2989431B2 (ja) | 遅延回路 | |
| Serra | New measurement procedure for the static test of ADCs | |
| JPH02272889A (ja) | 画像の直交変換符号化装置 | |
| JPH0669144B2 (ja) | 信号変換回路 | |
| JPH066216A (ja) | ビット長拡張装置 | |
| Groza et al. | Self-calibrating differential predictive floating-point analog-to-digital converter | |
| JP2003518669A (ja) | バラストにおける電力制御用のコンパンダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| BB1A | Laying open of patent application |
Effective date: 19930331 |
|
| FG3A | Patent granted, date of granting |
Effective date: 19981123 |
|
| MM3A | Annulment or lapse |
Free format text: LAPSE DUE TO NON-PAYMENT OF FEES Effective date: 20020531 |