JP2003518669A - バラストにおける電力制御用のコンパンダ - Google Patents
バラストにおける電力制御用のコンパンダInfo
- Publication number
- JP2003518669A JP2003518669A JP2001547924A JP2001547924A JP2003518669A JP 2003518669 A JP2003518669 A JP 2003518669A JP 2001547924 A JP2001547924 A JP 2001547924A JP 2001547924 A JP2001547924 A JP 2001547924A JP 2003518669 A JP2003518669 A JP 2003518669A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- adc
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1235—Non-linear conversion not otherwise provided for in subgroups of H03M1/12
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Rectifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
サンプリングされる最大信号よりも数オーダ小さい信号ダイナミックレンジを湯する電力系においてアナログ・ディジタル変換器（ＡＤＣ）の入力ダイナミックレンジ条件を減少させるためにコンパンダが使用される、バラストのダイナミック電力制御のためのシステム及び方法である。本発明はでは、アナログ電力信号を圧縮し、次にディジタル化し、アナログ信号と同じ振幅を有するディジタル化された信号を得るために信号を伸張し、それにより従来の電力系よりもあまり高価でなくあまり複雑でない電力制御系を提供する。本発明は、電力値と、出力電力レベルを所定値へ調整するために電力制御回路のために必要とされる補正値の両方を計算するためにアルゴリズムを使用する。
Description
【０００１】
本発明は電子電力制御回路の分野に係り、更に特定的には照明系で使用される
バラストにおいて用いられるダイナミック電力制御に関する。
バラストにおいて用いられるダイナミック電力制御に関する。
【０００２】
従来の電子電力制御システムは、一般的には閉ループ帰還構造を用いる。これ
らのシステムのうちの幾つか、例えば、ディジタル電力制御システムは、電力出
力検出手段によって与えられる信号をディジタル化するアナログ・ディジタル変
換器（ＡＤＣ）を使用する。ＡＤＣからのディジタル化されたデータ値は、ディ
ジタル信号プロセッサ（ＤＳＰ）へ提示され、ＡＤＣ出力において基準信号に対
する偏差が検出されると、ＤＳＰは出力を所望の値へ移動させるよう駆動回路に
おいて補正動作を生じさせる。低振幅信号における厳密な変化を正しく監視する
ために、検出ＡＤＣは高いビット分解能を有さねばならない。
らのシステムのうちの幾つか、例えば、ディジタル電力制御システムは、電力出
力検出手段によって与えられる信号をディジタル化するアナログ・ディジタル変
換器（ＡＤＣ）を使用する。ＡＤＣからのディジタル化されたデータ値は、ディ
ジタル信号プロセッサ（ＤＳＰ）へ提示され、ＡＤＣ出力において基準信号に対
する偏差が検出されると、ＤＳＰは出力を所望の値へ移動させるよう駆動回路に
おいて補正動作を生じさせる。低振幅信号における厳密な変化を正しく監視する
ために、検出ＡＤＣは高いビット分解能を有さねばならない。
【０００３】
しかしながら、検出されるべき最大の信号よりも数オーダ小さい時変信号に対
して高精度制御が必要であるときは問題が生ずる。特に、システムが小さい信号
の厳密な検出を線形に維持することが可能であると共に大きい信号を検出するこ
とが可能であるためには、高価なＡＤＣを使用すること、又は、追加的な制御可
能な利得段が必要である。この問題に対して使用される従来の方法は、信号のダ
イナミックレンジを制限するか、又は、誤り検出の精度を制限するものであり、
いずれも電力系の性能を低下させる。
して高精度制御が必要であるときは問題が生ずる。特に、システムが小さい信号
の厳密な検出を線形に維持することが可能であると共に大きい信号を検出するこ
とが可能であるためには、高価なＡＤＣを使用すること、又は、追加的な制御可
能な利得段が必要である。この問題に対して使用される従来の方法は、信号のダ
イナミックレンジを制限するか、又は、誤り検出の精度を制限するものであり、
いずれも電力系の性能を低下させる。
【０００４】
電話方式システム及びフィルタといった電力系以外の適用では、上述の問題は
アナログ信号の振幅が圧縮され、次に信号がディジタル化される、圧伸により扱
われてきた。次に、ディジタル化された信号は結果として得られるディジタル信
号の振幅がアナログ信号の振幅と等しくなり、アナログ・ディジタル信号はシス
テムにトランスペアレントなものとなる。対数を使用するアナログ圧縮技術は、
信号のダイナミックレンジをあまり高価でない低いビット分解能ＡＤＣでサンプ
リングされうる取り扱い易い範囲へ低下させるのに特に適している。Y. Tsividi
a, "External Linear Time-Variant Systems and Their Applications to Compa
nding Signal Processors, "IEEE Transactions Circ. Syst. II, Vol. 44, pp.
65-85, Feb 1997; J. Bellamy, Digital Telephony, Wiley Series in Telecom
munications, Edition 1990, pp. 108-115を参照のこと。また、Wermuth外の米
国特許第４，９０３，０２０号及びGittingerの米国特許第５，０２３，４９０
号を参照のこと。これまで、圧伸は電力系適用には使用されていない。従って、
本発明は、圧伸を電力系において用いることを目的とする。
アナログ信号の振幅が圧縮され、次に信号がディジタル化される、圧伸により扱
われてきた。次に、ディジタル化された信号は結果として得られるディジタル信
号の振幅がアナログ信号の振幅と等しくなり、アナログ・ディジタル信号はシス
テムにトランスペアレントなものとなる。対数を使用するアナログ圧縮技術は、
信号のダイナミックレンジをあまり高価でない低いビット分解能ＡＤＣでサンプ
リングされうる取り扱い易い範囲へ低下させるのに特に適している。Y. Tsividi
a, "External Linear Time-Variant Systems and Their Applications to Compa
nding Signal Processors, "IEEE Transactions Circ. Syst. II, Vol. 44, pp.
65-85, Feb 1997; J. Bellamy, Digital Telephony, Wiley Series in Telecom
munications, Edition 1990, pp. 108-115を参照のこと。また、Wermuth外の米
国特許第４，９０３，０２０号及びGittingerの米国特許第５，０２３，４９０
号を参照のこと。これまで、圧伸は電力系適用には使用されていない。従って、
本発明は、圧伸を電力系において用いることを目的とする。
【０００５】
本発明は、サンプリングされる最大の信号よりも数オーダ小さい信号ダイナミ
ックレンジを有する電力系のアナログ・ディジタル変換器（ＡＤＣ）の入力ダイ
ナミックレンジ条件を低下させるためにコンパンダが使用される、バラストのダ
イナミック電力制御のためのシステム及び方法を提供する。コンパンダは、圧縮
されていないアナログ信号から振幅が減少されたアナログ信号を生成するアナロ
グ圧縮器と、圧縮されたアナログ信号の複数の信号サンプルを夫々ディジタルデ
ータ値へ変換するサンプリングＡＤＣと、ディジタルデータ値を圧縮されていな
いアナログ信号の振幅と同じ振幅へディジタル式に伸張するデータ伸張器とを含
む。
ックレンジを有する電力系のアナログ・ディジタル変換器（ＡＤＣ）の入力ダイ
ナミックレンジ条件を低下させるためにコンパンダが使用される、バラストのダ
イナミック電力制御のためのシステム及び方法を提供する。コンパンダは、圧縮
されていないアナログ信号から振幅が減少されたアナログ信号を生成するアナロ
グ圧縮器と、圧縮されたアナログ信号の複数の信号サンプルを夫々ディジタルデ
ータ値へ変換するサンプリングＡＤＣと、ディジタルデータ値を圧縮されていな
いアナログ信号の振幅と同じ振幅へディジタル式に伸張するデータ伸張器とを含
む。
【０００６】
伸張されたディジタルデータ値から補正信号を計算するためにアルゴリズムが
使用される。補正信号により、電力帰還制御回路は出力電力レベルを所望の値へ
調整させる。制御回路は出力電力又は出力電圧のいずれかを制御するよう実施さ
れえ、同じ目的のために使用される従来のシステムよりも費用が低く複雑性の低
い電力制御システムを提供する。
使用される。補正信号により、電力帰還制御回路は出力電力レベルを所望の値へ
調整させる。制御回路は出力電力又は出力電圧のいずれかを制御するよう実施さ
れえ、同じ目的のために使用される従来のシステムよりも費用が低く複雑性の低
い電力制御システムを提供する。
【０００７】
本発明は、バラストにおける電力制御のためにコンパンダを用いるシステム及
び方法に関する。図１は、本発明によるコンパンダ１０の典型的な実施例を示す
図である。電力信号から導出されるアナログ入力信号１２は、アナログ圧縮器１
４へ入力される。圧縮器１４の振幅圧縮されたアナログ出力１６は、ディジタル
伸張ブロック２２へ入力されるディジタル式に符号化された信号２０を出力する
アナログ・ディジタル変換器（ＡＤＣ）１８によってサンプリングされる。
び方法に関する。図１は、本発明によるコンパンダ１０の典型的な実施例を示す
図である。電力信号から導出されるアナログ入力信号１２は、アナログ圧縮器１
４へ入力される。圧縮器１４の振幅圧縮されたアナログ出力１６は、ディジタル
伸張ブロック２２へ入力されるディジタル式に符号化された信号２０を出力する
アナログ・ディジタル変換器（ＡＤＣ）１８によってサンプリングされる。
【０００８】
伸張ブロック２２は、入力信号１２の振幅と同じ振幅を有するディジタルデー
タ信号２４を生成するためにディジタルドメインにおいてデータ信号２０を伸張
する。伸張ブロック２２は、夫々がアナログ入力信号１２の複数の信号振幅に等
しい振幅を有する複数のディジタルデータ値が格納されるルックアップテーブル
（ＬＵＴ）を有するメモリ装置を含む。データ信号２０中の複数のデータ値は夫
々、ディジタル信号２４を発生する複数のディジタルデータ値のうちの固有の１
つの位置を決めるようＬＵＴ内の固有のアドレスに対応する。
タ信号２４を生成するためにディジタルドメインにおいてデータ信号２０を伸張
する。伸張ブロック２２は、夫々がアナログ入力信号１２の複数の信号振幅に等
しい振幅を有する複数のディジタルデータ値が格納されるルックアップテーブル
（ＬＵＴ）を有するメモリ装置を含む。データ信号２０中の複数のデータ値は夫
々、ディジタル信号２４を発生する複数のディジタルデータ値のうちの固有の１
つの位置を決めるようＬＵＴ内の固有のアドレスに対応する。
【０００９】
信号２４は、ディジタル信号プロセッサ（ＤＳＰ）又はマイクロプロセッサと
いったディジタル計算装置２６によって処理される。ディジタル計算装置２６は
、ディジタル計算装置２６の演算プログラム内の基準値に対する信号２４の大き
さに関連する誤り値に基づく補正信号２８を計算する。補正信号２８は、信号１
２が新しい所望の値へ移動するよう、アクチュエータ（図示せず）の適当な動き
を与える。伸張ブロック２２はまた、数学的な式又は断片毎の線形近似アルゴリ
ズムによって発生される値を有するメモリルックアップテーブルとしてディジタ
ル計算装置２６内に組み込まれうる。
いったディジタル計算装置２６によって処理される。ディジタル計算装置２６は
、ディジタル計算装置２６の演算プログラム内の基準値に対する信号２４の大き
さに関連する誤り値に基づく補正信号２８を計算する。補正信号２８は、信号１
２が新しい所望の値へ移動するよう、アクチュエータ（図示せず）の適当な動き
を与える。伸張ブロック２２はまた、数学的な式又は断片毎の線形近似アルゴリ
ズムによって発生される値を有するメモリルックアップテーブルとしてディジタ
ル計算装置２６内に組み込まれうる。
【００１０】
コンパンダ１０は、検出された電圧又は検出された信号のいずれかを圧伸する
ために使用されうる。負荷電流に対する典型的な圧縮器では、ダイオードの両端
の伝導についての伝達関数は、ダイオードの両端の対数電圧応答の形で表わされ
、このダイオードの動作は、以下の式、
ために使用されうる。負荷電流に対する典型的な圧縮器では、ダイオードの両端
の伝導についての伝達関数は、ダイオードの両端の対数電圧応答の形で表わされ
、このダイオードの動作は、以下の式、
【００１１】
【数１】
、但し、ＶDはダイオードの両端にかかる電圧（ｖ）、ｍは接合定数（１＜ｍ＜
２）、ＶTは熱電圧（０．０２５ｖ＠２５℃）、ＩDはダイオードを通って伝導さ
れる電流をアンペアで測った値、Ｉ0は飽和電流（アンペア）、で表わされる。
２）、ＶTは熱電圧（０．０２５ｖ＠２５℃）、ＩDはダイオードを通って伝導さ
れる電流をアンペアで測った値、Ｉ0は飽和電流（アンペア）、で表わされる。
【００１２】
図２は、電圧信号圧縮器の典型的な回路３０を示す図である。演算増幅器３６
の両端に接続されるダイオード３２及び３４に関連する対数伝達特徴により、入
力電圧３８を圧縮することにより圧縮された出力電圧４０が得られる。抵抗器４
２は、伝達特徴の勾配に対する線形制御を与える。当業者によって周知であるよ
うに、電流又は電圧の何れか、又は、電圧と電流を同時に圧縮するために、種々
の他の構成が使用されうる。
の両端に接続されるダイオード３２及び３４に関連する対数伝達特徴により、入
力電圧３８を圧縮することにより圧縮された出力電圧４０が得られる。抵抗器４
２は、伝達特徴の勾配に対する線形制御を与える。当業者によって周知であるよ
うに、電流又は電圧の何れか、又は、電圧と電流を同時に圧縮するために、種々
の他の構成が使用されうる。
【００１３】
図３ａは、従来技術の圧縮されていない電気信号に応じて従来の高分解能ＡＤ
Ｃについてディジタル出力電圧（ｖ）をアナログ入力電圧（ｖ）の関数として示
すプロットである。伝達曲線４４は、圧縮がない場合に、図１に示される入力電
圧信号１２が線形にステップ毎に増加する度に、ＡＤＣのディジタル出力電圧に
対応するステップが生成されることを示す。典型的なアナログ入力変化４６に対
して、ディジタル出力電圧は、比例する量４８だけ変化する。
Ｃについてディジタル出力電圧（ｖ）をアナログ入力電圧（ｖ）の関数として示
すプロットである。伝達曲線４４は、圧縮がない場合に、図１に示される入力電
圧信号１２が線形にステップ毎に増加する度に、ＡＤＣのディジタル出力電圧に
対応するステップが生成されることを示す。典型的なアナログ入力変化４６に対
して、ディジタル出力電圧は、比例する量４８だけ変化する。
【００１４】
図３ｂは、本発明による振幅圧縮された電気信号に応じて高分解能ＡＤＣのデ
ィジタル出力電圧（ｖ）をアナログ入力電圧（ｖ）の関数として示すプロットで
ある。伝達曲線５０は、図１に示される入力電圧信号１２が線形にステップ毎に
増加する度に、圧縮の効果により、図３ａに示される場合よりも、小さい信号に
対してより大きいステップをディジタル出力信号中に生じさせる。
ィジタル出力電圧（ｖ）をアナログ入力電圧（ｖ）の関数として示すプロットで
ある。伝達曲線５０は、図１に示される入力電圧信号１２が線形にステップ毎に
増加する度に、圧縮の効果により、図３ａに示される場合よりも、小さい信号に
対してより大きいステップをディジタル出力信号中に生じさせる。
【００１５】
このように、図３ｂのアナログ入力変化５２が図３ａに示されるアナログ入力
変化４６と同じ大きさであれば、図３ｂに示されるディジタル出力変化５４は図
３ａに示されるディジタル出力変化４８よりもかなり大きくなる。逆に、ＡＤＣ
の所与のディジタル出力変化は、圧縮されていない信号の場合よりも、はるかに
小さい圧縮されたアナログ信号の入力電圧で生ずるようにされえ、ＡＤＣのビッ
ト数は圧縮されていない信号のビット数よりも減少されうる。
変化４６と同じ大きさであれば、図３ｂに示されるディジタル出力変化５４は図
３ａに示されるディジタル出力変化４８よりもかなり大きくなる。逆に、ＡＤＣ
の所与のディジタル出力変化は、圧縮されていない信号の場合よりも、はるかに
小さい圧縮されたアナログ信号の入力電圧で生ずるようにされえ、ＡＤＣのビッ
ト数は圧縮されていない信号のビット数よりも減少されうる。
【００１６】
従って、これまでは高い分解能と広いダイナミックレンジのＡＤＣを必要とし
ていた電力制御は、アナログ圧縮機構と同じダイナミックレンジに対してより低
いビット分解能を有するＡＤＣとを組み込んだコンパンダによって実施されうる
。これは、従来のシステムに対してあまり高価ではくあまり複雑でない電力制御
系を提供する。
ていた電力制御は、アナログ圧縮機構と同じダイナミックレンジに対してより低
いビット分解能を有するＡＤＣとを組み込んだコンパンダによって実施されうる
。これは、従来のシステムに対してあまり高価ではくあまり複雑でない電力制御
系を提供する。
【００１７】
当業者によれば本願を読むことにより、本発明の他の実施例に対する多数の変
更が明らかとなろう。従って、本願の説明は例示的なものであって、当業者に対
して本発明を実施するための最善の態様を示すためだけのものである。構造の細
部は、本発明の精神を逸脱することなく実施的に変更されえ、請求の範囲に含ま
れる全ての変更の排他的な使用が留保される。
更が明らかとなろう。従って、本願の説明は例示的なものであって、当業者に対
して本発明を実施するための最善の態様を示すためだけのものである。構造の細
部は、本発明の精神を逸脱することなく実施的に変更されえ、請求の範囲に含ま
れる全ての変更の排他的な使用が留保される。
【図１】
本発明によるコンパンダの典型的な実施例を示す図である。
【図２】
本発明による電圧信号圧縮器の典型的な実施例を示す回路図である。
【図３ａ】
従来技術による圧縮されていない電気信号に応じた高分解能ＡＤＣのディジタ
ル出力電圧をボルト（ｖ）で測定したものをアナログ入力電圧（ｖ）の関数とし
てプロットした図である。
ル出力電圧をボルト（ｖ）で測定したものをアナログ入力電圧（ｖ）の関数とし
てプロットした図である。
【図３ｂ】
本発明による振幅圧縮された電気信号に応じた高分解能ＡＤＣのディジタル出
力電圧（ｖ）をアナログ入力電圧（ｖ）の関数としてプロットした図である。
力電圧（ｖ）をアナログ入力電圧（ｖ）の関数としてプロットした図である。
Claims (10)
- 【請求項１】 電気信号アナログ検出手段と、 圧伸手段と、 補正信号計算手段と、 電気信号補正手段とを含む、 ダイナミック電力制御のためのシステム。
- 【請求項２】 上記圧伸手段は、 アナログ信号圧縮手段と、 アナログ・ディジタル変換器（ＡＤＣ）と、 ディジタル信号伸張手段とを含む、請求項１記載のシステム。
- 【請求項３】 上記アナログ信号圧縮手段は、小さいアナログ信号の振幅を
増加させ、大きいアナログ信号の振幅を減少させる回路である、請求項２記載の
システム。 - 【請求項４】 上記アナログ信号圧縮手段はダイオードである、請求項２記
載のシステム。 - 【請求項５】 上記アナログ信号圧縮手段は演算増幅器に結合される複数の
ダイオードを含む、請求項２記載のシステム。 - 【請求項６】 上記ディジタル信号伸張手段は、ＡＤＣからの圧縮されたデ
ィジタルデータ信号を上記アナログ検出手段からの信号の振幅と同じ振幅を遊す
る伸張されたディジタルデータ信号へ変換する回路を含む、請求項２記載のシス
テム。 - 【請求項７】 上記ディジタル信号伸張手段は複数の伸張されたディジタル
データ値を格納するルックアップテーブルを含み、各ディジタル値は上記アナロ
グ検出手段からの信号の振幅と同じである、請求項２記載のシステム。 - 【請求項８】 ＡＤＣからのディジタル出力信号は、対応する伸張されたデ
ィジタルデータ値が格納されたメモリ装置の複数の場所のうちの固有の場所に対
応する、請求項７記載のシステム。 - 【請求項９】 上記ディジタル信号伸張手段は、ルックアップテーブルを有
するディジタル信号プロセッサ又はマイクロプロセッサを含む、請求項２記載の
システム。 - 【請求項１０】 上記ディジタル信号伸張手段は、ディジタル信号プロセッ
サ（ＤＳＰ）又はマイクロプロセッサといったディジタル計算装置に格納された
線形近似アルゴリズムである、請求項２記載のシステム。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/469,323 | 1999-12-22 | ||
| US09/469,323 US6577262B1 (en) | 1999-12-22 | 1999-12-22 | Compander for power control in a ballast |
| PCT/EP2000/012622 WO2001047323A2 (en) | 1999-12-22 | 2000-12-13 | Compander for power control in a ballast |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003518669A true JP2003518669A (ja) | 2003-06-10 |
Family
ID=23863332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001547924A Pending JP2003518669A (ja) | 1999-12-22 | 2000-12-13 | バラストにおける電力制御用のコンパンダ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6577262B1 (ja) |
| EP (1) | EP1228671A2 (ja) |
| JP (1) | JP2003518669A (ja) |
| CN (1) | CN1378767A (ja) |
| WO (1) | WO2001047323A2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233624B2 (en) * | 2002-06-11 | 2007-06-19 | Interdigital Technology Corporation | Method and system for all digital gain control |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3883337D1 (ja) | 1987-10-06 | 1993-09-23 | Peicom Sound Systems Gmbh, 6380 Bad Homburg, De | |
| US4940947A (en) | 1989-02-28 | 1990-07-10 | Oneac Corporation | Line noise signal measurement system using analog signal compression with digital linearity correction |
| US5023490A (en) | 1989-06-21 | 1991-06-11 | General Electric Company | Analog signal compression circuit |
| JPH06164390A (ja) | 1992-11-24 | 1994-06-10 | Roland Corp | 圧縮伸張装置 |
| DE4409063C1 (de) * | 1994-03-11 | 1995-08-10 | Imc Messysteme Gmbh | Schaltungsanordnung zur Analog-Digital-Wandlung |
| US5760730A (en) | 1997-04-03 | 1998-06-02 | Advanced Micro Devices, Inc. | Method and system for analog-to-digital signal conversion with simultaneous analog signal compression |
| US6072282A (en) * | 1997-12-02 | 2000-06-06 | Power Circuit Innovations, Inc. | Frequency controlled quick and soft start gas discharge lamp ballast and method therefor |
| US6137240A (en) * | 1998-12-31 | 2000-10-24 | Lumion Corporation | Universal ballast control circuit |
-
1999
- 1999-12-22 US US09/469,323 patent/US6577262B1/en not_active Expired - Fee Related
-
2000
- 2000-12-13 EP EP00987393A patent/EP1228671A2/en not_active Ceased
- 2000-12-13 CN CN00804055A patent/CN1378767A/zh active Pending
- 2000-12-13 JP JP2001547924A patent/JP2003518669A/ja active Pending
- 2000-12-13 WO PCT/EP2000/012622 patent/WO2001047323A2/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1228671A2 (en) | 2002-08-07 |
| US6577262B1 (en) | 2003-06-10 |
| WO2001047323A2 (en) | 2001-06-28 |
| CN1378767A (zh) | 2002-11-06 |
| WO2001047323A3 (en) | 2002-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI313976B (en) | Method and system for all digital gain control | |
| CN100471069C (zh) | 模数转换器 | |
| CN103329444A (zh) | 带有前向和反馈路径信号方波整形的西格玛-德尔塔平方差log-rms到dc转换器 | |
| JP4058176B2 (ja) | 音声信号処理装置 | |
| CN104104387B (zh) | 一种提高模数转换器动态范围的装置和方法 | |
| EP0532203B1 (en) | Power controller | |
| CN114696829A (zh) | 模数转换电路及流水线模数转换器 | |
| JP2003518669A (ja) | バラストにおける電力制御用のコンパンダ | |
| US6522276B2 (en) | System of DAC correction for a ΔΣ modulator | |
| JPH07162312A (ja) | ノイズシェイパ | |
| US20100079326A1 (en) | Method and Circuit for Digitizing with Improved Resolution | |
| KR100446283B1 (ko) | 아날로그/디지털 변환기를 포함한 다단구조의 프로그래머블이득 제어 증폭장치 및 그에 따른 이득 오차 보정방법 | |
| JPS5966208A (ja) | デイジタル伸張・圧縮器 | |
| CN220231862U (zh) | 一种功率检测电路 | |
| JPS6211170A (ja) | 自動利得制御回路 | |
| KR101837497B1 (ko) | 디지털-아날로그 변환 장치 및 방법 | |
| JP2735076B2 (ja) | アナログ／ディジタル変換器の試験方法 | |
| Ivanov et al. | Balancing Algorithm for a Digitally Controlled Multistage DC Amplifier | |
| JP3074890B2 (ja) | 電力増幅装置 | |
| EP1681769B1 (en) | Integrated circuit containing a delta-sigma modulator with two-step quantization | |
| JPS621325A (ja) | アナログ・デジタル変換装置 | |
| SU1674365A2 (ru) | Устройство дл преобразовани эффективных значений напр жени | |
| JPH1194928A (ja) | レーダ受信機の自動利得制御回路 | |
| JP2953723B2 (ja) | Ａ／ｄ変換回路 | |
| JP2006352743A (ja) | Ａ／ｄ変換装置 |