CN103329444A - 带有前向和反馈路径信号方波整形的西格玛-德尔塔平方差log-rms到dc转换器 - Google Patents
带有前向和反馈路径信号方波整形的西格玛-德尔塔平方差log-rms到dc转换器 Download PDFInfo
- Publication number
- CN103329444A CN103329444A CN201180059047XA CN201180059047A CN103329444A CN 103329444 A CN103329444 A CN 103329444A CN 201180059047X A CN201180059047X A CN 201180059047XA CN 201180059047 A CN201180059047 A CN 201180059047A CN 103329444 A CN103329444 A CN 103329444A
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- circuit
- rms
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/476—Non-linear conversion systems
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/02—Measuring effective values, i.e. root-mean-square values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- Software Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
一种基于平方差概念通过将传统ΣΔ调制器与模拟LOG-RMS到DC转换器融合的西格玛-德尔塔(sigma-delta)(ΣΔ)平方差LOG-RMS到数字转换器。两个基础架构包括基于在前馈和反馈路径中的两个求平方单元的一个架构,以及基于在前向路径中的单个求平方单元的第二架构,高阶ΣΔLOG-RMS可以通过含有多个积分器的环路滤波器以及用于频率补偿的前馈和/或反馈路径实施。描述的实施例允许具有自然数字输出和对数压缩动态范围的ΣΔ平方差LOG-RMS到数字转换器的实施。
Description
技术领域
本发明涉及西格玛-德尔塔(sigma-delta)调制器,并且具体涉及用于将均方根(RMS)信号值转换成直流(DC)信号的西格玛-德尔塔调制器。
背景技术
西格玛-德尔塔(ΣΔ)调制器是在窄带内以非常高的解析度产生数字输出的电子系统。模拟输入在比需要的奈奎斯特(Nyquist)速率(fN)更大的采样速率(fS)过采样,并且其编码为带有减少数目的(M)个位的位流。如在图1中说明,其在前馈路径(量化器)中含有低通环路滤波器(LPF)和粗M位模数转换器(ADC),并在反馈路径中含有数模转换器(DAC)。为产生奈奎斯特速率输出,调制器一般继之以数字抽取器。抽取器也将高频噪声滤波并且增加输出数字字的长度。ΣΔ调制器与数字抽取滤波器的组合称为ΣΔADC。其被用于在受限带宽中需要高解析度的巨大范围应用,例如传感器接口、数字电信接收器、精密应用和dc测量。
ΣΔ调制器的操作原理用在图2中示出的线性化模型的帮助可被更好地理解。在该拉普拉斯域(Laplace-domain)模型中,L(S)是环路滤波器传递函数,并且反馈因数b表达在ADC和DAC基准电压之间的比率。环路滤波器输出U(s)的模数转换建模为量化误差Q(s)的相加。当采用多位量化器时,可以假设量化误差是带有平坦功率谱密度(PSD)的白噪声源。总量化噪声功率(qRMS 2)独立于fS,并且由以下表达式给出:
其中Δ是量化步长并且VREF是ADC基准电压。
调制输出Y(s)可以表达为:
其中乘以Q(s)的项是噪声传递函数(NTF),并且乘以X(s)的项是信号传递函数(STF)。当L(s)是带有非常高的DC增益的低通传递函数时,STF是在低频的带有l/b增益的低通传递函数,而NTF是高通传递函数。图3示出当模拟输入X(s)是限带(fB=fN/2)低频信号时ΣΔ调制器的通常数字输出频谱。
在低频,调制器输出含有模拟输入的未失真复制,而量化噪声强烈衰减。如果含有整形量化噪声功率(nRMS 2)中的大部分的调制器输出的频谱含量在数字域中滤出,那么实现非常高解析度的模数转换。在数字滤波之后的整形量化噪声功率由下面表达式给出:
因为fS>fN=2fB,即模拟输入被过采样,所以量化误差的噪声整形和带外噪声的数字滤波是可能的。过采样比率(OSR)定义为:
OSR=fS/2fB。 (4)
当环路滤波器是单个积分器并且比较器用作量化器时,实现ΣΔ调制器的最简单实施(图4)。在此情况下,其称为单位一阶ΣΔ调制器并且数字输出是位流。
如果多位ADC用作量化器并且多位DAC在反馈路径中采用,那么实施多位ΣΔ调制器。当环路滤波器含有两个或更多积分器时实现高阶噪声整形。带通ΣΔ调制器的环路滤波器含有代替积分器的高频谐振器级。用P个积分器的级联实施的M位ΣΔ调制器的带内整形量化噪声功率一般由以下表达式表达:
LOG-RMS到DC转换器是产生与输入信号的均方根(RMS)值(功率的平方根)成比例的DC输出信号(电流或电压)的电子电路。这样的装置用于其中信号强度的测量重要的各种应用,例如测试和测量以及通信。一般地,RMS测量装置的响应对输入信号的精确形状不敏感;即,其对波顶因数变化不敏感。这在转换器输入信号可以获得多个不同形式(调制参数、可变编码等…)的应用中是尤其重要的。LOG-RMS到DC转换器的具体性质是由对数函数启用的输出动态范围的压缩。LOG-RMS检测器可以基于输入RMS电平的显式计算或基于隐式计算来实施。
显式计算是实施LOG-RMS到DC转换器的最直接的方法,并且其在图5中说明。
输入信号被求平方(squared)、低通滤波,并且计算平方根运算。最终,应用对数函数。该转换器的总传递可以表达为:
并因此取决于从输入到输出的全部转换增益(Ksq、Ksqrt和Klog)。因此,总传递受到温度漂移、频率相关和从转换器的模拟构件块中的每个导致的不准确度的其他来源影响。显式LOG-RMS到DC转换器的示例是众所周知的。由于在输出(y)的感兴趣信号处于DC,因此添加到内部节点电压的偏移为小输入信号显著限制转换器的灵敏度。基于LOG域信号运算的用于显式LOG-RMS到DC的改善架构是已知的。在此情况下,也通过对数压缩减小内部节点的动态范围需求。
LOG-RMS到DC转换器可以依靠反馈环路隐式实施。该方法的主要优点是输入相关动态范围的延伸。因为内部节点的动态范围需求与显式RMS计算的情况比较大大减小,所以这是可能的。图6描述基于LOG域运算的隐式LOG-RMS检测器的示例。
输入信号的RMS和LOG-RMS电平都由以下方程组测量:
该实施的主要缺点是由信号处理中的大部分在LOG域中执行的事实引起的实现高输入带宽的困难。
图7示出基于“平方差”技术的LOG-RMS到DC转换器。该架构首先在线性RMS到DC转换的背景下描述,并且稍后延伸到依靠在反馈路径中的另外指数转换增益的LOG-RMS计算。在该配置中,线性模拟乘法器用来产生输入信号和反馈信号的平方差,即Km[βx 2x2-βy 2w2]。这通过向一个乘法器输入供应输入信号和输出信号的和,并向其他输入供应这些信号的差来实现。导致的平方差然后积分,在稳态状况下产生与输入信号的真RMS值的对数成比例的dc电平。积分器充当低通滤波器,继之以带有高增益的放大器。低通滤波器移除方波整形输入信号的谐波,而高增益强制乘法器输出为零。
在转换器DC输出y和RF输入信号x(t)之间的关系可以基于在图7中的框图的分析来计算:
其中Km是乘法器转换增益。平方差LOG-RMS到DC转换器的静态传递函数通过假设积分器的dc增益A近似无穷而求解(9)来获得:
在其中前馈增益AKm非常高的低频,平方差LOG-RMS到DC转换器静态传递独立于乘法器转换增益。其仅由换算因数βx、βy、Vo和Vi确定。
基于平方差原理的RMS到DC转换器也可以使用两个匹配方波整形电路实施。指数转换增益在反馈路径中的添加(图8)在LOG-RMS到DC转换器中变换该系统。
在转换器DC输出y和RF输入信号x(t)之间的关系可以基于在图8中的框图的分析来计算:
其中Kx和Ky是方波整形单元的转换增益。再次,平方差LOG-RMS到DC转换器的静态传递函数通过用积分器的dc增益A近似无穷的假设求解(11)来获得:
在图7和8中描述的平方差LOG-RMS到DC转换器呈现宽阔的操作带宽,允许RF输入的RMS检测,以及由LOG-RMS电平的隐式计算引起的巨大参考输入的动态范围。
隐式LOG-RMS到DC转换器可以在方波整形单元由可变增益放大器(VGA)驱动时实施,如在图9中示出。VGA增益与检测器DC输出y成反比。因为指数函数置于反馈路径中,所以总转换器传递函数变得与输入RMS电平的对数成比例。在前向路径中检测器单元的输出与输入RF信号x(t)的平方除以反馈信号w的平方成比例。低通滤波器(LPF)从方波整形单元输出移除高于DC的频率分量。积分器输入e由低通滤波器输出减去已平方的基准电平Kr.R2构成:
假设积分器充当另一低通滤波器,继之以高DC增益A,那么可以计算在转换器DC输出y和RF输入信号x(t)之间的关系:
其中Kx和Kr是方波整形单元的转换增益。反馈信号w的稳态值通过用A为无穷的假设求解(14)来获得:
当考虑在w和y之间的指数关系(w=Exp(y/Vi))时,可以计算检测器输出:
ΣΔ调制器可以与平方差RMS到DC转换器组合,以便获得带有固有数字输出的RMS到DC转换器。该混合信号系统称为ΣΔ平方差RMS到DC转换器,并且在美国专利7,545,302和7,545,303中描述(其公开内容包括在此作为参考)。在该架构中,RF输入的已测量RMS电平编码为调制器数字输出位流y[k]的DC电平。ΣΔRMS到DC转换器可以围绕前向路径乘法器实施,或基于前馈和反馈信号方波整形实施,如在图10中示出。
ΣΔRMS到DC转换器的大信号运算非常相似于其模拟对应部分的运算。在图10中,误差信号e(t)也与在已平方的输入信号x(t)2和已平方的模拟反馈信号y(t)2之间的差成比例。可以计算在y(t)、模拟输入x(t)和积分器输出u(t)之间的关系:
其中y(t)=yDC+q(t)是数字输出y[k]的模拟版本,并且q(t)是在积分器输出u(t)的内部模数转换期间添加的量化误差。假设积分器DC增益A近似无穷,那么ΣΔ平方差RMS到DC转换器(图10)的大信号静态传递可以通过求解(17)来获得:
用于在图10中示出的ΣΔRMS到DC转换器的稳态DC解非常相似于为模拟RMS到DC转换器获得的解。主要差别是引起量化误差均方值qRMS 2的另外项。该项由含有在DC的已测量RMS电平和在高频的已添加量化误差的反馈位流被求平方的事实引起。实际上,qRMS 2的值影响小输入功率电平的规则一致性(law-conformance)误差,并且定义参考输入的动态范围的下限。
发明内容
根据已公开示例实施例,通过基于平方差概念将传统ΣΔ调制器与模拟LOG-RMS到DC转换器融合建立一种西格玛-德尔塔(sigma-delta)(ΣΔ)平方差LOG-RMS到数字转换器。两个基础架构包括基于在反馈和反馈路径中的两个方波整形单元的一个架构,以及基于在前向路径中的单个方波整形单元的第二架构,高阶ΣΔLOG-RMS可以用含有多个积分器的环路滤波器以及用于频率补偿的前馈和/或反馈路径实施。描述的实施例允许用自然数字输出和对数压缩动态范围实施ΣΔ平方差LOG-RMS到数字转换器。
根据一个实施例,西格玛-德尔塔平方差LOG-RMS到数字转换器包括:模拟信号乘法和组合电路,其通过提供结果模拟信号来响应模拟输入信号和模拟反馈信号,该结果模拟信号包括与模拟输入信号和模拟反馈信号之间的平方差对应的至少一个信号分量;模拟信号滤波器电路,其联接到模拟信号乘法和组合电路,并且通过提供已滤波模拟信号来响应结果模拟信号;模数转换(ADC)电路,其联接到模拟信号滤波器电路,并且通过提供相关数字输出信号来响应已滤波模拟信号;以及反馈信号转换电路,其在ADC电路和模拟信号乘法和组合电路之间联接,并且通过提供模拟反馈信号来响应数字输出信号,其中该模拟反馈信号根据至少一个已定义非线性函数与数字输出信号相关。
根据另一实施例,西格玛-德尔塔平方差RMS到DC转换器包括:模拟信号乘法器和组合器装置,其用于将模拟输入信号和模拟反馈信号相乘并组合从而提供结果模拟信号,该结果模拟信号包括与模拟输入信号和模拟反馈信号之间的平方差对应的至少一个信号分量;模拟信号滤波器装置,其用于将结果模拟信号滤波从而提供已滤波模拟信号;模数转换器(ADC)装置,其用于将已滤波模拟信号转换成相关数字输出信号;以及信号转换器装置,其用于将数字输出信号转换成模拟反馈信号,其中该模拟反馈信号根据至少一个已定义非线性函数与数字输出信号相关。
根据另一实施例,用于执行西格玛-德尔塔平方差RMS到DC转换的方法包括:将模拟输入信号和模拟反馈信号相乘并组合从而提供结果模拟信号,该结果模拟信号包括与模拟输入信号和模拟反馈信号之间的平方差对应的至少一个信号分量;将结果模拟信号滤波从而提供已滤波模拟信号;将已滤波模拟信号转换成相关数字输出信号;以及将数字输出信号转换成模拟反馈信号,其中该模拟反馈信号根据至少一个已定义非线性函数与数字输出信号相关。
附图说明
图1示出ΣΔ调制器和数字抽取器。
图2示出ΣΔ调制器线性模型。
图3示出ΣΔ调制器的典型输出频谱。
图4示出单位一阶ΣΔ调制器。
图5示出显式LOG-RMS到DC转换器。
图6示出基于LOG域运算的隐式LOG-RMS到DC转换器。
图7示出用前馈乘法实施的平方差LOG-RMS到DC转换。
图8示出用两个方波整形单元实施的平方差LOG-RMS到DC转换。
图9示出带有由指数可变增益函数驱动的前馈方波整形单元的隐式LOG-RMS到DC转换。
图10示出使用两个方波整形电路的ΣΔ平方差RMS到DC转换器。
图11示出在反馈路径中带有(模拟)指数函数的ΣΔ平方差RMS到DC转换器。
图12示出用两个方波整形单元和数字抽取器实施的ΣΔ平方差LOG-RMS到DC转换器。
图13示出在(a)中的2位ADC和2位B底指数DAC(b)。
图14示出ΣΔ平方差LOG-RMS到DC转换器传递曲线作为时域仿真稳定时间T的函数。
图15示出ΣΔ平方差LOG-RMS到DC规则一致性误差作为时域仿真时间T的函数。
图16示出ΣΔ平方差LOG-RMS到DC转换器传递曲线作为内部ADC量化步长Δ的函数。
图17示出ΣΔ平方差LOG-RMS到DC转换器规则一致性误差作为内部ADC量化步长Δ的函数。
图18示出基于单个方波整形单元的ΣΔ平方差RMS到DC转换器。
图19示出在带有2个方波整形单元的架构(图12)和在前向路径中带有单个方波整形单元的架构(图18)之间比较的ΣΔ平方差LOG-RMS到DC转换器规则一致性误差。
图20示出1阶ΣΔ平方差LOG-RMS到DC转换器线性化小信号模型。
图21示出针对1阶ΣΔ平方差LOG-RMS到DC转换器的小信号STF和NTF频率响应(Kx=Ky=1,Vo=Vi=1,B=e,ω1=106)。
图22示出Δ=1V,Pin=-2dBm和fIN=550MHz的1阶ΣΔ平方差LOG-RMS到DC转换器的输出频谱(Kx=Ky,Vo=Vi=1V,B=2)。
图23示出Pin=-2dBm,-22dBm或-32dBm的1阶ΣΔ平方差LOG-RMS到DC转换器的输出频谱(Kx=Ky,Vo=Vi=1V,B=2,Δ=1V,fIN=550MHz)。
图24示出用两个方波整形单元和用于频率补偿的两个前馈路径实施的2阶ΣΔ平方差LOG-RMS到DC转换器。
图25示出2阶ΣΔ平方差LOG-RMS到DC转换器线性化小信号模型。
图26为2阶ΣΔ平方差LOG-RMS到DC转换器示出小信号STF和NTF频率响应(Kx=Ky=1,Vo=Vi=1,B=e,a2=a1/4,ω1=106,ω2=105)。
具体实施方式
已描述实施例使新的混合信号系统适应于对数RMS到数字转换,称为“ΣΔ平方差LOG-RMS到DC转换器”。在下面描述的是带有两个匹配方波整形电路的ΣΔ平方差LOG-RMS到DC转换器。同样在下面描述的是带有在前向路径中存在的单个求平方电路的ΣΔ平方差LOG-RMS到DC转换器。ΣΔ平方差LOG-RMS到DC转换器的小信号分析在下面描述。高阶ΣΔ平方差LOG-RMS到DC转换器在下面讨论。
在ΣΔ平方差RMS到DC转换器(图10)的模拟反馈路径中包括指数函数将该混合信号系统变换成ΣΔ平方差LOG-RMS到DC转换器(图11)。在这样系统的最简单且最可靠的实施中,反馈DAC和模拟指数函数并入称为指数DAC的单个构件块,如在图12中示出。
图13为在图12中示出的ΣΔ平方差LOG-RMS到DC转换器架构中采用的ADC和DAC示出一般传递特性。在该示例中采用2位量化。在(a)中的ADC用等距量化电平实施常规线性模数转换。(尽管示作具有正输入范围,但负输入范围也可以使用。)在(b)中的反馈DAC实施指数函数w(t)=Vo.By[k],其中DAC的底数B等于e-Δ/Vi,y[k]是数字编码的整数,e是自然对数的底,Δ是ADC量化步长,并且Vi是在图11中的模拟指数增益的自变量中的归一化因数。如果底B是整数,那么每个指数间隔的输出DAC电平可以为最优匹配用元素的整数比实施。
完整的LOG-RMS到数字转换器在图12中示出,其中平方差ΣΔ调制器后跟数字抽取滤波器,并且前馈积分器由带有非常高的DC增益的一般低通环路滤波器代表。调制器输出是其DC电平与输入RMS水平的对数成比例的过采样M位位流。数字抽取器滤出高频量化噪声并减小采样率,同时产生带有转换器的全标称解析度的数字N位字。
ΣΔ平方差LOG-RMS到数字转换器的运算如下描述。误差信号e(t)与在输入信号的平方x(t)2和模拟反馈信号的平方w(t)2之间的差成比例。环路滤波器的高DC增益A强制误差信号e(t)在低频为零并且滤出其高频谐波。平均值与输入信号LOG-RMS电平成比例的积分器输出u(t)由量化器(M位ADC)数字化,并由指数M位DAC反馈。数学上,转换器运算的描述翻译为:
当A近似无穷时,表达式(19)可以重写为:
LOG-RMS转换器传递特性可以在反馈信号的平方w(t)2表达为数字输出DC电平yDC的函数:
w(t)2=(Vo·By[k])2=Vo 2·(B2)y[k]。 (21)
因为指数函数的平方等效于底数的改变,所以LOG-RMS数字输出y[k]=yDC+q(t)不受反馈平方运算影响。因此,对于一阶,转换器DC输出独立于量化误差均方值qRMS2。在ΣΔ平方差线性RMS到DC转换器的情况下,qRMS2的值定义转换器的参考输入的动态范围的理想下限。
在ΣΔ平方差LOG-RMS到DC转换的情况下,当反馈指数函数由其泰勒级数近似替代时实现量化误差对转换器性能的影响的更优理解。假设数字输出y[k]=yDC+q(t)由大信号支配分量y[k]和小信号量化误差分量q(t)构成,指数函数级数展开可以围绕y[k]=yDC计算:
如果量化误差q(t)用均方值qRMS 2建模为零平均随机过程,那么将(22)代入(20)变为:
涉及输入RMS电平xRMS和数字输出DC电平yDC的表达式通过求解(22)获得:
表达式(24)示出yDC与输入RMS电平的B底对数乘以因数成比例,该因数与量化误差RMS电平qRMS成反比。规则一致性误差由在理想测量的RMS电平和yDC之间的比率定义。对于在图12中示出的LOG-RMS转换器架构,由在ΣΔ调制器里面的量化误差的添加引起的规则一致性误差(L.C.E.)由以下表达式给出:
图14示出在图12中描述的ΣΔ平方差LOG-RMS到DC转换器的仿真传递曲线。在传递曲线中的每个输出数据点yRMS=ByDC都从时域仿真获得,其中仿真时间T是500μs或10ms。理想输入RMS电平描绘为短划线,并且ADC/DAC参数是fS=25MHz,B=2和Δ=0.5V。对于其中LOG-RMS转换器内部稳定时间小于仿真时间的全部输入功率电平,计算的RMS数据输出紧密跟随理想输入RMS电平。
基于图14,可以通过为T=500μs和T=10ms将理想RMS曲线除以仿真传递曲线来计算规则一致性误差。导致的规则一致性误差图表在图15中示出。为比较,也描绘从带有相同内部时间常数和对数底的模拟LOG-RMS平方差转换器(图8)的时域仿真(T=500μs和T=10ms)获得的规则一致性误差图表。在实现稳态状况需要的稳定时间小于仿真时间的情况下,规则一致性误差小于±0.2dB。
从模拟和ΣΔLOG-RMS平方差转换器获得的规则一致性误差图表之间的比较也显示在ΣΔ环路里面发生的内部量化不影响转换器稳定时间。所以转换器最小DC输出并因此其有用的参考输入的动态范围由LOG-RMS转换器内部时间常数和反馈指数增益确定。实现稳态状况的最小需要稳定时间也与输入功率电平成反比。当输入功率电平过小时,仿真时间变得小于需要的稳定时间。在此情况下,表达式(24)不再有效并且转换器DC输出削减到其最小值。
当为量化步长Δ的不同值仿真转换器传递曲线时,获得在ΣΔ平方差LOG-RMS到DC转换器的行为上的更好理解。这些仿真结果在图16中描绘。
当量化步长与转换器输出DR比较变得显著(例如Δ=1或2V)时,可能注意到仿真转换器传递曲线实际上是在有用输入参考DR内的理想LOG-RMS图表的分段近似。量化步长越小,仿真传递曲线越近似理想LOG-RMS图表。ΣΔLOG-RMS传递特性的分段特性也可以在图17中示出的规则一致性误差图表中注意到。最小DC输出电平仅取决于需要的/允许的稳定时间。最大DC输出电平是ΣΔLOG-RMS转换器内部构件块的饱和度的函数。
在图17中示出的规则一致性误差图表呈现明确的周期性。每个仿真Δ的规则一致性误差的峰值由方程(25)(近似地)预测。然而,在规则一致性误差图表中的凹谷不可以由在此描述的数学模型预测,这些凹谷对应于其中分段LOG-RMS检测器传递曲线等于在图16中示出的理想LOG-RMS图表的点。每当输出LOG-RMS电平精确等于M位量化器的每个可能输出电平时,规则一致性误差是0dB(即qRMS=0)。即,对于每个输入RMS电平xRMS=BnΔ(其中n是整数),规则一致性误差是0dB。即当Δ=2V时在Pin=13dBm,1dBm,-11dBm,-23dBm或-35dBm的情况,如在图17中可见。
然而,实际上在低输入功率电平,规则一致性误差也强烈取决于在RMS到DC转换器的任何物理实施中存在的DC偏移。
ΣΔ平方差LOG-RMS转换器也可以基于单个前馈乘法器实施,如在以相同发明人的名义与本申请同时提交的专利申请中描述。
因为指数函数的平方等效于底数的改变,所以“ΣΔ平方差LOG-RMS到DC转换器”可以用在前向路径中的单个方波整形单元和在反馈路径中的(显式或隐式)指数函数实施。用于数字LOG-RMS检测的该架构在图18中示出。
在图18中描述的ΣΔ平方差LOG-RMS到DC转换器的运算非常相似于在图12中描述的架构。再次,积分器输出u(t)可以表达为输入信号x(t)和反馈信号w(t)的函数:
当积分器DC增益A近似无穷时,表达式(26)可以重写为:
假设数字输出y[k]=yDC+q(t)由大信号支配分量y[k]和小信号量化误差分量q(t)构成,指数函数可以由围绕y[k]=yDC的其泰勒级数近似替代:
如果量化误差q(t)用均方值qRMS 2建模为零平均随机过程,那么将(28)代入(27)导致:
方程(29)可以重写为:
通过求解(30)获得涉及输入RMS电平xRMS和数字输出DC电平yDC的表达式:
表达式(31)示出yDC与输入RMS电平的√B底对数乘以因数成比例,该因数与量化误差RMS电平qRMS成反比。对于在图18中示出的LOG-RMS转换器架构,由在ΣΔ调制器里面的量化误差的添加引起的规则一致性误差(L.C.E.)由以下表达式给出:
在此讨论的数学推导示出在图12和18中示出的ΣΔ平方差LOG-RMS到DC转换器架构的传递特性是相同的,除了用于输出DR的对数压缩的对数底从B改变成√B之外。
在两个架构之间的相似性由在图19中呈现的时域(T=500μs)仿真结果确认。用基于2个方波整形单元的架构和对数底B1=2获得的规则一致性误差图表与用基于单个方波整形单元的架构和对数底B2=4获得的规则一致性误差图表是几乎相同的。如果条件B2=(B1)2和Vo2=(Vo1)2满足,那么该状况总是为真。然而实际上因为前馈Kx(.)2方波整形单元和反馈Ky线性增益不再可以实施为匹配增益单元,所以在图18中示出的架构可以对DC偏移误差和温度变化更灵敏。
根据可替换实施例,在上面并且进一步在下面作为指数函数讨论的在反馈路径中的另外函数可以实际上是任何线性或非线性数学函数,例如除了起因于数字输出信号数模转换的模拟信号线性缩放之外的函数。
总是内部量化器解析度的函数的总量化误差均方值qRMS 2是在ΣΔLOG-RMS到DC转换器中确定在有用输入相关DR中的峰值规则一致性误差的支配因数。在频域中,已添加量化误差也由ΣΔ调制器NTF整形。ΣΔLOG-RMS到DC转换器STF和NTF可以基于平方差ΣΔ调制器的小信号模型计算。这样的小信号模型可以在调制器内部状态已达到稳态条件之后获得。在此状况下,非线性构件块(方波整形单元和指数反馈函数)可以由其等效小信号增益替代。方波整形单元小信号增益kx和ky由以下表达式给出:
指数函数小信号增益b由以下表达式给出(Kx=Ky):
图20为在图11和12中的1阶ΣΔLOG-RMS到DC转换器示出导致的线性化拉普拉斯域小信号模型,该模型对每个不同的输入RMS电平xRMS有效,其中ω1是环路滤波器积分器的弧度单位增益频率,并且Q(s)是添加的量化误差源。前馈和反馈环路滤波器传递函数L0(s)和L1(s)分别为:
因为反馈环路滤波器L1(s)是单极传递函数,所以1阶ΣΔLOG-RMS平方差调制器总是稳定的,独立于输入功率电平的变化。调制器稳态STF和NTF可以表达为环路滤波器传递函数的函数:
在1阶LOG-RMS平方差ΣΔ调制器的情况下,NTF和STF的转角频率与输入功率电平成比例。图21为若干输入功率电平和ω1=1MHz示出STF和NTF幅频响应。
与ΣΔ线性RMS到DC转换器比较,两个主要区别出现。第一,NTF转角频率与xRMS 2而不是仅与xRMS成比例改变。第二,STF DC增益现在与xRMS成反比。因此,在ΣΔRMS转换器输入和前端电路需要AC联接,以便防止低频噪声的放大和DC偏移源。
图22示出采用量化步长Δ=1V和对数底B=2的1阶ΣΔ平方差LOG-RMS到DC转换器的输出频谱。62500点数字输出用25MHz的采样频率(fS)和输入功率电平Pin=-2dBm从时域仿真获得。通常在1阶ΣΔ调制器的位流FFT中发现的20dB/sec斜度噪声整形和强音调模式可以在图22中容易辨认。高解析度奈奎斯特速率数字输出可以在滤出高频量化噪声之后获得。
图23为三个不同的输入功率电平(Pin=-2dBm,-22dBm和-32dBm)示出相同的1阶ΣΔ平方差LOG-RMS到DC转换器的输出频谱。在这些仿真中,在量化器输入添加白噪声源以便使得已减小NTF低频增益的效果更容易注意到。对于非常低的输入功率电平,反馈路径的增益如此小以至于几乎没有噪声整形,并且输出频谱示出平坦的功率谱密度(PSD)。
用于以单个前馈方波整形单元实施的1阶ΣΔLOG-RMS到DC转换器(图19)的小信号分析相似于在此呈现的分析。然而在此情况下,指数函数的小信号增益是b=ln(B).xRMS/2Vi。
相似于常规ΣΔ调制器,如果环路滤波器阶数增加,那么在低频的量化噪声衰减可以在ΣΔLOG-RMS到DC转换器中增加。一般地,N阶ΣΔ平方差LOG-RMS到DC转换器在环路滤波器中含有N个积分器。图24示出用两个积分器和用于频率补偿的两个前馈路径实施的2阶ΣΔ平方差LOG-RMS到DC转换器。稳定的2阶ΣΔLOG-RMS到DC转换器也可以用多个反馈路径实施,或以用于频率补偿的前馈和反馈路径的组合实施。
对于每个输入RMS电平XRMS,在调制器的全部内部状态已达到其稳态电平之后,可以获得在上面描述的2阶架构的拉普拉斯域中的线性化小信号模型(图25),其中ω1和ω2是环路滤波器积分器的弧度单位增益频率,并且Q(s)是添加的量化误差源。对于定义为k=2KxXRMS和b=ln(B)XRMS/Vi的信号相关的AC增益,前馈和反馈环路滤波器传递函数L0(s)和L1(s)分别为:
因为反馈环路滤波器L1(s)是双极系统,所以2阶ΣΔLOG-RMS平方差调制器是有条件稳定的。一般的,任何N阶ΣΔLOG-RMS转换器(N>1)的稳定运算取决于适合可能采样频率的某个范围的参数ai和ωi的量值。调制器稳态小信号STF和NTF可以表达为环路滤波器传递函数的函数:
图26为若干输入功率电平示出STF和NTF量值频率响应。
在表达式(42)中的2阶NTF在DC含有额外的零。N阶ΣΔLOG-RMS转换器的主要优点是事实上已实施NTF在DC含有N个零,这充分增加NTF低频衰减。独立于环路滤波器阶数,STF DC增益与xRMS成反比,并且在ΣΔLOG-RMS转换器输入和前端电路需要AC联接,以便防止低频噪声的放大和DC偏移源。
N阶ΣΔ平方差LOG-RMS到DC转换器也可以基于在此描述的架构实施,其具有与在图24中示出的架构相同的动态性质,在此描述的该架构在前向路径中含有单个方波整形单元(图18)。
ΣΔ平方差LOG-RMS到DC转换器的优选实施例在图11、12、18和24中示出。然而,认为在本发明公开中呈现的概念独立于精确的电子器件实施。
基于在上文中的讨论,可见目前要求的本发明的实施例提供数个有利特征,包括而不限于以下有利特征:采用内部量化和数字输出,用匹配方波整形电路和线性反馈DAC继之以模拟指数转换增益实施的ΣΔ平方差LOG-RMS到数字转换器(例如在图11中示出);采用内部量化和数字输出,用匹配方波整形电路和指数反馈DAC实施的ΣΔ平方差LOG-RMS到数字转换器(例如在图12中示出);采用内部量化和数字输出,用在前向路径中的单个方波整形电路和指数反馈DAC实施的ΣΔ平方差LOG-RMS到数字转换器(例如在图18中示出);采用内部量化和数字输出,用在前向路径中的单个方波整形电路和线性反馈DAC继之以模拟指数转换增益实施的ΣΔ平方差LOG-RMS到数字转换器;以及围绕带有N个积分器的环路滤波器构建,由多个前馈和/或反馈路径稳定化的N阶ΣΔ平方差LOG-RMS到数字转换器(例如在图24中示出)。
本领域技术人员认识到可以在不背离本要求发明的保护范围的情况下,对描述的实施例和实施的其他进一步实施例做出修改。
Claims (20)
1.一种包括西格玛-德尔塔平方差RMS到DC转换器的设备,包含:
模拟信号乘法和组合电路,所述模拟信号乘法和组合电路通过提供结果模拟信号来响应模拟输入信号和模拟反馈信号,所述结果模拟信号包括与所述模拟输入信号和所述模拟反馈信号之间的平方差对应的至少一个信号分量;
模拟信号滤波器电路,所述模拟信号滤波器电路联接到所述模拟信号乘法和组合电路,并且通过提供已滤波模拟信号来响应所述结果模拟信号;
模数转换,即ADC电路,所述ADC电路联接到所述模拟信号滤波器电路,并且通过提供相关数字输出信号来响应所述已滤波模拟信号;以及
反馈信号转换电路,所述反馈信号转换电路联接在所述ADC电路和所述模拟信号乘法和组合电路之间,并且通过提供所述模拟反馈信号来响应所述数字输出信号,其中所述模拟反馈信号根据至少一个已定义非线性函数与所述数字输出信号相关。
2.根据权利要求1所述的设备,其中所述至少一个已定义非线性函数包含求平方函数和指数函数。
3.根据权利要求1所述的设备,其中所述至少一个已定义非线性函数包含指数函数。
4.根据权利要求1所述的设备,其中所述模拟信号乘法和组合电路包含:
模拟信号乘法电路,所述模拟信号乘法电路通过提供模拟乘积信号来响应所述模拟输入信号;以及
模拟信号组合电路,所述模拟信号组合电路联接到所述模拟信号乘法电路,并且通过提供所述结果模拟信号来响应所述模拟乘积信号和所述模拟反馈信号。
5.根据权利要求4所述的设备,其中所述模拟信号乘法电路包含信号求平方电路。
6.根据权利要求1所述的设备,其中所述反馈信号转换电路包含:
数模转换,即DAC电路,所述DAC电路联接到所述ADC电路,并且通过提供中间模拟信号来响应所述数字输出信号;以及
非线性信号转换电路,所述非线性信号转换电路联接到所述DAC电路,并且通过提供所述模拟反馈信号来响应所述中间模拟信号。
7.根据权利要求6所述的设备,其中所述非线性信号转换电路包含:
第一非线性信号转换电路,所述第一非线性信号转换电路联接到所述DAC电路,并且通过提供根据第一已定义非线性函数与所述数字输出信号相关的已转换信号来响应所述中间模拟信号;以及
第二非线性信号转换电路,所述第二非线性信号转换电路联接到所述第一非线性信号转换电路,并且通过提供所述模拟反馈信号来响应所述已转换信号,其中所述模拟反馈信号根据第二已定义非线性函数与所述中间模拟信号相关。
8.根据权利要求7所述的设备,其中所述第二非线性信号转换电路包含信号求平方电路。
9.根据权利要求1所述的设备,其中所述反馈信号转换电路包含:
非线性数模转换,即DAC电路,所述非线性DAC电路联接到所述ADC电路,并且通过提供根据第一已定义非线性函数与所述数字输出信号相关的中间模拟信号来响应所述数字输出信号;以及
非线性信号转换电路,所述非线性信号转换电路联接到所述非线性DAC电路,并且通过提供所述模拟反馈信号来响应所述中间模拟信号,其中所述模拟反馈信号根据第二已定义非线性函数与所述中间模拟信号相关。
10.根据权利要求1所述的设备,其中所述反馈信号转换电路包含非线性数模转换,即DAC电路,所述非线性DAC电路联接到所述ADC电路,并且通过提供所述模拟反馈信号来响应所述数字输出信号。
11.根据权利要求1所述的设备,其中所述模拟信号滤波器电路包含:
第一滤波器电路,所述第一滤波器电路联接到所述模拟信号乘法电路,并且通过提供第一中间信号来响应所述模拟乘积信号;
第二滤波器电路,所述第二滤波器电路联接到所述第一滤波器电路,并且通过提供第二中间信号来响应所述第一中间信号;
放大器电路,所述放大器电路联接到所述第一滤波器电路,并且通过提供第三中间信号来响应所述第一中间信号;以及
第二模拟信号组合电路,所述第二模拟信号组合电路联接到所述第二滤波器电路和所述放大器电路,并且通过提供所述已滤波模拟信号来响应所述第二和第三中间信号。
12.根据权利要求11所述的设备,其中所述至少一个已定义非线性函数包含求平方函数和指数函数。
13.根据权利要求11所述的设备,其中所述至少一个已定义非线性函数包含指数函数。
14.根据权利要求11所述的设备,其中所述模拟信号乘法和组合电路包含:
模拟信号乘法电路,所述模拟信号乘法电路通过提供模拟乘积信号来响应所述模拟输入信号;以及
模拟信号组合电路,所述模拟信号组合电路联接到所述模拟信号乘法电路,并且通过提供所述结果模拟信号来响应所述模拟乘积信号和所述模拟反馈信号。
15.根据权利要求11所述的设备,其中所述反馈信号转换电路包含:
数模转换,即DAC电路,所述DAC电路联接到所述ADC电路,并且通过提供中间模拟信号来响应所述数字输出信号;以及
非线性信号转换电路,所述非线性信号转换电路联接到所述DAC电路,并且通过提供所述模拟反馈信号来响应所述中间模拟信号。
16.根据权利要求15所述的设备,其中所述非线性信号转换电路包含:
第一非线性信号转换电路,所述第一非线性信号转换电路联接到所述DAC电路,并且通过提供根据第一已定义非线性函数与所述数字输出信号相关的已转换信号来响应所述中间模拟信号;以及
第二非线性信号转换电路,所述第二非线性信号转换电路联接到所述第一非线性信号转换电路,并且通过提供所述模拟反馈信号来响应所述已转换信号,其中所述模拟反馈信号根据第二已定义非线性函数与所述中间模拟信号相关。
17.根据权利要求11所述的设备,其中所述反馈信号转换电路包含:
非线性数模转换,即DAC电路,所述非线性DAC电路联接到所述ADC电路,并且通过提供根据第一已定义非线性函数与所述数字输出信号相关的中间模拟信号来响应所述数字输出信号;以及
非线性信号转换电路,所述非线性信号转换电路联接到所述非线性DAC电路,并且通过提供所述模拟反馈信号来响应所述中间模拟信号,其中所述模拟反馈信号根据第二已定义非线性函数与所述中间模拟信号相关。
18.根据权利要求11所述的设备,其中所述反馈信号转换电路包含非线性数模转换,即DAC电路,所述非线性DAC电路联接到所述ADC电路,并且通过提供所述模拟反馈信号来响应所述数字输出信号。
19.一种包括西格玛-德尔塔平方差RMS到DC转换器的设备,包含:
模拟信号乘法器和组合器装置,所述模拟信号乘法器和组合器装置用于将模拟输入信号和模拟反馈信号相乘并组合从而提供结果模拟信号,所述结果模拟信号包括与所述模拟输入信号和所述模拟反馈信号之间的平方差对应的至少一个信号分量;
模拟信号滤波器装置,所述模拟信号滤波器装置用于将所述结果模拟信号滤波从而提供已滤波模拟信号;
模数转换器,即ADC,装置,所述ADC装置用于将所述已滤波模拟信号转换成相关数字输出信号;以及
信号转换器装置,所述信号转换器装置用于将所述数字输出信号转换成所述模拟反馈信号,其中所述模拟反馈信号根据至少一个已定义非线性函数与所述数字输出信号相关。
20.一种用于执行西格玛-德尔塔平方差RMS到DC转换的方法,包含:
将模拟输入信号和模拟反馈信号相乘并组合从而提供结果模拟信号,所述结果模拟信号包括与所述模拟输入信号和所述模拟反馈信号之间的平方差对应的至少一个信号分量;
将所述结果模拟信号滤波从而提供已滤波模拟信号;
将所述已滤波模拟信号转换成相关数字输出信号;以及
将所述数字输出信号转换成所述模拟反馈信号,其中所述模拟反馈信号根据至少一个已定义非线性函数与所述数字输出信号相关。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/963,198 | 2010-12-08 | ||
US12/963,198 US8665126B2 (en) | 2010-12-08 | 2010-12-08 | ΣΔ difference-of-squares LOG-RMS to DC converter with forward and feedback paths signal squaring |
PCT/US2011/063988 WO2012078899A2 (en) | 2010-12-08 | 2011-12-08 | Sigma-delta difference-of-squares log-rms to dc converter with forward and feedback paths signal squaring |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103329444A true CN103329444A (zh) | 2013-09-25 |
CN103329444B CN103329444B (zh) | 2017-05-03 |
Family
ID=46198809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180059047.XA Active CN103329444B (zh) | 2010-12-08 | 2011-12-08 | 带有前向和反馈路径信号方波整形的西格玛‑德尔塔平方差log‑rms到dc转换器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8665126B2 (zh) |
JP (1) | JP2014504087A (zh) |
CN (1) | CN103329444B (zh) |
WO (1) | WO2012078899A2 (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106888020A (zh) * | 2015-12-15 | 2017-06-23 | 美国亚德诺半导体公司 | Dac开关失配误差的数字测量 |
CN107408947A (zh) * | 2014-06-25 | 2017-11-28 | 美国思睿逻辑有限公司 | 用于压缩数字信号的系统和方法 |
CN108028662A (zh) * | 2015-09-15 | 2018-05-11 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
WO2019028681A1 (zh) * | 2017-08-08 | 2019-02-14 | 深圳市汇顶科技股份有限公司 | 转换模块以及转换电路 |
CN111327316A (zh) * | 2018-12-13 | 2020-06-23 | 亚德诺半导体国际无限责任公司 | 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8952742B2 (en) * | 2012-10-31 | 2015-02-10 | Marvell World Trade Ltd. | Highly accurate true RMS power detector for cellular applications |
JP5758434B2 (ja) * | 2013-05-08 | 2015-08-05 | 株式会社半導体理工学研究センター | Δσa/d変換装置 |
US8912936B1 (en) * | 2013-05-30 | 2014-12-16 | Analog Devices Technology | Electric signal conversion |
CN104883190B (zh) * | 2014-02-28 | 2018-10-16 | 山东共达电声股份有限公司 | 一种包含自适应增量调制的高精度模数转换器 |
US10325584B2 (en) * | 2014-12-10 | 2019-06-18 | Stmicroelectronics S.R.L. | Active noise cancelling device and method of actively cancelling acoustic noise |
CN104702290A (zh) * | 2014-12-30 | 2015-06-10 | 上海贝岭股份有限公司 | 低噪声过采样模数转换器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7545303B1 (en) * | 2008-03-14 | 2009-06-09 | National Semiconductor Corporation | Sigma-delta difference-of-squares RMS-to-DC converter with forward and feedback paths signal squaring |
US7545302B1 (en) * | 2008-03-14 | 2009-06-09 | National Semiconductor Corporation | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier |
CN101584118A (zh) * | 2006-07-18 | 2009-11-18 | Gsip有限责任公司 | 一种去抖动电路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3562552A (en) | 1968-02-16 | 1971-02-09 | Honeywell Inc | Rms to log converter circuit |
US3657528A (en) | 1970-07-10 | 1972-04-18 | Lawrence M Plante | Rms voltmeter and log converter |
JPS6119230A (ja) * | 1984-07-05 | 1986-01-28 | Nec Corp | オ−バサンプル符号化方法及び装置 |
JP2744006B2 (ja) * | 1988-03-15 | 1998-04-28 | 株式会社東芝 | 非線形a/d変換回路及び非線形a/d変換方法 |
US5585757A (en) | 1995-06-06 | 1996-12-17 | Analog Devices, Inc. | Explicit log domain root-mean-square detector |
EP0948843A2 (en) * | 1997-08-29 | 1999-10-13 | Koninklijke Philips Electronics N.V. | Sigma-delta modulator with improved gain accuracy |
US5896056A (en) | 1997-12-01 | 1999-04-20 | Texmate, Inc. | Root-mean-square converter method and circuit |
WO2000001074A2 (en) | 1998-06-30 | 2000-01-06 | Koninklijke Philips Electronics N.V. | Receiver having integrated mixer and sigma-delta analog-to-digital conversion |
US6204719B1 (en) | 1999-02-04 | 2001-03-20 | Analog Devices, Inc. | RMS-to-DC converter with balanced multi-tanh triplet squaring cells |
US6172549B1 (en) | 1999-02-24 | 2001-01-09 | Analog Devices, Inc. | Low supply current RMS-to-DC converter |
JP3516887B2 (ja) * | 1999-08-31 | 2004-04-05 | 日本電信電話株式会社 | ノイズシェーピング方法および回路 |
US6359576B1 (en) | 1999-10-01 | 2002-03-19 | Linear Technology Corporation | Apparatus and methods for performing RMS-to-DC conversion with bipolar input signal range |
US6429720B1 (en) | 2000-05-12 | 2002-08-06 | Analog Devices, Inc. | RMS-DC converter using a variable gain amplifier to drive a squaring cell |
US6437630B1 (en) | 1999-12-28 | 2002-08-20 | Analog Devices, Inc. | RMS-DC converter having gain stages with variable weighting coefficients |
US6348829B1 (en) | 2000-02-28 | 2002-02-19 | Analog Devices, Inc. | RMS-DC converter having detector cell with dynamically adjustable scaling factor |
JP4185527B2 (ja) | 2003-02-14 | 2008-11-26 | アナログ デバイスズ インコーポレイテッド | 対数rms/dcコンバータにおける伝達関数リプルを低減するシステム及び方法 |
US7333567B2 (en) | 2003-12-23 | 2008-02-19 | Lucent Technologies Inc. | Digital detector utilizable in providing closed-loop gain control in a transmitter |
DE602004015276D1 (de) * | 2004-08-06 | 2008-09-04 | Verigy Pte Ltd Singapore | Verbesserte Analogsignalerzeugung mittels eines Delta-Sigma Modulators |
US7197292B1 (en) | 2004-09-01 | 2007-03-27 | National Semiconductor Corporation | Chopper stabilized analog multiplier |
US7697909B2 (en) * | 2004-09-01 | 2010-04-13 | National Semiconductor Corporation | Extended range RMS-DC converter |
DE602005015237D1 (de) | 2005-12-22 | 2009-08-13 | Ericsson Telefon Ab L M | Einstellung des Filters eines zeitkontinuerlichen Sigma-Delta Wandlers |
US8665127B2 (en) * | 2010-12-08 | 2014-03-04 | National Semiconductor Corporation | Σ-Δ difference-of-squares RMS to DC converter with multiple feedback paths |
US8665128B2 (en) * | 2010-12-08 | 2014-03-04 | National Semiconductor Corporation | Sigma-delta difference-of-squares log-RMS to DC converter with forward path multiplier and chopper stabilization |
-
2010
- 2010-12-08 US US12/963,198 patent/US8665126B2/en active Active
-
2011
- 2011-12-08 JP JP2013543349A patent/JP2014504087A/ja active Pending
- 2011-12-08 CN CN201180059047.XA patent/CN103329444B/zh active Active
- 2011-12-08 WO PCT/US2011/063988 patent/WO2012078899A2/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101584118A (zh) * | 2006-07-18 | 2009-11-18 | Gsip有限责任公司 | 一种去抖动电路 |
US7545303B1 (en) * | 2008-03-14 | 2009-06-09 | National Semiconductor Corporation | Sigma-delta difference-of-squares RMS-to-DC converter with forward and feedback paths signal squaring |
US7545302B1 (en) * | 2008-03-14 | 2009-06-09 | National Semiconductor Corporation | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107408947A (zh) * | 2014-06-25 | 2017-11-28 | 美国思睿逻辑有限公司 | 用于压缩数字信号的系统和方法 |
CN107408947B (zh) * | 2014-06-25 | 2020-08-21 | 美国思睿逻辑有限公司 | 用于压缩数字信号的系统和方法 |
CN108028662A (zh) * | 2015-09-15 | 2018-05-11 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
CN108028662B (zh) * | 2015-09-15 | 2022-01-25 | 皇家飞利浦有限公司 | 执行模数转换的方法 |
CN106888020A (zh) * | 2015-12-15 | 2017-06-23 | 美国亚德诺半导体公司 | Dac开关失配误差的数字测量 |
WO2019028681A1 (zh) * | 2017-08-08 | 2019-02-14 | 深圳市汇顶科技股份有限公司 | 转换模块以及转换电路 |
US10566986B2 (en) | 2017-08-08 | 2020-02-18 | Shenzhen GOODIX Technology Co., Ltd. | Converting module and converting circuit |
CN111327316A (zh) * | 2018-12-13 | 2020-06-23 | 亚德诺半导体国际无限责任公司 | 改善连续时间残余产生的模数转换器中阻塞信号公差的存根滤波器 |
Also Published As
Publication number | Publication date |
---|---|
WO2012078899A3 (en) | 2012-10-04 |
CN103329444B (zh) | 2017-05-03 |
WO2012078899A2 (en) | 2012-06-14 |
US20120146824A1 (en) | 2012-06-14 |
US8665126B2 (en) | 2014-03-04 |
JP2014504087A (ja) | 2014-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103329444A (zh) | 带有前向和反馈路径信号方波整形的西格玛-德尔塔平方差log-rms到dc转换器 | |
US8665128B2 (en) | Sigma-delta difference-of-squares log-RMS to DC converter with forward path multiplier and chopper stabilization | |
US7545302B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier | |
US7545303B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward and feedback paths signal squaring | |
CN102291150B (zh) | 一种sigma-delta调制器 | |
CN103222195A (zh) | 流水线式连续时间西格玛德尔塔调制器 | |
CN111030954B (zh) | 一种基于压缩感知的多通道采样的宽带功放预失真方法 | |
CN101919163A (zh) | 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器 | |
KR20150084267A (ko) | 델타-시그마 변조기 | |
CN102386929A (zh) | Sigma-Delta调制器及包括该调制器的Sigma-Delta模数转换器 | |
CN104104387B (zh) | 一种提高模数转换器动态范围的装置和方法 | |
JP6085252B2 (ja) | 多数のフィードバックパスを備えるシグマデルタ二乗差rms−dcコンバータ | |
CN101729074B (zh) | 一种西格玛-德尔塔模数转换器 | |
CN102629873B (zh) | 模拟到数字转换装置和信号处理系统 | |
Levy | A study of subtractive digital dither in single-stage and multi-stage quantizers | |
CN203278793U (zh) | 积分器电路 | |
CN214480553U (zh) | 一种大幅度模拟输入adc接口实验装置 | |
CN104883189B (zh) | 包含级间路径的级联结构Sigma-Delta调制器 | |
US11777516B2 (en) | Sigma-delta modulator with residue converter for low-offset measurement system | |
US10014879B1 (en) | Capacitance-to-digital converter | |
Darling et al. | Oversampled analog-to-digital conversion for digital audio systems | |
Su et al. | Effect of reconstruction error in subtractive dither structure | |
Lyon | Microphone with Improved Dynamic Range | |
Das et al. | ADC and DAC for biomedical application | |
Baghbanmanesh et al. | On the design of incremental data converters with extended range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |