CN103222195A - 流水线式连续时间西格玛德尔塔调制器 - Google Patents
流水线式连续时间西格玛德尔塔调制器 Download PDFInfo
- Publication number
- CN103222195A CN103222195A CN2011800563561A CN201180056356A CN103222195A CN 103222195 A CN103222195 A CN 103222195A CN 2011800563561 A CN2011800563561 A CN 2011800563561A CN 201180056356 A CN201180056356 A CN 201180056356A CN 103222195 A CN103222195 A CN 103222195A
- Authority
- CN
- China
- Prior art keywords
- sdm
- gain
- connects
- summing circuit
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
提供了一种具有容易校准架构的流水线式连续时间(CT)西格玛-德尔塔调制器(SDM)。该系统包括数字滤波器以及可被调节以消除输入失衡误差和量化泄漏噪声的其他特征件。一种示例两级流水线配置具有CT SDM(或子CT SDM)202和212,DAC204,数字滤波器206,放大器220和210,数字增益电路214,求和电路208和216,输出电路218以及可调节延迟电路222。CT SDM202可以是低阶调制器(即,阶数为1或2),而CT SDM212可以是具有良好噪声整形的较高阶调制器(即,阶数大于3)。放大器210还包括滤波器。
Description
技术领域
本发明涉及数据转换器,更具体地涉及连续时间(CT)西格玛-德尔塔调制器(SDM)或西格玛-德尔塔模数转换器(ADC)。
背景技术
图1中,参考数字100通常表示流水线式离散时间(DT)SDM。通过DT数据转换器,模拟输入信号(例如信号AIN)由采样保持(S/H)电路(例如S/H电路102)在离散的时间点或采样时刻被采样,然后样本被转换为数字式的。此处,在流水线配置中使用两个SDM级104-1和104-2对每个样本进行转换。级104-1和104-2分别包括求和电路116-1/118-1或116-2/118-2,延迟电路120-1或120-2,量化器122-1或122-2,数字低通滤波器(LPF)124-1或124-2以及数模转换器(DAC)128-1或128-2。另外,级104-1还包括数字滤波器126。在级104-1和104-2之间,还有若干其他组件,用于使级104-1和104-2作为流水线操作;也就是说,这些组件是延迟电路108,求和电路110,放大器112和114,模拟LPF以及数字输出电路106。
在操作中,DT SDM100将模拟输入信号AIN转换为数字输出信号DOUT。为了完成这一操作,模拟输入信号AIN的采样(通过S/H电路102)被提供给级104-1,其中使用传统的西格玛-德尔塔调制将采样转换为数字式的。同样的采样被提供给延迟电路108,以便为级104-1提供足够的时间执行数据转换。求和电路110确定数据转换(来自DAC128-1)和采样的模拟输入信号AIN(来自延迟电路108)的差值模拟表示或余量。该余量经过放大器112和114和模拟LPF113放大和滤波后提供给级104-2。级104-2可以使用传统的西格玛-德尔塔调制将余量转化为数字。然后数字输出电路根据每个流水线104-1和104-2的输出产生数字输出信号DOUT。
然而,这个结构与CT西格玛-德尔塔调制不相容。对于DT西格玛-德尔塔调制,在转换过程中,由于S/H电路102保持采样的模拟输入信号AIN,因此到达级(即104-1和104-2)的输入是恒定的。与此相反,进入流水线级的输入会变化。参考DT SDM100,其特定地采用延迟电路108以使级104-1和104-2对相同的采样执行西格玛-德尔塔调制。如果删除S/H电路102以直提供连续变化的信号(即模拟输入信号AIN)给级104-1和延迟电路108,则DT SDM100将无法正常工作。
在美国专利5729230、6788232、7460046和7486214中公开了一些其他传统电路。
发明内容
一种示例实施例提供装置,其包括接收模拟输入信号的第一连续时间(CT)西格玛-德尔塔调制器(SDM);与第一CT SDM联接的数模转换器(DAC);接收模拟输入信号并与DAC联接的第一求和电路,其中第一求和电路确定模拟输入信号和DAC输出的差值;与求和电路联接的放大器,其中放大器具有第一增益并包括滤波器;与放大器联接的第二CTSDM;与第二CT SDM联接的数字增益电路,其中数字增益电路具有第二增益,其中第二增益约等于第一增益的倒数,并且其中放大器、第二CTSDM以及DAC都有第一传递函数;与第一CT SDM联接的数字滤波器,其中数字滤波器具有第二传递函数,其中第二传递函数基本上与第一传递函数匹配;以及与数字滤波器和数字增益电路联接的第二求和电路。
根据示例实施例,其中DAC还包括具有第三增益的第一DAC,并且其中数字滤波器具有第四增益,另外,其中第二CT SDM还包括:与放大器联接的第三求和电路、与第三求和电路联接的SDM滤波器、与SDM滤波器联接的量化器以及与量化器和第三求和电路联接的第二DAC,其中第三求和电路确定放大器输出和第二DAC输出的差值,其中第二DAC具有第五增益,并且其中第三增益和第五增益的比值约等于第四增益。
根据示例实施例,SDM滤波器和量化器还包括第一SDM滤波器和第一量化器,并且该第一CT SDM还包括:接收模拟输入信号的第四求和电路、与第四求和电路联接的第二SDM滤波器、与第二SDM滤波器联接的第二量化器以及与第二量化器和第四求和电路联接的第二DAC,其中第四求和电路确定模拟输入信号和第二DAC输出的差值。
根据示例实施例,该装置还包括:接收模拟输入信号并与第一求和电路联接的模拟延迟线路,以及连接在第一CT SDM和第一DAC之间的数字预测器。
根据示例实施例,该装置还包括接收模拟输入信号并与第四求和电路联接的模拟预测器。
根据示例实施例,该放大器还包括第一放大器,并且该装置还包括接收模拟输入信号并与第一求和电路联接的第二放大器。
根据示例实施例,该第二放大器具有第三增益,并且第三增益被设定以最小化第二CT SDM输出的自相关。
根据示例实施例,该装置还包括提供数字输出信号并与第二电路联接的输出电路。
根据一种示例实施例提供装置。该装置包括输入终端;流水线的第一级,其包括:与输入终端联接的第一CT SDM;与第一CT SDM联接的数字滤波器,其中数字滤波器具有第一传递函数;流水线的第二级,其包括:与输入终端联接的第一求和电路,其中第一求和电路被适配为确定差值;与第一求和电路联接的放大器,其中放大器具有第一增益,并且该放大器包括滤波器;与第一放大器联接的第二CT SDM;以及与第二CT SDM联接的数字增益电路,其中数字增益电路具有第二增益,其第二增益是第一增益的倒数;连接在第一CT SDM和第一求和电路之间的DAC,其中放大器、DAC和第二CT SDM都具有第二传递函数;以及与流水线的每级联接的第二求和电路,其中第一传递函数被调节为基本上与第二传递函数匹配。
根据本示例实施例,该DAC还包括具有第三增益的第一DAC,并且该数字滤波器具有第四增益,其中第二CT SDM还包括:与放大器联接的第三求和电路;与第三求和电路联接的SDM滤波器;与SDM滤波器联接的量化器;以及与量化器和第三求和电路联接的第二DAC,其中第三求和电路确定放大器输出和第二DAC输出的差值,并且该第二DAC具有第五增益,其中第三增益与第五增益的比值约等于第四增益。
根据示例实施例,其中SDM滤波器和量化器还包括第一SDM滤波器和第一量化器,并且其中第一CT SDM还包括:接收模拟输入信号的第四求和电路;与第四求和电路联接的第二SDM滤波器;与第二SDM滤波器联接的第二量化器;以及与第二量化器和第四求和电路联接的第二DAC,其中第四求和电路确定模拟输入信号与第二DAC输出的差值。
根据示例实施例,该放大器还包括第一放大器,并且该装置还包括接收模拟输入信号并与第一求和电路联接的第二放大器。
根据示例实施例,该第二放大器具有第三增益,并且该第三增益被控制器调节以最小化第二CT SDM输出的自相关。
根据示例实施例,该装置还包括提供数字输出信号并与第二电路联接的输出电路。
根据一种示例实施例提供装置。该装置包括接收模拟输入信号的输入终端;流水线的第一级,其包括:第一CT SDM,其包括:与输入终端联接从而接收模拟输入信号的第一求和电路;与第一求和电路联接的第一SDM滤波器;与第一SDM滤波器联接的第一量化器;以及与第一量化器和第一求和电路联接的第一DAC,其中第一求和电路确定模拟输入信号和第二DAC输出的差值;以及与第一CT SDM联接的数字滤波器,其中数字滤波器具有第一传递函数;流水线的第二级,其包括:与输入终端联接从而接收模拟输入信号的第一放大器,其中第一放大器具有第一增益;与第一放大器联接的第二求和电路,其中第二求和电路被适配为确定差值;与第二求和电路联接的第二放大器,该第二放大器具有第二增益,该第二放大器包括滤波器;第二CT SDM,其包括:与第二放大器联接的第三求和电路;与第三求和电路联接的第二SDM滤波器;与第二SDM滤波器联接的第二量化器;以及与第二量化器和第三求和电路联接的第二DAC,其中第三求和电路确定第二放大器输出和第二DAC输出的差;以及与第二CT SDM联接的数字增益电路,其中第三放大器具有第三增益,该第三增益是第二增益的倒数;连接在第一CT SDM和第二求和电路之间的第三DAC,其中第三DAC、第二CT SDM和第二放大器都有第二传递函数;与流水线的每级联接的第四求和电路,其中第一传递函数被调节为基本上与第二传递函数匹配,并且其中调节第一增益以最小化第二CT SDM输出的自相关,另外,其中数字滤波器的增益约等于第二和第三DAC的增益比值;以及提供数字输出信号并与第四求和电路联接的输出电路。
根据一种示例实施例,提供了一种校准至少部分流水线式连续时间(CT)西格玛-德尔塔调制器(SDM)的方法,该CT SDM包括第一级、第二级、和连接在第一级和第二级之间的第一数模转换器(DAC)、以及与第一级和第二级联接的数字滤波器,另外,其中第二级包括第二DAC。该方法包括:确定第一DAC的增益与第二DAC的增益的比值;调节数字滤波器的增益使之约等于第一DAC的增益与第二DAC的增益的比值;并调节数字滤波器以最大化数字滤波器的输出与第二级的输出之间的互相关。
根据示例实施例,该方法还包括:禁用第一DAC,其中第一DAC位于流水线式CT SDM的第一级和第二级之间;当第一DAC被禁用时,施加预定的输入信号到第二级;启用第一DAC;禁用在第二级内的第二DAC;并在使用第一DAC作为第二级的反馈DAC时施加预定的输入信号到第二级。
根据示例实施例,该方法还包括确定位于第二级中的放大器的增益,该增益最小化第二级输出的自相关。
根据一种示例实施例,提供了一种用于校准至少部分流水线式CTSDM的方法。该方法包括:禁用第一DAC,其中第一DAC位于流水线式CT SDM的第一级和第二级之间;当第一DAC被禁用时,施加预定的输入信号到第二级;启用第一DAC;在第二级内禁用第二DAC;在使用第一DAC作为第二级的反馈DAC时施加预定的输入信号到第二级;确定第一和第二DAC的增益;并调节数字滤波器的增益,使其作为第一和第二DAC的增益的函数。
根据示例实施例,该数字滤波器与第一和第二级联接。
根据示例实施例,该函数是第一与第二DAC的增益的比。
根据示例实施例,该方法还包括确定位于第二级中的放大器的增益,该增益最小化第二级输出的自相关。
根据示例实施例,该方法还包括调节数字滤波器以最大化数字滤波器的输出与第二级输出的交叉相关。
附图说明
参照附图来说明示例实施例,其中:
图1是传统流水线DT SDM的框图;
图2是根据本发明实施例的流水线CT SDM的示例的框图;
图3和图4是图2的子CT SDM的示例的框图。
具体实施方式
在图2-4中,可见根据本发明实施例的流水线CT SDM200的示例。作为示例,CT SDM200是两级流水线;然而,CT SDM200可被扩展为包括更多级。在本示例中,CT SDM200通常包括CT SDM(或子CT SDM)202和212,DAC204,数字滤波器206,放大器220和210,数字增益电路214,求和电路208和216,输出电路218以及可调节延迟电路222。CT SDM200(参考图3)通常包括求和电路302、SDM滤波器304、量化器306以及DAC308,并且CT SDM212通常包括求和电路402、SDM滤波器404、量化器405以及DAC408。另外,CT SDM202可以是更低阶调制器(即,1或2阶),而CT SDM212可以是具有良好噪声整形的更高阶调制器(即,大于3阶)。此外,放大器210还包括滤波器。放大器220和210可以采用多种形式,包括但不限于电压-电压放大器(即运算放大器),具有电流增益的电压-电流放大器(即跨导放大器或可变电阻器),电流-电压放大器(即跨阻抗放大器),或电流-电流放大器(即具有取决于输入信号AIN的拓扑结构的电流模式放大器)。
为了使CT SDM实现功能,通常校准CT SDM200以补偿系统的失配。但进行任何校准,应该确定失配和误差的来源。DAC204,308和408中的每个分别有增益g4,g1和g2。而放大器220和210以及数字增益电路214具有增益g3,g5和g6,增益g6可被调节为约等于增益g5的倒数(或g6=1/g5),从而基本上消除放大器210的影响。或者增益g5可以为1,以便使用其中合并的滤波器。此外,每个SDM滤波器304和306分别包括增益1/g1和1/g2,以补偿它们对应的DAC308和408的增益,并且数字滤波器206具有增益gF和传递函数CF(z)。结果,CT SDM202的输出Y1(z)(在频域或在z域内)为:
其中S1(z)为信号传递函数(STF),而N1(z)是为使用本领域技术人员熟知的技术分析而将CT SDM200映射到的等效离散时间西格玛-德尔塔调制器的噪声传递函数(NTF),Q1(z)是量化器的量化误差,以及X(z)是与连续时间输入等效的离散时间。这得出来自数字滤波器206的输出Y1,N(z)为:
输入到CT SDM212的R(z)由来自放大器220的输出和输出Y1(z)组合产生:
现将相同原理应用于CT SDM202(因为CT SDM202和212的结构相似),CT SDM212的输出Y2(z)为:
因此,CT SDM200的输出Y(z)为:
然后,方程(5)可被化简为:
因此,可以看出输出Y(z)是期望输出YDES(z),输入相位失衡YPI(z)和量化噪声泄漏YQNL(z)的组合,如下所示:
首先看量化噪声泄漏YQNL(z),该误差与增益g4,g2和gF以及传递函数CF(z)和S2(z)有关。若将增益g4和g2的比设为约等于gF 则传递函数CF(z)和S2(z)的匹配将导致该量化噪声泄漏YQNL(z)的消除。由于增益gF和CF(z)传递函数是可调节的(作为数字滤波器206的部分),调节可以根据增益g4和g2与传递函数的确定获得。
为了确定增益g4和g2,可以选择性地使DAC204和408失效。首先,(任意幅值的)测试信号可被施加到CT SDM200,同时DAC204处于失效状态,并将增益g3设为1,以便可以测量CT SDM212的输出Y2(z)。在这种情况下,增益g4实质上为0,这允许方程(4)被化简变为输出Y2C1(z):
然后,相同的测试信号被施加到CT SDM212,同时DAC408处于失效状态,而DAC204作为CT SDM212的反馈DAC。这会将输出Y2(z)变为输出Y2C2(z):
可以测量每个输出Y2C1(z)和Y2C2(z)。通过Y2C1(z)和Y2C2(z)相除,并注意到N2(z)Q2(z)项因为围绕目标信号的小带宽而可被忽略,从而得到:
因此,系统的简单分析(取决于SDM滤波器404的结构)可以得到比g4/g2。一般情况下,CT SDM212可以是更高阶的调制器(即,大于3),因此相应地SDM滤波器404是更高阶的滤波器。然后,增益gF可被调节为约等于比g4/g2。
通过增益gF的设定,传递函数CF(z)可被调节为基本与传递函数S2(z)匹配。为了实现这一点,使用与数字滤波器的输出Y1,N(z)和CT SDM212的输出Y2(z)交叉相关的误差函数E,误差函数E为:
当传递函数CF(z)和S2(z)匹配时,误差函数E被最大化。因此,数字滤波器206可被调节直到误差函数E基本上最大化。此外,由于Q1(z)是输出Y1,N(z)和Y2(z)之间的共同项,因此数字滤波器206可以被容易地调节或校准。
现在看增益失衡,输出Y2(z)通常包括整形的Q噪声Y2Q(z)和相位/增益失衡Y2PI(z),其表达式为:
由于存在与放大器220和DAC204相关的延迟,所以增益g3和g4可以表示为g3Ad(z)和g4Dd(z),从上述方程(11)可清晰得出下面的条件基本上可以消除增益失衡Y2PI(z):
这表示当Y2(z)的自相关值约等于0时(增益g3和g4表示为g3Ad(z)和g4Dd(z)),增益失衡Y2PI(z)被基本上消除。因此,通过调节延迟电路222以及220的增益,可以基本上消除增益失衡Y2PI(z)。
可替换地,与上述描述的确定比g4/g2的方法相似,可以通过选择性地使DAC204和408失效以确定比g4/g1。首先,(任意幅值的)测试信号可被施加到CT SDM200,同时DAC204处于失效状态,并将增益g3设为比g4/g1,以便可以测量CT SDM212的输出Y2(z)。在这种情况下,方程(4)被化简为变为输出Y2D1(z):
然后,相同的测试信号被施加到CT SDM212,同时DAC408处于失效状态,并且DAC204作为CT SDM212的反馈DAC。这会将输出Y2(z)变为输出Y2C2(z),如上述方程(9)所示。可以测量每个输出Y2D1(z)和Y2C2(z)。通过Y2C1(z)和Y2C2(z)相除,并注意到N2(z)Q2(z)项因为围绕目标信号的小带宽而可被忽略,从而生成:
因此,系统的简单分析(取决于SDM滤波器404的结构)可以得到比g4/g1。因此,通过利用这种较好校准方案(相对于上文描述的背景技术方案),调节增益g3使其约等于g4/g1,从而基本消除增益失衡。
为了基本消除相位失衡,可以使用数字预测器220或具有模拟延迟线222的数字预测器。通过最小化自相关(与上述方案描述相似),可以调节数字预测器220或模拟延迟线路222。对于数字预测器220,例如,可以引入模拟延迟线路222以使通过延迟线路222的延迟大于通过CT SDM202的延迟,从而调节数字预测器220以消除自相关。
本发明涉及的本领域的技术人员应当理解,上文描述的示例实施例的修改和其他实施例的实现在本发明的权利要求范围内。
Claims (16)
1.一种装置,包括:
接收模拟输入信号的第一连续时间,即CT,西格玛-德尔塔调制器,即SDM;
与所述第一CT SDM联接的数模转换器,即DAC;
接收所述模拟输入信号并与所述DAC联接的第一求和电路,其中所述第一求和电路确定所述模拟输入信号和所述DAC的输出之间的差值;
与所述求和电路联接的放大器,其中所述放大器具有第一增益,并且其中所述放大器包括滤波器;
与所述放大器联接的第二CT SDM;
与所述第二CT SDM联接的数字增益电路,其中所述数字增益电路具有第二增益,并且其中所述第二增益基本是所述第一增益的倒数,并且其中所述放大器、所述第二CT SDM和所述DAC都具有第一传递函数;
与所述第一CT SDM联接的数字滤波器,其中所述数字滤波器具有第二传递函数,其中所述第二传递函数基本上与所述第一传递函数匹配;以及
与所述数字滤波器和所述数字增益电路联接的第二求和电路。
2.根据权利要求1所述的装置,其中所述DAC还包括具有第三增益的第一DAC,并且其中所述数字滤波器具有第四增益,并且其中所述第二CT SDM还包括:
与所述放大器联接的第三求和电路;
与所述第三求和电路联接的SDM滤波器;
与所述SDM滤波器联接的量化器;以及
与所述量化器和所述第三求和电路联接的第二DAC,其中所述第三求和电路确定所述放大器的输出与所述第二DAC的输出之间的差值,并且其中所述第二DAC具有第五增益,并且其中所述第三增益与所述第五增益的比值约等于所述第四增益。
3.根据权利要求2所述的装置,其中所述SDM滤波器和所述量化器还包括第一SDM滤波器和第一量化器,并且其中所述第一CT SDM还包括:
接收所述模拟输入信号的第四求和电路;
与所述第四求和电路联接的第二SDM滤波器;
与所述第二SDM滤波器联接的第二量化器;以及
与所述第二量化器和所述第四求和电路联接的第二DAC,其中所述第四求和电路确定所述模拟信号和所述第二DAC输出之间的差值。
4.根据权利要求1所述的装置,其中所述装置还包括:
接收所述模拟输入信号并与所述第一求和电路联接的模拟延迟线;以及
连接在所述第一CT SDM和所述第一DAC之间的数字预测器。
5.根据权利要求1所述的装置,其中所述装置还包括接收所述模拟输入信号并与所述第四求和电路联接的模拟预测器。
6.根据权利要求1所述的装置,其中所述放大器还包括第一放大器,并且其中所述装置还包括与所述第一求和电路联接并接收所述模拟输入信号的第二放大器。
7.根据权利要求6所述的装置,其中所述第二放大器具有第三增益,并且其中所述第三增益被设定以最小化所述第二CT SDN的输出的自相关。
8.根据权利要求7所述的装置,其中所述装置还包括与所述第二电路联接并提供数字输出信号的输出电路。
9.一种装置,包括:
输入终端;
流水线的第一级,包括:
与所述输入终端联接的第一CT SDM;以及
与所述第一CT SDM联接的数字滤波器,其中所述数字滤波器具有第一传递函数;
流水线的第二级,包括:
与所述输入终端联接的第一求和电路,其中所述第一求和电路被适配为确定差值;
与所述第一求和电路联接的放大器,其中所述放大器具有第一增益,并且其中所述放大器包括滤波器;
与所述第一放大器联接的第二CT SDM;以及
与所述第二CT SDM联接的数字增益电路,其中所述数字增益电路具有第二增益,所述第二增益是所述第一增益的倒数。
连接在所述第一CT SDM和所述第一求和电路之间的DAC,其中所述放大器、所述DAC以及所述第二CT SDM都具有第二传递函数;以及
与所述流水线的每个级联接的第二求和电路,其中所述第一传递函数被调节为基本匹配所述第二传递函数。
10.根据权利要求9所述的装置,其中所述DAC还包括具有第三增益的第一DAC,并且其中所述数字滤波器具有第四增益,并且其中所述第二CT SDM还包括:
与所述放大器联接的第三求和电路;
与所述第三求和电路联接的SDM滤波器;
与所述SDM联接的量化器;以及
与所述量化器和第三求和电路联接的第二DAC,其中所述第三求和电路确定所述放大器的输出和所述第二DAC的输出之间的差值,并且其中所述第二DAC具有第五增益,并且其中所述第三增益与第五增益的比值约等于所述第四增益。
11.根据权利要求10所述的装置,其中所述SDM滤波器和所述量化器还包括第一SDM滤波器和第一量化器,并且其中所述第一CT SDM还包括:
接收所述模拟输入信号的第四求和电路;
与所述第四求和电路联接的第二SDM滤波器;
与所述第二SDM滤波器联接的第二量化器;以及
与所述第二量化器和第四求和电路联接的第二DAC,其中所述第四求和电路确定所述模拟输入信号和所述第二DAC的输出之间的差值。
12.根据权利要求11所述的装置,其中所述装置还包括:
连接在所述第一求和电路和所述输入终端之间的模拟延迟线;以及
连接在所述第一CT SDM和所述第一DAC之间的数字预测器。
13.根据权利要求11所述的装置,其中所述装置还包括接收所述模拟输入信号并与所述第四求和电路联接的模拟预测器。
14.根据权利要求9所述的装置,其中所述放大器还包括第一放大器,并且其中所述装置还包括与所述第一求和电路联接并接收所述模拟输入信号的第二放大器。
15.根据权利要求14所述的装置,其中所述第二放大器具有第三增益,并且其中所述第三增益被控制器调整以最小化所述第二CT SDM的输出的自相关。
16.根据权利要求15所述的装置,其中所述装置还包括与所述第二电路联接并提供数字输出信号的输出电路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/899,205 | 2010-10-06 | ||
US12/899,205 US8284085B2 (en) | 2010-10-06 | 2010-10-06 | Pipelined continuous-time sigma delta modulator |
PCT/US2011/055147 WO2012048140A2 (en) | 2010-10-06 | 2011-10-06 | Pipelined continuous-time sigma delta modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103222195A true CN103222195A (zh) | 2013-07-24 |
CN103222195B CN103222195B (zh) | 2016-05-25 |
Family
ID=45924710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180056356.1A Active CN103222195B (zh) | 2010-10-06 | 2011-10-06 | 流水线式连续时间西格玛德尔塔调制器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8284085B2 (zh) |
JP (1) | JP5980786B2 (zh) |
CN (1) | CN103222195B (zh) |
WO (1) | WO2012048140A2 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108141222A (zh) * | 2015-10-09 | 2018-06-08 | Tdk株式会社 | 用于麦克风的电子电路和麦克风 |
CN109690955A (zh) * | 2017-06-15 | 2019-04-26 | 深圳市汇顶科技股份有限公司 | 噪声整形电路与三角积分数模转换器 |
CN110632864A (zh) * | 2018-06-22 | 2019-12-31 | 罗斯蒙特公司 | 使用模拟输出的数字变送器的模拟电路时间常数补偿方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008103769A1 (en) * | 2007-02-20 | 2008-08-28 | Haiyun Tang | High dynamic range transceiver for cognitive radio |
US8284085B2 (en) | 2010-10-06 | 2012-10-09 | Texas Instruments Incorporated | Pipelined continuous-time sigma delta modulator |
US8896475B2 (en) * | 2013-03-15 | 2014-11-25 | Analog Devices Technology | Continuous-time oversampling pipeline analog-to-digital converter |
US9312840B2 (en) * | 2014-02-28 | 2016-04-12 | Analog Devices Global | LC lattice delay line for high-speed ADC applications |
US9614510B2 (en) | 2015-03-13 | 2017-04-04 | Texas Instruments Incorporated | Input path matching in pipelined continuous-time analog-to-digital converters |
WO2016155825A1 (en) * | 2015-04-01 | 2016-10-06 | Epcos Ag | Sigma-delta modulator arrangement, method and control apparatus for calibrating a continuous-time sigma-delta modulator |
US9762221B2 (en) | 2015-06-16 | 2017-09-12 | Analog Devices Global | RC lattice delay |
CA3007670A1 (en) * | 2016-01-29 | 2017-08-03 | Neovasc Tiara Inc. | Prosthetic valve for avoiding obstruction of outflow |
US10171102B1 (en) | 2018-01-09 | 2019-01-01 | Analog Devices Global Unlimited Company | Oversampled continuous-time pipeline ADC with voltage-mode summation |
CN108975915B (zh) * | 2018-08-23 | 2021-05-18 | 索通发展股份有限公司 | 预焙阳极生产过程超低排放的工艺 |
CA3136334A1 (en) | 2019-04-10 | 2020-10-15 | Neovasc Tiara Inc. | Prosthetic valve with natural blood flow |
US10931299B1 (en) | 2020-03-31 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Analog to digital converter with VCO-based and pipelined quantizers |
US11821731B2 (en) * | 2020-08-19 | 2023-11-21 | Invensense, Inc. | Minimizing a delay of a capacitance-to-voltage converter of a gyroscope by including such converter within a bandpass sigma-delta analog-to-digital converter of the gyroscope |
US11133814B1 (en) | 2020-12-03 | 2021-09-28 | Analog Devices International Unlimited Company | Continuous-time residue generation analog-to-digital converter arrangements with programmable analog delay |
US11616512B1 (en) * | 2022-02-16 | 2023-03-28 | National Cheng Kung University | Series-connected delta-sigma modulator |
US11962317B2 (en) * | 2022-05-31 | 2024-04-16 | Qualcomm Incorporated | Noise shaping in multi-stage analog-to-digital converters |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1037246A (zh) * | 1988-04-18 | 1989-11-15 | 汤姆森消费电子有限公司 | 用于数-模转换器的西格马-德尔他调制器 |
US6271782B1 (en) * | 1998-08-06 | 2001-08-07 | Jesper Steensgaard-Madsen | Delta-sigma A/D converter |
US20020093441A1 (en) * | 1999-05-05 | 2002-07-18 | Andreas Wiesbauer | Sigma-delta analog-to-digital converter array |
US20040034499A1 (en) * | 2002-08-14 | 2004-02-19 | Regier Christopher G. | High-speed high-resolution ADC for precision measurements |
CN1685616A (zh) * | 2002-06-20 | 2005-10-19 | 诺基亚有限公司 | 分数n频率合成器内的数字增量求和调制器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
US5729230A (en) | 1996-01-17 | 1998-03-17 | Hughes Aircraft Company | Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture |
CN1465029A (zh) * | 2001-06-15 | 2003-12-31 | 阿纳洛格装置公司 | 一个可变模分数计算器,以及一个结合了该可变模分数计算器的可变频率合成器 |
JP2003224478A (ja) * | 2002-01-30 | 2003-08-08 | Ando Electric Co Ltd | 変調回路及び位相同期ループ回路 |
US6788232B1 (en) | 2003-01-14 | 2004-09-07 | Berkana Wireless, Inc. | Sigma delta modulator |
US7348906B2 (en) * | 2004-09-10 | 2008-03-25 | Analog Devices, Inc. | INL curve correction in a pipeline ADC |
US7557742B2 (en) * | 2006-12-20 | 2009-07-07 | Custom One Design, Inc. | Pipelined/cyclic architectures for analog-digital signal conversion |
US7460046B2 (en) | 2006-12-22 | 2008-12-02 | Infineon Technologies Ag | Sigma-delta modulators |
US7486214B1 (en) | 2007-09-04 | 2009-02-03 | Infineon Technologies Ag | Tuning methods for loop-filters of continuous-time sigma-delta modulators |
JP2009296334A (ja) * | 2008-06-05 | 2009-12-17 | Fuji Electric Systems Co Ltd | Δς変調方式のa/d変換器及びこれを用いた制御装置 |
US8212699B1 (en) * | 2008-09-16 | 2012-07-03 | Semtech Corporation | System and method for extending the overload range of a sigma delta ADC system by providing over-range quantization levels |
US7973689B2 (en) * | 2008-09-16 | 2011-07-05 | Semtech Corporation | Bandpass multi-bit sigma-delta analog to digital conversion |
US8284085B2 (en) | 2010-10-06 | 2012-10-09 | Texas Instruments Incorporated | Pipelined continuous-time sigma delta modulator |
US8421660B1 (en) * | 2011-11-25 | 2013-04-16 | Hong Kong Applied Science & Technology Research Institute Company., Ltd. | Configurable cascading sigma delta analog-to digital converter (ADC) for adjusting power and performance |
-
2010
- 2010-10-06 US US12/899,205 patent/US8284085B2/en active Active
-
2011
- 2011-10-06 CN CN201180056356.1A patent/CN103222195B/zh active Active
- 2011-10-06 WO PCT/US2011/055147 patent/WO2012048140A2/en active Application Filing
- 2011-10-06 JP JP2013532952A patent/JP5980786B2/ja active Active
-
2012
- 2012-08-31 US US13/601,795 patent/US8970411B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1037246A (zh) * | 1988-04-18 | 1989-11-15 | 汤姆森消费电子有限公司 | 用于数-模转换器的西格马-德尔他调制器 |
US6271782B1 (en) * | 1998-08-06 | 2001-08-07 | Jesper Steensgaard-Madsen | Delta-sigma A/D converter |
US20020093441A1 (en) * | 1999-05-05 | 2002-07-18 | Andreas Wiesbauer | Sigma-delta analog-to-digital converter array |
CN1685616A (zh) * | 2002-06-20 | 2005-10-19 | 诺基亚有限公司 | 分数n频率合成器内的数字增量求和调制器 |
US20040034499A1 (en) * | 2002-08-14 | 2004-02-19 | Regier Christopher G. | High-speed high-resolution ADC for precision measurements |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108141222A (zh) * | 2015-10-09 | 2018-06-08 | Tdk株式会社 | 用于麦克风的电子电路和麦克风 |
CN108141222B (zh) * | 2015-10-09 | 2021-08-06 | Tdk株式会社 | 用于麦克风的电子电路和麦克风 |
CN109690955A (zh) * | 2017-06-15 | 2019-04-26 | 深圳市汇顶科技股份有限公司 | 噪声整形电路与三角积分数模转换器 |
CN110632864A (zh) * | 2018-06-22 | 2019-12-31 | 罗斯蒙特公司 | 使用模拟输出的数字变送器的模拟电路时间常数补偿方法 |
CN110632864B (zh) * | 2018-06-22 | 2023-01-06 | 罗斯蒙特公司 | 数字变送器的模拟电路时间常数补偿方法和过程变送器 |
Also Published As
Publication number | Publication date |
---|---|
US20120086589A1 (en) | 2012-04-12 |
JP5980786B2 (ja) | 2016-08-31 |
US8970411B2 (en) | 2015-03-03 |
CN103222195B (zh) | 2016-05-25 |
US8284085B2 (en) | 2012-10-09 |
JP2013539331A (ja) | 2013-10-17 |
WO2012048140A3 (en) | 2012-06-07 |
US20120326906A1 (en) | 2012-12-27 |
WO2012048140A2 (en) | 2012-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103222195A (zh) | 流水线式连续时间西格玛德尔塔调制器 | |
US9413382B2 (en) | Method for calibrating a pipelined continuous-time sigma delta modulator | |
KR102224924B1 (ko) | 차동 출력을 갖는 델타-시그마 모듈레이터 | |
US7545302B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward path multiplier | |
DE102017206177B9 (de) | Betriebsverfahren für einen Überabtastung-Datenwandler | |
US7221302B1 (en) | Delta-sigma modulator coefficient calibration method and apparatus | |
CN101971502B (zh) | 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器 | |
US6449569B1 (en) | Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals | |
US6922161B2 (en) | Delta-Sigma modulator for reducing quantization noise and oversampling ratio (OSR) | |
US8665128B2 (en) | Sigma-delta difference-of-squares log-RMS to DC converter with forward path multiplier and chopper stabilization | |
US8665126B2 (en) | ΣΔ difference-of-squares LOG-RMS to DC converter with forward and feedback paths signal squaring | |
US20100191509A1 (en) | Method and apparatus for suppressing power frequency common mode interference | |
CN101809863A (zh) | 自动共模抑制校准 | |
CN105391450A (zh) | 高效模拟-数字转换器 | |
CN101919163A (zh) | 在反馈路径中比特数减少的多比特西格玛-德尔塔调制器 | |
US7545303B1 (en) | Sigma-delta difference-of-squares RMS-to-DC converter with forward and feedback paths signal squaring | |
KR20150084267A (ko) | 델타-시그마 변조기 | |
CN104104387B (zh) | 一种提高模数转换器动态范围的装置和方法 | |
CN117749175A (zh) | 一种高精度、高阻抗的直接数字化传感器读出电路 | |
US6522276B2 (en) | System of DAC correction for a ΔΣ modulator | |
CN101587181A (zh) | 一种宽带数字化遥测信号隔离匹配方法 | |
CN110855259A (zh) | 一种数字补偿的差分信号采集系统电路及补偿方法 | |
CN110081991A (zh) | 一种可用于温度传感器的小数倍信号放大装置及方法 | |
Nikas et al. | A low distortion continuous time sigma delta modulator using a high input impedance instrumentation amplifier for neural recording | |
EP4400816A1 (en) | High-bandwidth vibration sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |