JPH0669144B2

JPH0669144B2 - 信号変換回路

Info

Publication number: JPH0669144B2
Application number: JP59225168A
Authority: JP
Inventors: 健三赤桐; 正之西口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1984-10-26
Filing date: 1984-10-26
Publication date: 1994-08-31
Anticipated expiration: 2009-08-31
Also published as: JPS61103321A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ディジタル信号をアナログ信号に変換する信
号変換回路に関し、特に、差分処理されレンジ圧伸処理
されたディジタル信号を少ないビット数のディジタル／
アナログ変換器を用い遮断特性の比較的緩やかなアナロ
グローパスフィルタを用いてアナログ信号に変換し得る
ような信号変換回路に関する。

〔従来技術〕

一般に、アナログ・オーディオ信号やアナログ・ビデオ
信号を標本化（サンプリング）し、量子化および符号化
を行って得られたディジタルPCM信号や、ディジタル電
子楽器の音源装置等より生成されたディジタルPCM信号
等は、ディジタル／アナログ変換器（Ｄ／Ａ変換器）を
介してアナログLPF（ローパスフィルタ）を介して、最
終的にアナログ信号に変換することが必要とされる。こ
のようなＤ／Ａ変換器やアナログLPFは、抵抗等の回路
素子の精度や回路定数等によりアナログ出力信号の品質
や精度等が決定されるため、製造や調整に手間がかか
り、高価である。

例えば、Ｄ／Ａ変換器についてみると、入力ディジタル
信号のビット数が12ビットを越えると急激に価格が高騰
しており、これは、クロックが高速化することや、高精
度の抵抗を必要とする点や、回路構成が極めて複雑化す
ること等が原因である。しかしながら、量子化誤差を低
減しダイナミック・レンジを拡大するためには、ディジ
タルPCM信号の１ワードのビット数、いわゆるワード長
を大きくすることが必要であり、特に、電子楽器の音源
部より発生されるディジタル楽音信号のようにピーク・
ファクタの大きな信号の場合には、例えばワード長に20
ビット程度が必要とされる。

ところで、アナログ信号と対応するディジタルPCM信号
においては、その統計的性質が偏りを持つことと、視聴
覚現象からみて重要度の低い部分があることを考慮し
て、情報量を圧縮することが可能であり、例えば差分・
和分処理やレンジ圧縮・伸張処理を行っても信号の品質
劣化が極めて少ないことが知られている。

そこで、本件発明者等は、特願昭59−117372号におい
て、予め差分処理されレンジ圧縮処理されたディジタル
信号を、少ないビット数の乗算型Ｄ／Ａ変換器およびア
ナログ積分回路を用いてアナログ信号に変換するような
信号変換回路を先に提案している。このような信号変換
回路によれば、高価な多ビットのＤ／Ａ変換器を用いる
ことなく、比較的簡単で安価な回路構成により実質的に
多ビットワードのディジタル信号をＤ／Ａ変換すること
が可能となる。

〔発明が解決しようとする問題点〕

ところで、上述のような先願の信号変換回路において
は、差分処理を行っていることより、高域の分解能（ダ
イナミックレンジあるいはSN比）が同一周波数、同一ワ
ード長のストレートPCMデータに比べて低下するという
問題が残存している。

また、Ｄ／Ａ変換後のアナログLPFについては、一般に
急峻な遮断特性（高域減衰特性）が要求され、例えば11
次程度もの高次LPFが使用されており、このような高次L
PFは製造および調整が困難で、比較的高価である。

そこで本発明は、上述の問題に鑑み、差分処理されたデ
ィジタル信号を乗算型Ｄ／Ａ変換器およびアナログ積分
回路を用いてアナログ信号に変換するような構成を有し
ながら、高域の分解能低下が防止でき、しかもＤ／Ａ変
換後のアナログLPFとして遮断特性の緩やかな低次のLPF
を使用可能とした信号変換回路の提供を目的とする。

〔問題点を解決するための手段〕

上述の問題点を解決するために、本発明に係る信号変換
回路は、入力ディジタル信号のサンプリング周波数の２
倍以上の周波数のサンプリングクロックにて上記入力デ
ィジタル信号をオーバーサンプリングするオーバーサン
プル・ディジタルフィルタと、このオーバーサンプリン
グされたディジタル信号を差分処理する差分処理回路
と、この差分処理されたディジタル信号を非線型変換す
るレンジ処理回路と、このレンジ処理回路からのレンジ
情報とレンジ処理されたディジタルデータとの乗算値を
アナログ信号として得る乗算型ディジタル／アナログ変
換器と、この乗算型ディジタル／アナログ変換器からの
アナログ信号が入力され上記差分処理特性の逆特性に相
当する積分特性を有するアナログ積分回路とを備えて成
ることを特徴としている。

〔作用〕

上記入力ディジタル信号に対してオーバーサンプル・デ
イジタルフィルタにより２倍以上のオーバーサンプリン
グを施しているため、差分処理で生じる高域分解能低下
を防止できるとともに、Ｄ／Ａ変換後のアナログLPFの
高域減衰特性を緩やかとしても原信号の周波数成分のみ
を抽出することが可能となる。

〔実施例〕

以下、本発明に係る信号変換回路の好ましい実施例につ
いて、図面を参照しながら説明する。

第１図は本発明の第１の実施例を示すブロック回路図で
ある。この第１図において、入力端子１には、標本化周
波数（サンプリング周波数）ｓで１ワードが例えば20
ビットのディジタル信号が供給されている。このディジ
タル信号は、例えば原入力信号としてのアナログ・オー
ディオ信号やアナログ・ビデオ信号をサンプリング周波
数ｓで標本化し、さらに量子化および標本化を行って
得られたディジタルPCM信号、あるいはディジタル電子
楽器の音源装置等から出力されたディジタルPCM信号等
であり、最終的にはＤ／Ａ変換（ディジタル／アナログ
変換）を行った後に上記サンプリング周波数ｓの１／
２以上の周波数成分を除去するアナログLPF（ローパス
フィルタ）を介すことにより、元のアナログ信号に復元
することが必要とされる。

このような入力端子１からの１ワード20ビットのディジ
タル信号は、オーバーサンプル・ディジタルLPF（ロー
パスフィルタ）２に送られ、例えば上記サンプリング周
波数ｓの２倍の周波数２ｓのクロックにより２倍の
オーバーサンプリング処理がなされる。このオーバーサ
ンプリング・ディジタルLPF2から得られたクロック周波
数が２ｓで１ワード20ビットのディジタル信号は、差
分処理回路３で差分処理され（例えば１次差分がとら
れ）ることにより１ワード21ビットとなり、レンジ処理
回路４に送られる。レンジ処理回路４からは例えば４ビ
ットのレンジ情報と７ビットの絶対値データ情報および
１ビットの正負極性情報が出力され、上記レンジ情報は
Ｄ／Ａ変換器５に、上記絶対値データ情報は乗算型Ｄ／
Ａ変換器６に、また上記正負極性情報はアナログ積分回
路７にそれぞれ送られている。Ｄ／Ａ変換器５からの出
力は乗算型Ｄ／Ａ変換器６の乗算信号入力端子に送られ
て、上記絶対値データと乗算された値のアナログデータ
信号が乗算型Ｄ／Ａ変換器６から出力される。乗算型Ｄ
／Ａ変換器６からの出力はアナログ積分回路７に送ら
れ、このアナログ積分回路７において、上記差分処理回
路３におけるディジタル差分処理に対して逆の処理をア
ナログ的に行うとともに上記正負極性情報に応じて信号
の極性を制御して出力している。アナログ積分回路７か
らの出力は、アナログLPF8に送られて、サンプリングク
ロック等の高域の不要成分が除去された後、出力端子９
を介して取り出される。

このような全体構成を有する信号変換回路において、先
ず、入力側のオーバーサンプル・ディジタルLPF2には、
一般にオーバーサンプリングのためのｓのｎ倍（ｎは
２以上の整数）の周波数のクロックが供給されている。
本実施例においては、オーバーサンプル・ディジタルLP
F2に２ｓのクロックを供給することによって、２倍の
オーバーサンプリングを行っている。ここで、入力端子
１からオーバーサンプル・ディジタルLPF2に送られるデ
ィジタル信号の周波数スペクトラムは、第２図Ａのよう
に元のアナログ信号の情報と同じ周波数帯域のスペクト
ル分布a₀と、このスペクトル分布a₀がサンプリング周波
数ｓおよびその整数倍の周波数２s,3s,…で折返
されて得られるスペクトル分布a₁,a₂,a₃,…とから成っ
ている。このような周波数スペクトラムのディジタル信
号をＤ／Ａ変換した後に原信号のスペクトル分布a₀のみ
を抽出するには、ｓ／２以上の周波数成分を遮断する
急峻な減衰特性を有する高次（例えば11次程度）のアナ
ログLPFが必要となるわけであるが、本発明において
は、オーバーサンプリングおよびディジタルフィルタリ
ング処理を行うことによって、上記アナログフィルタに
要求される特性の緩和を図っている。

すなわち、オーバーサンプル・ディジタルLPF2において
は、先ず入力ディジタル信号のデータのサンプリングレ
ートをｎs,例えば２ｓにシフトするオーバーサンプ
リング処理が行われる。これは、具体的には１サンプル
データおきに例えばデータ“0"を間挿する処理であり、
これによってサンプリングレートは第２図Ｂのように２
ｓにシフトされる。ここで、上記データ“0"とは無定
義のあるいは無効なデータを意味し、上記オーバーサン
プリングによって入力ディジタル信号のスペクトル分布
が変化することはなく、第２図Ａと同様にスペクトル分
布a₀,a₁,a₂,…が残存している。次に、このオーバーサ
ンプル・ディジタルLPF2においては、第２図Ｂの斜線部
分a₁,a₃,…を抑圧するフィルタリング処理が行われる。
このフィルタリング処理を行うための具体回路として
は、例えば第３図に示すような非巡回型（いわゆるFI
R）ディジタルフィルタを用いればよい。この第３図に
おいては、ｍ個の遅延素子DL₁,DL₂,DL₃,…,DLmと、ｍ＋
１個の係数乗算器M₀,M₁,M₂,M₃,…,Mmと、１個の加算器A
Dとより成るFIRフィルタが示されており、各遅延素子DL
は上記オーバーサンプリングされたデータのサンプリン
グ周期１／２ｓに等しい遅延量を有している。このFI
Rフィルタにより、第２図Ｂの斜線部分a₁,a₃,…が抑圧
され、第２図Ｃの実線で示すスペクトル分布a₀,a₂,a₄,
…の信号成分が抽出される。したがって、このような周
波数スペクトラムのディジタル信号をＤ／Ａ変換した後
に、例えば第２図Ｄに示すような減衰特性の緩やかなア
ナログLPFを通すことにより、第２図Ｅに示す必要なス
ペクトル分布a₀の原信号を抽出することができる。

すなわち、第１図のアナログLPF8の特性としては、第２
図Ｄに示すように、原信号の周波数帯域の上限ｓ／２
以上にカットオフ周波数（あるいはロールオフ周波数）
を有し、上記２ｓのクロックによる原信号の折返し分
が存在する３ｓ／２以上の帯域で充分な減衰量が得ら
れるような減衰傾斜の緩やかなものでよく、簡単な構成
で比較的低次の（例えば５次程度の）アナログLPF8によ
り必要な特性を得ることができる。

次に、第１図の差分処理回路３は、例えば第４図に示す
ような１次差分をとる回路構成を有している。この第４
図において、入力データxi（ｉはサンプリング・データ
の時間順序に従ったワード番号）は、加算器21に送られ
るとともに、係数乗算器22で係数ｋが乗算されかつ遅延
素子23で１サンプル周期遅延されたデータkxi_-1が加算
器21に減算入力として送られることにより、この加算器
21からの出力データyiは、 yi＝xi−kxi_-1 となる。この差分処理された出力データyiのワード長
（１ワードのビット数）は、時間的に隣接する入力デー
タxi,xi_-1の一方が正、他方が負のそれぞれ最大値とな
ることを考慮して、入力データのワード長（例えば20ビ
ット）よりも１ビット長く、例えば21ビットとしている
が、一般にアナログ信号のサンプリング・データを差分
処理する場合には、データ値の大半（例えば99％以上）
を入力データよりも充分少ないビット数で表現でき、実
効的なビット低減が行われる。

このような差分処理回路３による差分処理を行った場合
には、一般に高域の分解能（ダイナミックレンジあるい
はSN比）が、同一クロック周波数、同一ワード長のスト
レートPCMデータに比べて劣化する。これを防ぐために
は、ワード長を長くすることも考えられるが、Ｄ／Ａ変
換の分解能を高める必要があることから、本発明におい
ては、オーバーサンプル・ディジタルLPF2を用いて例え
ば２倍のオーバーサンプリングを施すことにより、Ｄ／
Ａ変換の分解能を高めることなく差分処理データの高域
における分解能低下を防止している。また、このような
オーバーサンプリングによって可能となるディジタルフ
ィルタを導入し、前述のように出力側のアナログLPF8の
負担を軽減している。

次にレンジ処理回路４は、上記差分処理された例えば１
ワード21ビットのデータを浮動小数点変換、対数変換、
平方根処理等の非線型変換によりデータ圧伸（コンパン
ディング）処理を行うものであり、各ワード毎の瞬時圧
伸処理や、一定の複数ワード毎の準瞬時圧伸処理が行わ
れる。一例として、浮動小数点（フローティング・ポイ
ント）変換による瞬時圧伸処理について説明すると、レ
ンジ処理回路４に入力された１ワード21ビットのデータ
は、例えば正負符号ビットを含めた８ビットの仮数部と
４ビットの指数部とで表示され、上記仮数部の正負符号
ビットが１ビットの正負極性情報としてアナログ積分回
路７に、仮数部の残り７ビットが絶対値データ情報とし
て乗算型Ｄ／Ａ変換器６に、また上記指数部の４ビット
がレンジ情報としてＤ／Ａ変換器５にそれぞれ送られて
いる。

次に、Ｄ／Ａ変換器５は、上記レンジ情報である例えば
浮動小数点表示の指数部データをアナログ信号に変換し
て、乗算型Ｄ／Ａ変換器６の乗算信号入力端子に送って
いる。また、乗算型Ｄ／Ａ変換器６としては、抵抗ラダ
ー型Ｄ／Ａ変換回路、重み抵抗型Ｄ／Ａ変換回路、積分
型Ｄ／Ａ変換回路あるいは電流加算方式Ｄ／Ａ変換回路
等を用いることができ、これらの回路構成における基準
電流源や基準電圧源を調整または可変制御するための端
子を上記乗算信号入力端子としている。

ここで、乗算型Ｄ／Ａ変換器６として積分型Ｄ／Ａ変換
回路を用いる場合の具体例を第５図とともに説明する。
この第５図において、上記乗算型Ｄ／Ａ変換器６として
用いられる積分型Ｄ／Ａ変換回路30は、上記絶対値算出
回路４からの例えば７ビット絶対値データが入力される
７個のデータ入力端子31A〜31Gと、クロック入力端子32
からの一定周波数（例えば２ｓ）のクロックを計数す
る例えば７ビットのバイナリ・カウンタ33と、上記入力
端子31A〜31Gからの７ビット絶対値データと上記カウン
タ33からの７ビット・カウント・データとを比較するデ
ィジタル比較器34と、基準電圧入力端子35に抵抗を介し
て接続され上記比較器34からの比較出力に応じてON・OF
F制御されるスイッチ36と、このスイッチ36からの出力
が非反転入力端子に供給される演算増幅器（オペアン
プ）37と、このオペアンプ37の非反転入力端子と出力端
子との間に接続された積分コンデンサ38と、この積分コ
ンデンサ38に並列に接続されたアナログ・スイッチ39と
より成り、オペアンプ37の出力端子40からＤ／Ａ変換さ
れたアナログ電圧が取り出される。さらに、上記７ビッ
ト絶対値データの切り換えタイミングと同期した第６図
Ａに示すようなコントロール信号が端子41を介してカウ
ンタ33、比較器34およびスイッチ39に供給されている。
このコントロール信号（第６図Ａ）が例えば“L"（ロー
レベル）から“H"（ハイレベル）となる時刻t₁において
スイッチ39がONされて積分コンデンサ38が放電され、出
力端子40からの出力電圧は第６図Ｃに示すように急速に
OVに下降する。次に、時刻t₂においてコントロール信号
（第６図Ａ）が“L"から“H"になると、スイッチ39がOF
Fされるとともに、カウンタ33がカウントを開始し、比
較器34が動作開始することによって、比較器34からの出
力は第６図Ｂに示すように“L"から“H"に変化し、この
比較出力によりスイッチ36がONされる。このスイッチ36
がONしている間は、基準電圧端子35より抵抗を介しスイ
ッチ36を介して得られる一定電流が、オペアンプ37およ
び積分コンデンサ38により積分され、出力端子40からの
出力電圧は第６図Ｃに示すように経過時間に比例したも
のとなって表われる。このとき、カウンタ33からの出力
データと入力端子31A〜31Gからの入力データとは比較器
34によって比較されており、カウンタ33からのカウント
出力データが上記入力データに一致した時刻t₃において
比較器34からの出力は第６図Ｂに示すように“H"から
“L"に変化し、スイッチ36がOFFされて上記積分動作が
停止される。したがって、時刻t₃以降においては、上記
入力端子31A〜31Gへの入力データの数値に比例した電圧
が出力端子40より得られる。なお、カウンタ33および比
較器34の代りに、いわゆるダウン・カウンタを用い、入
力端子31A〜31Gからの入力データを上記ダウン・カウン
タにプリセットし、カウント値が０となるまでクロック
をカウントさせてもよい。

ところで、このような積分形Ｄ／Ａ変換回路30の出力端
子40からの出力電圧は、入力端子31A〜31Gへの入力デー
タの値のみならず、基準電圧入力端子35への入力電圧に
も依存するものであり、この基準電圧入力端子35には、
上記レンジ処理回路４からの上記指数部データをアナロ
グ信号に変換するＤ／Ａ変換器５からの出力が供給され
ている。

このＤ／Ａ変換器５の最も単純なものとしては、第５図
に示すような構成が考えられる。この第５図において、
上記４ビットの指数部データを４個のデータ入力端子45
A〜45Dを介してデコーダ46に送り、デコーダ46により上
記指数部データの２進数値に対応したｎ個の出力を得
る。このｎは、４ビット入力の場合に16までとり得る
が、上記レンジ処理回路４において21ビット入力データ
を８ビットの仮数部データに変換していることより、ビ
ット・シフト量は０から13までの14個で充分であり、ｎ
＝14とすればよい。すなわち、デコーダ46は４ビット入
力データに応じて14個の出力のうちのいずれかを選択す
ればよい。さらに、デコーダ46からのｎ個の出力に応じ
てそれぞれON・OFF制御されるｎ個のスイッチ47₁,47₂,
…47nが設けられ、これらのスイッチ47₁,47₂,…47nの各
一端にはそれぞれ抵抗R₁,R₂,…,Rnが接続されている。
これらの抵抗R₁〜Rnには基準電圧V_REFが端子48を介して
印加されており、また上記各スイッチ47₁〜47nの各他端
は共通接続されて、上記積分形Ｄ／Ａ変換回路30の基準
電圧入力端子35に接続されている。

このようなＤ／Ａ変換器５および乗算型Ｄ／Ａ変換器６
により、レンジ処理回路４において行われた浮動小数点
変換等の非線型圧縮処理を元に戻す処理が行われるとと
もに、ディジタル／アナログ変換が行われる。

なお、乗算型Ｄ／Ａ変換器６の内部に第５図のＤ／Ａ変
換器５の構成をも含めて、４ビットの指数部データと上
記７ビットの絶対値データとの乗算値に応じたアナログ
信号を出力するような乗算型Ｄ／Ａ変換器としてもよ
い。この場合の第１図の構成は、Ｄ／Ａ変換器５を省略
し、レンジ処理回路４からの４ビット指数部データを直
接的に乗算型Ｄ／Ａ変換器６に送るようなものとなる。

次に、乗算型Ｄ／Ａ変換器６からのアナログ出力は、上
記差分処理回路３とは対称的な和分動作を行うためのア
ナログ積分回路７に送られている。このアナログ積分回
路７は、正，負の符号に応じた極性コントロール機能を
有しており、最も簡単な回路構成例を第７図に示す。こ
の第７図において、入力端子51には乗算型Ｄ／Ａ変換器
６からのアナログ信号が供給されており、このアナログ
信号は直接的にアナログ切換スイッチ52の一方の被選択
端子ａに、また、上記アナログ信号は利得−１のアンプ
すなわちアナログ・インバータ53を介して他方の被選択
端子ｂにそれぞれ供給されている。アナログ切換スイッ
チ52は、極性切換制御端子54からの正，負の符号データ
に応じて各被選択端子a,bのいずれか一方に切換接続さ
れ、このアナログ切換スイッチ52からの出力がアナログ
積分回路本体55に供給されることにより、正，負いずれ
かの極性の積分出力が得られる。このときの上記端子54
への正，負の符号データは、第１図のレンジ処理回路４
の出力側から取り出したものである。

ところで、このアナログ積分回路７による積分特性は、
上記第４図の差分処理回路３におけるディジタル差分処
理による伝達特性の逆特性に極力近づけることが望まし
い。これは、差分処理回路３における伝達特性を見ると
き、低域周波数側で係数ｋによる飽和が生じることを考
慮し、アナログ積分回路７の積分特性の低域側および高
域側のカットオフ周波数を、上記各飽和特性に対応させ
て決定することが好ましい。この場合、前述した第７図
のようなアナログ積分回路構成を用いる場合には、積分
回路本体55のコンデンサ55aに対して並列接続された抵
抗55bにより上記低域カットオフ周波数を決定でき、ま
た、コンデンサ55aに直列接続された抵抗55cにより上記
高域カットオフ周波数を決定できる。

次に、アナログLPF8は、主として上記Ｄ／Ａ変換時のサ
ンプリングクロック周波数の１／２以上の周波数成分を
除去するためのものであり、従来においては、原信号の
サンプリング周波数ｓの１／２以上の周波数成分を完
全に除去し得るような急峻な減衰特性が必要とされたわ
けであるが、本発明においては、オーバーサンプル・デ
ィジタルLPF2により、前述したように第２図Ｃのような
周波数スペクトラムのディジタル信号に変換されている
ため、第２図Ｄのような緩やかな高域減衰特性のアナロ
グLPF8にて元信号のスペクトル分布a₀のみを取り出すこ
とが可能となっている。このような緩やかな減衰特性の
アナログLPF8は、例えば５次程度のフィルタ回路構成に
より実現でき、部品点数が少なく構成が簡単で素子とし
ても高精度のものを要求されず、製造が容易で調整も略
不要となる。

さらに、必要に応じて、アナログLPF8からのアナログ出
力信号に対してディエンファシス処理を施してもよい。
これは、入力端子１に供給されるディジタル信号に、予
めプリエンファシス処理が施されている場合等に好適で
ある。

以上説明した本発明の第１の実施例としての信号変換回
路によれば、オーバーサンプル・ディジタルLPF2を用い
ることによって、差分処理回路３の差分処理による高域
の分解能低下を防止するとともに、アナログLPF8の負担
を軽減して比較的低次の（例えば５次程度の）フィルタ
にて原信号成分のみを抽出可能としている。したがっ
て、高域の特性を高品質に保つと同時に、アナログLPF8
の回路構成の簡略化、低価格化および無調整化が達成で
きる。

また、上述のような本発明の第１の実施例によれば、１
ワード20ビットの長いワード長のディジタルPCM信号
を、４ビットのＤ／Ａ変換器５と８ビットの乗算型Ｄ／
Ａ変換器６とを用いてアナログ信号に変換でき、これら
のＤ／Ａ変換器5,6は20ビットのＤ／Ａ変換器に比べて
構成が簡単で、量産効率も高く、安価な入手が可能であ
り、第１図の信号変換回路全体の構成としても、20ビッ
トのＤ／Ａ変換器に比べて極めて安価に供給可能であ
る。しかも、ディジタルPCM信号の性質に着目した差分
処理やレンジ処理により、20ビットのＤ／Ａ変換に略匹
敵する極めて高品質のアナログ信号を出力端子９より得
ることができる。また、アナログ積分回路７に正，負の
極正コントロール機能を持たせているため、レンジ処理
回路４からのワード長８ビットのディジタル信号の絶対
値をとったワード長７ビットの信号をＤ／Ａ変換すれば
よく、乗算型Ｄ／Ａ変換器６のビット数が少なくてす
み、負担が軽減される。さらに、アナログ積分回路７の
積分特性に、差分処理回路３の差分特性の低減側飽和特
性および高域側飽和特性を補償するような特性を持たせ
ることにより、信号変換回路全体の総合周波数特性の平
坦性が良好なものとなり、高品質のアナログ信号が得ら
れる。

ここで、本件発明者が先に提案した特願昭58−97687号
のディジタル信号伝送方法あるいは特願昭58−97688号
のディジタル信号伝送装置等においては、エンコーダ側
で差分処理やレンジ圧縮処理（アダプティブ処理）を行
っているが、この場合の差分処理は、入力信号に応じて
選択されるいくつかの処理モードのうちの一つとなって
いる。例えば、差分PCMモードと一般PCM（ストレートPC
M）モードとを入力信号に応じて切換選択する場合に、
選択されたモードの情報を伝送して、このモード情報に
応じてデコーダ側でモード切換処理を施す必要がある。
したがって、デコーダの構成は例えば第８図に示す本発
明の第２の実施例のようになる。

この第８図において、入力端子61には上記のようなエン
コーダからのディジタル信号が供給されており、このデ
ィジタル信号はマルチプレクサ62において４種類のワー
ドに分離される。すなわち、上記先願の技術のエンコー
ダにおいては、サンプリング・データの一定数ｎワード
毎にブロック化し、このブロック単位で上記PCMモード
の選択およびレンジ圧縮を行ってディジタル伝送してお
り、この１伝送ブロック毎に、基準となる例えば１ワー
ド16ビットのリファレンス・ワードと、差分PCMモード
あるいは一般（ストレート）PCMモードのいずれかのモ
ードを選択するための１ビットのモード情報ワードと、
例えば１ワード４ビットのレンジ情報（アダプティブ情
報）ワードとをそれぞれ１ワードずつ配し、さらに、レ
ンジ圧縮された例えば１ワード８ビットのデータを上記
一定数ワード（正確にはｎ−１ワード）配して伝送して
いる。そして、第８図のエンコーダのマルチプレクサ62
から取り出された例えば１ワード８ビットで１ブロック
分のワード数のデータは、レンジ逆処理回路63に送られ
て、上記レンジ情報ワードに応じてブロック単位でレン
ジ伸張されることにより１ワード16ビットのデータとな
り、これらのデータはモード切換処理回路64に送られて
いる。このモード切換処理回路64には、マルチプレクサ
62から取り出された上記リファレンス・ワードおよび上
記モード情報ワードとが供給されており、上記エンコー
ダ側で差分PCMモードが選択されたときには和分処理を
行って一般（ストレート）PCMデータを出力し、上記エ
ンコーダ側で一般（ストレート）PCMモードが選択され
たときには上記リファレンス・ワードおよび上記入力デ
ータをそのまま出力する。したがって、モード切換処理
回路64からは、１ワード16ビットのストレートPCMデー
タが出力され、このディジタル・データを前記第１図の
オーバーサンプル・ディジタルLPF2（ただし処理ビット
数が異なる。）に供給すればよい。すなわち、第８図の
オーバーサンプル・ディジタルLPF2から後段の回路部
は、前記第１図と同様に構成すればよく、対応する部分
に同一の参照番号を付して説明を省略する。ただし、第
８図の構成において、レンジ処理回路４は、上記マルチ
プレクサ62からの１ワード４ビットのレンジ情報に応じ
て、差分処理回路３からの１ワード17ビットのデータを
ブロック単位でレンジ圧縮するだけでよく、このレンジ
情報をＤ／Ａ変換器５に供給すればよい。上記ブロック
単位のレンジ圧縮・伸張処理は、ブロック単位アダプテ
ィブ処理あるいは準瞬時圧縮・伸張処理とも称される。

なお、本発明は上記実施例のみに限定されるものではな
く、例えば入力ディジタル信号のワード長やオーバーサ
ンプリングのときのクロック周波数は任意に設定でき、
また差分処理前後のディジタルPCM信号のワード長や、
レンジ処理時のレンジ情報信号および出力ディジタル信
号のワード長等も必要に応じて任意に設定できる。さら
に、乗算型Ｄ／Ａ変換器６に正，負両極性信号を出力可
能なものを用い、アナログ積分回路７に正，負の極性コ
ントロール機能を持たないものを用いるようにしてもよ
い。

〔発明の効果〕

本発明に係る信号変換回路によれば、オーバーサンプル
・ディジタルフィルタを用いて入力ディジタル信号を２
倍以上のサンプリング周波数にてオーバーサンプリング
しているため、差分処理回路での差分処理による高域の
分解能低下を防止できるのみならず、Ｄ／Ａ変換後のア
ナログLPFの負担を軽減して比較的低次（例えば５次程
度）の高域減衰特性が緩やかなフィルタにて原信号の周
波数成分のみを抽出可能としている。したがって、ワー
ド長を長くすることなく差分処理の際の高域特性劣化を
防止できるとともに、出力側のアナログLPFとして回路
構成簡単で無調整化が容易なLPFを使用できる。さら
に、１ワードのビット数（ワード長）が大きなディジタ
ル信号をアナログ信号に変換する際に、差分処理および
レンジ圧縮し、ビット数の小さな乗算型Ｄ／Ａ（ディジ
タル／アナログ）変換器およびアナログ積分回路を用い
ることにより効率よくＤ／Ａ変換が行え、安価な供給が
可能となる。また、アナログ積分回路に正，負の符号に
応じた極性コントロール機能を持たせることにより、
正，負の符号ビットを有するディジタル信号を１ビット
少ないＤ／Ａ変換器を用いてさらに効率よくＤ／Ａ変換
できる。さらに、ディジタル差分処理の高域側特性を補
償する高域飽和特性を持つアナログ積分回路を用いるこ
とにより、入力ディジタル信号に対するＤ／Ａ変換後の
出力アナログ信号の周波数特性を平坦なものとすること
が可能となる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図のオーバーサンプル・ディジタルLPFの動作
を説明するための周波数スペクトラムを示すグラフ、第
３図は第１図のオーバーサンプル・ディジタルLPFの具
体例を示すブロック回路図、第４図は第１図の差分処理
回路の具体例を示すブロック回路図、第５図は第１図の
乗算型Ｄ／Ａ変換器の具体例を説明するためのブロック
回路図、第６図は第５図の回路の動作を説明するための
タイムチャート、第７図は第１図のアナログ積分回路の
具体例を示す回路図、第８図は本発明の第２の実施例を
示すブロック図である。 1,61……ディジタル信号入力端子２……オーバーサンプル・ディジタルLPF ３……差分処理回路４……レンジ処理回路５……Ｄ／Ａ変換器６……乗算型Ｄ／Ａ変換器７……アナログ積分回路８……アナログLPF ９……アナログ信号出力端子

Claims

【特許請求の範囲】

【請求項１】入力ディジタル信号のサンプリング周波数
の２倍以上の周波数のサンプリングクロックにて上記入
力ディジタル信号をオーバーサンプリングするオーバー
サンプル・ディジタルフィルタと、このオーバーサンプ
リングされたディジタル信号を差分処理する差分処理回
路と、この差分処理されたディジタル信号を非線型変換
するレンジ処理回路と、このレンジ処理回路からのレン
ジ情報とレンジ処理されたディジタルデータとの乗算値
をアナログ信号として得る乗算型ディジタル／アナログ
変換器と、この乗算型ディジタル／アナログ変換器から
のアナログ信号が入力され上記差分処理特性の逆特性に
相当する積分特性を有するアナログ積分回路とを備えて
成る信号変換回路。