PT92981B

PT92981B - Processo de controlar a frequencia de um receptor radio coerente e disposicao para realizar o processo

Info

Publication number: PT92981B
Application number: PT92981A
Authority: PT
Inventors: Alex Krister Raith
Original assignee: Ericsson Telefon Ab L M
Priority date: 1989-01-26
Filing date: 1990-01-26
Publication date: 1997-12-31
Also published as: JPH03503831A; KR910700577A; NZ232081A; PT92981A; SE462943B; CA2007973C; CA2007973A1; DE69007506T2; CN1020532C; DK0381637T3; ES2050419T3; US5093848A; AU4964490A; JP2634319B2; DE69007506D1; WO1990009070A1; SG84094G; MY104867A; SE8900282A; HK78494A

Description

MEMÓRIA DESCRITIVA

CAMPO TÉCNICO presente invento inclui um processo ds controlar & frequência de um receptor rádio coerente o qual recebe, através de um canal que é sujeito a interferências, sequências ds sinal qus incluem, pelo menos, uma sequência ds sincronização e, pele asnos, uma sequência de dados, incluindo o dito processo os seguintes passos ds processamento de sinal:

conversão ds uma sequência de sinal recebida num sinal de banda de base;

conversão fi/D (analógico/digital) de um sinal ds banda de base em pontos de sinal num plano de sinal destinado a análise;

adaptação ds um algoritmo de Vitsrbi tendo um número desejado ds estados e uma memória ds circuito de comprimsnto desejado para as interferências prevalecentes no canal, com a ajuda de um sinal de adaptação da sequência de sincronização; e análise de Viterbi dos pontos de sinal destinados a análise na sequência de dados individual com a ajuda de um número rslativamente grande de estágios ds cálculo com a finalidade de determinar finalmente a sequência ds bits dos pontos ds sinal, estando o dito número de estágios dependente do comprimento da memória de circuito s uma disposição para conseguir o processo.

ARTE ANTERIOR

Ea -muitos dispositivos de transmissão rádio, por exemplo ds tempo partilhado chamados dispositivos TOMA, é importante que o transmissor e o receptor estejam bem sincronizados. Ê também altamente importante que o gerador de frequência local, do receptor, seja sintonizado muito exactameni® na frequência dc transmissor, particularmente no caso de dispositivos de transmissão coerentes. Uma disposição d® aparelhos, para tais dispositivos de transmissão rádio é descrito no artigo Radio T-sst Performance of a Narrowband System, por Sjernvall, Hedberg 5 Eksmark, publicado no IEEE Vehicular Tech. Tampa, Florida,

401

Lm 4806/91570

-4Estados Unidos da América, Junho ds 1987,

3γγο de frequência no receptor, onde a frequência do rscsptor foi, pelo menos, aproximadamente ajustada, é estimado num órgão calculador de erro de frequência, s um processador de controlo gera um sinal de correcção para cada nova sequência de sinal transmitido, de acordo com a grandeza da correcção obtida durante a sequência ds sinal precedente, e de acordo com o erro ds frequência estimado. 0 sinal de correcção é enviado a oscilador local controlável, de acorde com o artigo já mencionado um chamado sinfstizador ds frequência, o qual é construído para gerar sinais de mistura cujas frequências são corrigidas na dependência do sinal processador ds controlo. Este sinal é digital s ns prática é convertido para a forma analógica, num conversor digital/analógico antes de ser enviado para o oscilado-local, Consequentemente, o número ds estágios nos quais a •'requênoia₅ ds saída do oscilador pode ser ajustada, é dependente do número de bits binários., os quais o conversor é capaz de converter, Quando um conversor, relativamente pequeno e simples, é usado, ou a frequência máxima a que oscila o oscilador local será pequena ou os estágios de frequência serão relativamsnte grandes.

D sinal transmitido pode ser sujeito a interferências am dispositivos do tipo acima mencionado. Estas interferências cr distúrbios podem, por exemplo, ser da forma de um sinal-ruídc adicionado ou na forma de propagação de cirtuito-múltiplo devido à eflexSo repetida, do sinal, contra edifícios, montanhas, etc,, Isto é muitas vezes o caso em transmissões ds rádios móveis, como ® descrito num arigo publicado no jornal técnico Norueguês Telsbtronikk, n£. 1, 1987, de Torleiv Maseng e Odd Trsndems ftdapdive Digital Phase Modulation. 0 artigo descreve ura receptor corrente o qual incorpora um igualador , na forma ds analisador ds Viterbi, como igualador . Como mencionado anteriormente, o sinal transmitido inclui ssmelhantemer-te rsquências -ds sinal que se repetem periodicamente, ss quais incluem uma sequência ds sincronização s uma sequência ds dados, Os sinais são misturados em frequência e convertidos num

401

Lm 4806/91570

-5convsrsor analógico.digital, na maneira anteriormente descrita, e armazenados numa memória. 0 analisador ds Viterbi s adaptado às características de transmissão prevalecentes do canal, com a ajuda da sequência ds sincronização, sendo estas características determinadas em primeiro lugar pela dita propagação ds circuito-múltiplo. A sequência de dados é analisada no analisador de Viterbi com a finalidade de extrair o conteúdo do sinal transmitido original.

Um artigo, na lEEE/IEICE Global Communications Conference, Tóquio, 15--18 ds Novembro de 1987 ds Franz Edbauer: Coded 8-DPSK dodulation with Differentially Cohsrent Detsction - An Ff^icient Modulation Scheme For Fading Channels”, descreve um receptor de rádio equipado com um analisador ds Viterbi. Este analisador auxilia no controlo da frequência ds um si ral recebido. De acordo com este artigo, o analisador de Viterbi é ajustado permanentemente e não pode ser adaptado por exemplo para controlar variações nas condições de canal.

Uma descrição mais detalhada, do algoritmo de Viterbi aplicado no analisador ds Viterbi, é dada por Richard E. Blahuti Theory and practice of error control codes'*, capítulo 12, ddisors—ifesley 1983.

DESCRIÇSO DO INVENTO

Foi mencionado no artigo anterior, publicado no jornal Telektronikk, que durante a transmissão de sinal pode ocorrer um pequeno desvio em frequência, o qual ss manifesta com a forma ds ura deslocamento de fase sucessivo dos bits de receptor. Quando este deslocamento de fase s pequeno, não é necessária compensação. Quando o deslocamento ds fase atinge um dado valer, contudo, existe o perigo que um erro de decisão será feito no analisador ds Viterbi, quando ss analisa a sequência ds dados. 0 presente invento é baseado no conceito ds utilização de estades, os quais ocorrem na análise ds Viterbi para efectuar um ajustamento da fase ds sinal destinado a análise no analisador ds Viterbi. Com esta finalidade © utilizada uma decisão prelimínar era dados extraídos, tirados da memória ds circuito do analisador

401 ζ,--41^ρ4C ' ; ' 3 o

Lm 4806/91570

-6de Viterbi com um dado retardo ds tempo. Os valores extraídos são comparados com o sinal a ser analisado por Viterbi, ds modo a conseguir o dito ajustamento de fase, 0 invento tem as o-ar ac teri sticas ds caracterização ds acordo coai ss reivindicações ? mexas.

SREVE DESCRIÇÃO DOS DESENHOS invento será agora descrito em mais detalhe coa referência a uma concretização dele e coa referência às Figuras anexas 1 a 7, das quais a Figura 1 é uma ilustração esquemática ds blocos ds um receptor rádio:

a Figura 2 é um diagrama o qual ilustra um formato para sequências ds sinal num dispositico de transmissão de partilha ds tempo;

a Figura 3 ilustra um dispositivo coordenado numérico complexo com modulação de sinal;

c Figura 4 é um diagrama ilustrando sequências ds bits espaçados sm tempo ;

a Figura 5 é um esquema de blocos, o qual ilustra o receptor rádio do invento;

a Figura é ilustra um dispositivo coordenado numérico complexo com pontos ds sinal; e a Figura 7 s um diagrama, o qual ilustra um formato adicional para -as sequências ds sinal,

MELHOR MANEIRA PARA REALIZAR 0 INVENTO

A Figura 1 ilustra esquematicamente um receptor radie destinado para um dispositivo funcionando com transmissão, d® parti lha de tempo, ds informação na forma digital. Um sinal recebido 3 é misturado para baixo, de uma maneira conhecida, num andar receptor 1 incluindo um andar de baixa frequência e um andar de frequência intermédia. 0 andar receptor 1 recebe ua sinal de alta frequência e um sinal d© frequência intermédia a

401

Lm 4806/91570

-7prrtír c’e um oscilador local 2, por exemplo um sintetizador de frequência, 0 sinal misturado para baixo, o· sinal de banda de base, é convertido num conversor analógico-digital s armazenado numa memória num tampão 3. É enviado um sinal, do tampão, para ura bloco 4, o qual inclui um equalizador, e meios para calcularem um erro da frequência. Estes meios podem consistir numa unidade ds cálculo na qual o erro ds frequência é calculado na base da mudança sucessiva na posição de fase do sinal recebido, sm relação às posições de fase antecipadas dc sinal. Dados, relacionados co® o erro de frequência, são fornecidos a um processador de controlo 5, o qual calcula um sinal c’e controlo para corrscçao da frequência do oscilador local. Este sinal de controlo é digital s é convertido num conversor D/A (digital/analógico) 6 antes ds ser enviado para o oscilador local 2, 0 sinal misturador , produzido no conversor, é alterado em pequenos incrementos, em virtude do conversor D/A (digital/analógico) 2 converter apenas um número limitado de bits. Isto resulta num erro de frequência residual, o qual é responsável pc:“ provocar erros no sinal transmitido. Tal erro de frequência pode também ocorrer em receptores equipados com facilidades ds controlo de frequência mais precisas, bloco 4 produz um sinal de saída Sl o qual corresponde so sinal recebido 3, 0 sinal Sl é enviado a um bloco 7, o qual inclui um descodificador de canal s um descodificador de linguagem, e meios para converterem o sinal descodifiçado Sl sinal de linguagem analógico, 0 sinal ds linguagem & enviado rara um altifalante 8=

Os receptores rádio, do tipo descrito em resumo anterior, podem ssr incluídos num dispositivo qus incorpora transmissão ds sinal de tempo dividido. 0 dispositivo terá canais separados so terapo os quais são 1’ em número, como ilustrado na Figura 2, A cada utilizador é atribuído um dado lapso do tempo n durante c rual uma frequência ds sinal é transmitida. Cada frequência de sinal inclui uma sequência de sincronização 30 e uma sequência de dados D0 as quais contém a informação a ser passada. Os sinais, nas sequências de sinal relevantes no caso do presente invente.

401

La 4806/91570

-8rão aoS'ãnt3s s ua exemplo de um tal sinal coerente é ilustrado na Figura 3. 0 sinal é representado por um vector VO num sistema de cocrdenatías de números complexos com um eixo real referenciado por 1 e o eixo complexo referenciado por Q. Um 1“ transmitido corresponde a uma rotação ds fase ds um quarto ds uma rotação num sentido direccional positivo, por consequência um 0 transmitido corresponde a uma rotação ds fase de um quarto de uma rotação entre os pontos fi, S, C e D num sentido direccional negativo, C vector VO pode ser dado duma maneira convencional, pelas suas partes ”sal s imaginária, ou em coordenadas polares em terces dc seu comprimento e do seu ângulo em relação so eixo I positivo.

Cada 1 e 0' transmitidos toma um dado intervalo de tempo na sequência de sinal, o assim chamado tempo d© bit. ft Figura 4 ilustra esquematicamente um diagrama de sinal. no qual T identifica o tempo e to é o tempo ds bit. Como anteriormente mencionado, o sinal transmitido pode alcançar o receptor através de um circuito directo entre o transmissor e o receptor s através de vm ou cais circuitos com reflexão ds sinal contra montanhas, edifícios, etc.. Os sinais reflectidos percorrem um circuite cais longo do que o sinal directo. o qual resulta rum deslocam©rbo de tempo tí entre os sinais directo e rsflectido, 7 deslocamento ds tempo tí pode ser prolongado para vários tsmpos de bit, s provocar interferência entre simbolos do sinal recebido 7 de acordo com a Figura 1, Quando mais pequeno for o tempo de tit. cais bits são acomodados dentro do deslocamento de tempo, s mais importante é a interferência entre simbolos.

Como mencionado atrás, o receptor da concretização da Figura 1 inclui um igualador. 0 sinal, misturado e digitalizado ds entrada, é processado no igualador, de modo a conseguir extrair o conteúdo do sinal transmitido originalmente. Ds acordo com um receptor do invento, construído de acordo com a Figura 5, c igualador inclui, numa maneira conhecida, uc analisador ds Vitsrbi 10 apropriado o qual é usado, de acordo com o invsntc. para controlar a frequência do sinal entrando no analisador dc Viterhi, 0 uso do analisador de Viterbi como um igualador apropriado é descrito no artigo anterior, publicado no jornal c

-970 401 hu 4304/91570 ^Tslekfronikk e será aqui abaixo descrito sumariaments., 0 analisador de Viterbi é ligado ao tampão 3 mostrado na Figura 1 através de um multiplicador. 0 tampão é também ligado a um uircuitc correlacionador 12 o qual, por seu lado, é ligado a u: circuito filtro 13. A saída do circuito de filtro é ligada ac analisador de Viterbi. 0 analisador de Viterbi possui um núme“o desejado ds condições M = 2^ffl, onde m = 2, 3, ... .

analisador d© Viterbi é adaptado aos estados de canal os quais prevalecem durante uma sequência ds sinal, da seguinte maneira- D© acordo com a Figura 2, a sequência de sinal recebida inclui a sequência ds sincronização SO, a qual ê recebida pele corraSacionador 12 do tampão 3. Ά sequência de sincronização conhecida é armazenada no correlacionador © o correlacionador compara o padrão ds bit da sequência de sincronização conhecida óvn a forma ds onda da sequência de sincronização recebida. 7 corr-slaeionador envia um sinal F para o circuito d© filtro 13, no qual um filtro é construído de modo a corresponder às propriedades de transmissão do canal durante a duração da sequência de sinal recebida, assim chamada apreciação de canal.. 7 analisador de Viterbi 10 recebe a sequência ds dados 70 dc tampão 3, e com o auxílio de um sinal S, do circuito ds filt~o 13, consegue determinar o conteúdo da sequência ds dados 70 através de um grande número de cálculos ds Viterbi tradicionais. Assumindo, por exemplo, que um dos pontos de sinal em D0 rscebidc pslo analisador ds Viterbi 10 fica num ponto ΞΙ, como ilustrado na Figura á. Ά posição deste ponto é contingente, inter alia no grau de precisão para o qual o transmissor © o receptor estão sincronizados, Subsequente à análise completa no analisador dc Viterbi 10, é determinada uma sequência de bit final a qual é transmitida com o sinal SI para conversão num sinal ds linguagem ds acordo com a Figura 1. Com a finalidade de obter ura melhor compreensão do invento, pode ser instrutivo imaginar a sequência /’-£ bits como sendo convertida a um ponto de sinal E2.

Come atrás mencionado, os bifs recebidos locamsnto de fase sucessivo, o qual favoráveis pode ser tão grande como pedem tolerar um em circunstâncias para tradu

401

Lr 4806/91570 possibilidade ds referir os bits a qualquer dos pontos A, S, C ou 5, na Figura 3, altamsnte improvável. Este problema é resolvido ds acordo com o invento utilizando as condiçõss no analisador de '.'ifsrbi 10, para calcular um ponto d© sinal s controlando a frequência da sequência de sinal recebida com a ajuda deste ponto de sinal calculado. Este controlo de frequência corresponde a ur deslocamento sucessivo na posição ds fase dos pontos de sinal recebidos.

ft sequência de bits final, de acordo com o atrás, é determinada através ds meios ds um grande número ds estágios de cálculo na memória de circuito do analisador ds Vitsrbi 10. 0 número de estágios de cálculo é contingente no comprimento da memória de circuito seleccionada. Estes cálculos levam um tempo ralativomenfe longo para conseguir, isto é, muitos tempos de bit.. vrsto que um grande número de bits será enviado para a rroória de circuito antes que os cálculos possam ser terminados... Embora o uso da posição do ponto ds sinal E2 com a finalidade controlo de frequência, introduz um relativamente longo retardo de tempo, o uso deste ponto de sinal fica contudo dentro da •extensão do invento. De acordo com uma concretização vantajosa do invento, subsequente a poucos estágios ds cálculo na memesria de circuito, os bits que correspondem a um retardo ds tempo TE são extraídos do analisador de Viterbi 10 com a finalidade de obter um retardo de tempo relativamente pequeno. £ assumido a este respeito que são extraídos m * 1 bits, correspondendo a um -estágio, s um bit para a transição aplicável. Os bits são extraídos por um circuito de cálculo 14, o qual obtém os valoras de filtro no circuito ds filtro 13 através ds ur sinal H, âs bits extraídos são convertidos num ponto de sinal E3, de acordo com a Figura S, com a ajuda ds valores de filtro, 0 ponte de sinal F3 forma uma estima das posições finais do ponto ds -sinal no ponto E2, ® a posição estimada Ξ3 -difere da posição do ponto de sinal recebido El de um ânguloA^õ. Esta posição estimada E3 é comparada com o valor recebido El num circuito ds comparação 15. Ests circuito obtém a posição do ponto -ds sinal estimado F3 a partir do circuito de cálculo 14, o também a posição do porto de sinal recebido El para cima da entrada do analisador ds

401

Lr C506/91570 ^c '

-11Vifcerbi 10, Os valores, referentes à posição do ponto de sinal El, são retardados no intervalo de tempo TE rua circuito de retardo 16, de modo a habilitar estes valc-res a ssrsm cc-aparatíos oo.a ss valores do ponto de sinal estimado Ξ3 retardado no analisador de Vitsrbi 10. Como descrito acima, pontos ds sinal são extraídos sequencialmente da sequência de dados DO, e as posiioas esticada e recebida respectivas destes pontes ds sinal são comparadas sucessivamente no circuito de comparação 15.. Os valores assim obtidos correspondendo ao ângulo· Δ tf 3, são processados num circuito ds filtro e integração 17 para forcar um sinal de deslocação ds ângulo V. Este estágio de processamento d® sinal é realizado ds acordo com processos de controlo técnico conhecidos s inclui processos de filtragem passa baixo e íntsgração 3 pode também incluir predição do sinal de deslocação de ângulo i-L Ά filtragem passa baixo é realizada com a finalidade ds reduzir a influência da interferência variando rapidccerts provocada pelo ruído, por exemplo. Os valoras 7 iltrados passa baixo s integrados são passados para c muitipiicador 11, no qual é realizada a muitipiicação complexa. Esta mui tipiicação complexa corresponde a um deslocamento sucessivo nos ângulos dos pontos ds sinal. Isto resulta res ajustamento à frequência do sinal passado para o analisador fs Vf terbi, a sequência da dados DO, 0 valor final d-e V passado para a multiplicador 11 depois de completar uma sequência la sinal 70 completa, DO pods ser armazenada e subssquenteaerte asada quando ss calcular um valor jnieial para o controlo ds requência na sequência de sinal chegando sm seguida no lapso de tempo do utilizador com o número n. Se o ponto de sinal Ξ2 á voada para calcular o sinal ds deslocação ds ângulo V, é obtido um relativamente lento controlo de frequência, s o intervalo de tempo TE corresponde ao tempo tirado para completar uma análise ds Vitsrbi do ponto de sinal recebido El,

Deve ser notado que no exemplo acima, os pontos de sinal foram dados nua plano ds linguagem complexo com as coordenadas I, 0, Isto foi marcado na Figura 5 ligando os circuitos com circuitos de sinal duplos, um para cada coordenada. Os pontos ds sinal, por exemplo o ponto ds sinal E na Figura 6, podem var

401 7 7.

Lm 4806/91570

-12dados por um raio R s um ângulo y . Ss é sfsctuadc o p/'ee3ssa®snto ds sinal coa estas grandezas, um circuito correspondendo ao multiplicador 11, consistirá num circuito de adição para adicionar os valores filtrado passa baixe- e integrado, correspondendo ao sinal ds deslocação -de ângulo V, directamente às posições de fase dos sinais.

concretização do invento acima descrita pode ser utilizada na transmissão ds sinais logo que um analisador ds Viterbi possa ser usade. Exemplos daquelas formas ds modulação, as quais podem ser -usadas, incluem modulação-ΘΑΜ, Modulação de Amplitude de Quadratura, ou modulação 6M8K - Controlo ds Deslocamento Gaussiaro Mínimo.

modulação QMSK é descrita em mais detalhe nos Conference Proceedings, Digital Cellular Radio Conference, 12 a 14 de Outubro d® 1988, Hagen Westphalia ERG, num artigo ds Vlrich Langsrallpott; Modulation, Coding and Performance.

Foi descrito anteriormente um dispositivo dc invento para ocntrolar a fase do sinal chegando ao analisador de Viterbi. 7irvsntc também inclui um processo da controlo ds frequência para aplicação no dispositivo anteriormente descrito. Um processo -dc invento inclui os seguintes estágios conhecidos.

A sequência de sinal S recebida é misturada com ma 9'requerei a conhecida para formar um sinal de banda ds base. Este sinal é convertido num conversor analógico/digital em portos d® sinal ^fõ, 7) cs quais sãc então armazenados. 0 sinal recebido é sujeito a interferência durante a transmissão ds sinal, por sxooplo, devido â propagação de circuito múltiplo, e a velocidade de dados é relativamente alta s por isso ρ-ode ocorreinterferência entre símbolos. Consequsntemente, o sinal recebido é iqualado, o que é realizado, ds acordo com o preessse- do invento, com a ajuda ds um algoritmo de Viterbi conhecido, incluindo uma memória-circuito de comprimento desejado. Este algoritmo é adaptado para condições de canal prevalecerle de uva aarí-sira conhecida, coa a ajuda da sequência de sincromização 77.

401 bm 4806/91570

-13Víterbi nua relativamente grande número ds estágios de cálculo dstermirados pelo comprimento da memória de circuito, ds modo a extrair a sequência de bits da sequência de dados. 0 invento inclui os seguintes estágios adicionais?

Subsequente a realizar um número de estágios de cálculo ro tonto ds sinal recebido El, é extraída uma sequência de bit. 7 núroero estágios tíe cálculo é restrito pelo comprimento da zemória tíe circuito e a sequência ds bit é -determinada pelo circuito seleccionado na memória ds circuito. 0 ponto ds sinal 73 extraí o’© é calculado, o qual corresponde a sequência tíe bit extraída, 0 ponto de sinal extraído Ξ3 é retardado pelo intercalo tíe tempo TE em relação ao ponto ds sinal recebido- 51, devido ao facto de que os pontos ds sinal cheguem nuca dada sequência rítmica para a análise de Viterbi» D ponto tíe sinal rec-sbido 71 é derivado para cima antes para a análise de Viterbi v o ponto tís sinal derivado EI é retardado pelo intervalo tíe tespe- TE, Este estado é comparado coro o estado tíe ponto d-s sir-al extraído E3 s é calculada a grandeza do ângulo Δ<ί 3 correspon cs à diferença de fase dos pontos de sinal. Uma sequência grandezas de ângulo, para pontos de sinal consecutivos após 71 ser calculado num® maneira semelhante. As grandezas ds ângulo são tratadas por um processo o qual inclui filtragem passa baixo e integração, ds modo a formar um sinal d® deslocação, o sinal ds deslocação ds ângulo V, através de meios dos quais o ângulo dos contos tíe sinal de entrada é deslocado antes para a análise tíe Viterbi.

Ds acordo com um processo, preferido, o ponto ds sinal Ξ1 é rejeito a poucos estágios de cálculo antes de extrair a sequência de bits.. Isto resulta nua» curto intervalo ds tempo TE s ur •retí.ativamente rápido controlo de frequência.

Vc formato, para a sequência ds sinal transmitida tendo uma sequência de sincronização SO e uma sequência ds dados subssqusnte DO, foi descrito acima com referência à Figura 2. rssfs formato, a sequência de sincronização SO é localizada nc centro da sequência de sinal e rodeada em ambos os lados per sequências ds dados Dl e D2, coroo ilustrado na Figura 7. Um

7Π CÇÇ

Lm 4306/91570

-14rsceptor d© invento pode ser construído, ds medo a que a frequência do dito receptor seja controlada da seguinte maneira após desmodulação desta última sequência ds sinal.

analisador de Vitsrbi é adaptado através da sequência de •sincronização SO, na maneira acima descrita. A dssmodulaça© de Dl começa num ponto Dll e termina num ponto· DÍ2. fi desmodulacão da 42, a qual continua depois dela, começa num ponto 221 e termina num ponto D22. Os ângulos, os quais corresponde® ®Δ ψ Ξ para a sequência ds dados Dl, são aqui calculados suesssivamente, 3 os ângulos são filtrados s integrados da «aneira anteriormente dita. São então feitos cálculos correspondentes em relação à sequência ds dados D2, sm que o valor final para o sinal ds deslocação ds ângulo em Di pode constituir o valor inicial para 22, Durante o processamento ds uma sequência ds sinal, é também passível adaptar sucessivamente as constantes de filtro no .rcuito de filtro s integrador l/= ísta adaptação pode ser sf set ua -d c s ubseq us n t eme n te.

analis' ov^ndo;osno o número ds pontos ds sinal aumenta e o valor do sinal ds deslocação ds ângulo V é Como atrás mencionado, o valor final do sinal de deslocação de ângulo sa D2 para a sequência de sinal terminada, pode ser usado para calcular um valor inicial para o -sinal ds deslocação de ângulo na sequência de sinal seguinte ou próxima, ro relação às constantes de filtro, o valor do sinal ds deslocação de ângulo V, obtido para uma sequência de sinal, pode fsmb-éa ser usado para adaptar as constantes de filtro ra sequência de sinal seguinte ou próxima. Seria notado que quando a sequência ds sinal transmitida tem o formato ilustrado ra Figura 7, á necessário armazenar o sinal recebido numa eerrórie, v-^Jeqvedeesnts subsequente ã conversão fi/D. Um sinal, fendo o formato ilustrado na Figura 2, não necessita ds ser armazenado, das concretizações de exemplificação anteriermente descritas, a sequência de sinal acima descrita SO, DC foi vodulada binariamente, como descrito com referência à Figura 2. 2 analisador de Vitsrbi 10, usado para dssmodulação da sequência ras duas transições possíveis sntre os estados.

ds sinal, correspondendo aos dois níveis no código binário.

Oi invento pode

401

Lr. 4304/91570 ’ '

-15tarabér ssr aplicado quando a sequencia ds sinal transmitida tsn vários níveis ds modulação, o qus á muitas vezes o caso quando ? sinal é modulado ds acordo com a dita modulação QftK, G 'nalisador ds Vitsrbi, o qual neste caso é usado· para dssmodulação s o controlo ds frequência do invento, tem várias L~ansiçõzs possíveis entre os estados. Mais especificamente, c número ds transições é igual ao número de níveis ds modulação da orna ds modulação, seleccionada.

Claims

REIVINDICAÇ8ES

1 - Processo para controlar a frequência ds um receptor ádio coerente qus recebe, através -ás u® canal qus é sujeito a .rterfsrências, sequências ds sinal que incluem. pelo menos, uma •squêneia de sincronização s, pelo menos, uma sequência d® dados, maresnderdo o dito processo cs seguintes passos da acassaranto de sinalϊ ronversão ds uma sequência ds sinal banda de base;

recebida num si nal

A^;

crr-rersão A/D (analógico/digítal) do sinal ds banda ds base nos pontos de sinal num plano de sinal destinado a análise;

adaptação ds um algoritmo ds Viterbi tendo um número desejado ds estados s uma memória de circuito do comprimento desejado tara as interferências prevalecentes co canal, coai a ajuda ds um sinal de adaptação da sequência de sincronização; s análise ds Viterbi dos pontos ds sinal destinados a análise ra sequência ds dados individual com a ajuda de um rúme?-r rslativamsnte grande ds estágios ds cálculo ccm a finalidade ds determinar finalmente a sequência ds bits dos pontes de sinal, estando o dito número ds estágios dependsr.te co oreprimento da memória de circuito, crccrerizado por o processo incluir adicioralme; •assos de processamento de sinal:

e os seguintes extracção ds cada um dos pontos de sinal, durante a análise de Viterbi, com um retardo correspondente a ura intervalo de tetr; (TE), uma sequência de bit que foi obtida subsequente a ut número desejado ds estágios ds cálculo, sendo o dito tutoro restrito pelo comprimento da memória de circuito seleccionada;

cálculo de ura ponto de sinal extraído (53) correspondente ã sequência de bits extraída;

divisão do ponto de sinal destinado a análise (Ei), correspondente ao ponto de sinal extraído (53), s retardando o dito ponto ds sinal (51) pelo acima dito intervalo ds tempo (TE);

40Í .a 4806/91570

-17ccraparação (15) do retardo sm tempo (TE), ponto d~ sinal dividido (Ei) coíb o ponto ds sinal extraído (E3), e calculando uraa grandeza angular (Aty3) correspondente ã diferença de fass dos pontos d® sinal comparados (El, E3)~ cálculo correspondente a grandezas angulares para os pontos de sinal consecutivos na sequência de dados (DO)j liltragsm passa - baixo das grandezas angulares (A^f 3) cor constantes de filtro seleccionadas, ® integrando as grandezas angulares para fornar um sinal de deslocação ds ângulo (V)j e deslocamento angular dos pontos de sinal destinados a análise, sucessivamente em correspondência com o sinal d® deslocação dc angulo (V), antes da divisão do dito ponto de sinal e retardo sm ísxpo (TE).
2 - Processo de acordo com a reivindicação í, caracterizado sor a sequência ds bits extraída na análise de Viterbi (10) srr retraída subsequentemente a efectuar poucos estágios ds cálculo íê memória de circuito antes de finalmente determinar a sequência ’e bifs do ponto de sinal (El).

Processo ds acordo com rsivzndzcaçao íracte-r izado oor as conscanrss de filtro serem

OU V.

mudada;

jssivamente deoendentemsnte do número dos pontos

:.e .nsi malisados durante a filtragem passa baixo (17) da grandeza ingular (A^
3).
4 - Processo de acordo com a reivindicação 1, 2 zu 3, aracterizado por após o completar da análise ds uma sequência ds rirei (80, DO) a grandeza do sinal de deslocação ds ângulo (V) é sado para calcular um valor de partida para o sinal bíslocação ds ângulo na análise da sequencia de sinal próxima requinte.

Processo ds acordo com a reivindicação 1, u

far ac terizado cor durante a filtragem passa baixo (17' das ra-andezas de ângulo (A ^3) numa sequência de sinal (SO, DO) ,-s r-onstantes ds filtro ssrsíB calculadas na dependência do valor fc rinal ie deslocação ds ângulo (V) de uma sequência ds sinal

70 401

Ln 4806/91570 £γΛ3Γior .

6 - Processo ds acordo com as reivindicações 1, 2, 3, 4 ou 3, no qual a sequência de sinal consiste em sequências rn tecpc. uaz sequência de dados, a sequência de sincronização s uma sequência de dados adicional, e em qus a sequência de sinal 7 ivxcíõsrada antes da análise de Viterbi, caracterizado po;- a grandeza do sinal de deslocação de ângulo (V), durante c acabamento da análise da primeira sequência de dados (Di), ?onstituir o valor de partida da análise da outra sequência -'s dados (D2).

7 - Disposição para realizar o processo d® acordo ccm r :reivindicação 1, incluindo um receptor rádio coerente o qual, através ds um canal que é sujeito a interferência rscer-e vequâncias de sinal incluindo, pelo menos, uma sequência d,~. sincronização e, pelo menos, uma sequência ds dades, incluindo a dita disposição:

- ur andar receptor para recepçãc de sinal e conversão de uma se quência ds sinal recebida num sinal de banda ds base, um conversor A/D (analógico/digital), o· qual é ligado ao andar receptor s qus converte o sinal ds banda ds base em pontos de sinal destinados a análise, um analisador de Viterbi adaptativo, qus está ligado ao cenvsr sor P/P, s inclui circuitos ds adaptação, tendo o dito analisa dor ds Viterbi,um número desejado de estados e uma memória ds circuito de comprimento desejado,e sendo adaptado para inferes rências prevalecentes no canal,com a ajuda de um sinal de adaptação,derivado pelo circuitos de adaptação a partir da sepuência de sincronização e disposição sí* que o analisador de Viterbi adaptado,processa os pontos de sinal destinados a análise na sequência de dados,através ds um número relativamente g-íiRts ds estágios ds cálculo, estando o dito número dspsnderte do comprimento da memória de circuito, s assim,determina finalmente a sequência de bits da sequência do dados, esraetsrirado por a disposição incluir adicionalmente:

um circuito de cálculo (14) que está ligado à memória de ci?70 acp.

tra 4806/91579

19-cuito do analisador ds Viterbi (10) e aos circuitos ds adaptacro (12, 13) e qus á eficaz para extrair da memória ds circuito uma sequência ds bits qus pertence a ura ponto de sinal (El) s qus foi obtida subsequentemente ã efsctivação de ea número desejado ds estágios de cálculo, correspondendo a rra retardo de um intervalo de tempo (TE), sendo o dito número de estágios de cálculo restritos pelo comprimento da memória de circuito, s sendo adicionalmente eficaz para calcular um ponte de sinal extraído (Ξ3) correspondendo à dita sequência de bifa com a ajuda de um sinal (H) dos circuitos ds adaptação;

ora circuito de retardo (16) qus está ligado ã entrada do analisador de Viterbi e qus divide o ponto ds sinal (El) dos pontos ds sinal destinados a análise,que corresponde ao ponto ds sinal extraído (E3) e qus retarda o dito ponto de sinal (El) pelo dito intervalo ds tempo (TE);

- um circuito ds comparação (15) que está ligado ac circuito da cálculo (14) e ao circuito ds retardo (16) s qus s eficaz para coraparar o ponto ds sinal retardado em tempo (El) som o perto ds sinal extraído (E3) e calcular uma grandeza angular Δν: qu® corresponde à diferença de fase dos pontos de sinal comparados (El, E3);

ura circuito filtro e integrador (17) qus está ligado az circuito ris comparação (15) e qus filtra passa baixo s integra a grandeza angular calculada (Δ^3) com as grandezas angulares correspondentes de pontos ds sinal -destinados a análise, consecutivos a um sinal de deslocação de angule (V); e era; circuito de deslocação ds ângulo (11) que está ligado ao circuito de filtro e integrador (17) e ã entrada do analisador ds Viterbi e qus é eficaz para deslocar angularments (V) o ponto ds sinal destinado a análise (El) antes de derivar o dito sinal para o circuito de retardo ds tempo (16).
5 - Disposição de acordo co® a reivindicação 7, carscfceriza•'’ο por o circuito de cálculo (14) ser construído para extrair a sequência ds bits d® memória ds circuito, subsequente a s~sctuar poucos estágios ris cálculo na memória -de -circuito -e antes de

Lfí 4SCí,/31570

-20firalrents determinar a sequência de bits (Sí) da sequência