PL157571B1 - Dekoder modulów biernych systemu mikroprocesorowego PL - Google Patents

Abstract

1. D ekoder m odulów biernych systemu mikroprocesorowego zawierajacy program o- wana strukture logiczna posiadajaca wejscia adresowe dolaczone do szyny systemu oraz wyjscia dekodujace dolaczone do wejsc m odu- lów systemu, znamienny tym, ze program o- wana struktura logiczna - (1) m a równiez dodatkow e wejscia (M1,...,Mn) dolaczone do rejestru sterujacego (4) konfiguracja modulów systemu i ma dodatkow e wyjscia (E1,...,Eq) polaczone do wejsc zapasowych modulów systemu (51,...,5q). PL

Description

Przedmiotem wynalazku jest dekoder modułów biernych systemu mikroprocesorowego.

Znane są mikroprocesory wyposażone w wewnntrzny, programowany przez użytkownika układ dekodowania modułów biernych na przykład pamięci i wejścia/wyjścia. W zdecydowanej jednak większości syseemów mikroprocesorowych niezbędne jest istnienie oddzielnego bloku, którego zadaniem jest rozpoznawanie stanu szyny adresowej i uaktywnianie na tej podstawie właściwego modułu.

Znany dekoder modułów biernych systemu mikroprocesor(jwego utworzony jest przez programowaną strukturę logiczną na przykład pamięć stałą. Wejścia adresowe tej pamęci połączone są do szyny systemu. Sygnały wyjściowe wybierają odpowiednie moduły syatemu jak układy pamięci, wejścia/wyjścia. Zastosowanie struktur programowanych pozwala na zwiększenie uniwersałności systemu, gdyż mapa przestrzeni adresowej może być łatwo motyfiktoαnα praes wymianę układu wybierającego. Układ umieszczany jest wtedy w podstawce, a nie bezpośrednio lutowany do obwodu drukowanego.

Znane dekodery nie mogą reaizoować funkcji diagnostycznych.

Dekoder według wynalazku ma w programowanej strukturze logicznej dodatkowe wejścia dołączone do rejestru steru jącego konfiguracją modułowi syatemu i ma dodatkowe wyyścis dołąCEone do wejść zapasowych modułów systemu. Zewnętrzne moduły zepasowe połączone są e wyjściami programowanej struktury logicznej poprzee złącze diagnostyczne.

Dekoder według wynalaEku poEMala na uruchamianie systemu w niepełnej konfiguracji, umożliwia przybliżone lokalizowanie uszkodzeń, bez fizycznego odłączania modułów jedynie przez logiczne odłączenie. Ponadto układ ułatwia konstruowanie sysema^ o podwyższonej nie eawodności.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy systemu mikroproceso^Nego e dołącocnym dekoderem modułów, a fig. 2 - schemat blokowy dekodera.

System Eewiera procesor 3» pamięć programu 31. 32, pamięć danych 33, konwweter a/c 34, równoległy ukłed sprzęgający 35, programowany generator zegara 36 i kontroler transmisji szeregowej 37, które połączone są do szyny adresowej systemu 2. Wejścia wybierające tych modułów 31-37 dołączone są do wyjść dekodujących S1-S7 programowanej struktury logicznej, którą jest pamięć stała PROM 1. Wes^cia adresowe A1, ..., A7 tej pamięci stałej PP.OM dołączone są do szyny adresowej 2. Ponadto pamięć 1 ma wejścia M1, M2, M3, podłączone do rejestru 4 sterującego konfiguracją modułów systemu oraz ma wyjścia dodatkowe 31,..., Ev dołączone poprzez złącze diagnostyczne 6 do zapasowych modułów zewnętrznych 51, .... 5v i wyjścia dodatkowe Ev+1, ..., Eq podłączone bezpośrednio do m^(^uł:5w zapasowych wewnęęrznych 5v+1, ..., 5q· Sygnały M1, M2, M3, określają konfigurację modułów Egodnie z poniższą tabelą.

157 571

U,	, M2,	U3	reaizzwana funkcja
1	1	1	normalna konfiguracja systemu
1	1	0	odcięty pierwszy moduł pamięci 31
1	0	1	odcięta pamięć 33
1	0	0	odcięty równoległy układ sprzęgający 35
0	1	1	odcięty układ programowanego generatora zegara	36
0	1	0	odcięty kontroler transmisji szeregowej 37
0	0	1	odcięty blok konwwrtera a-c 34
0	0	0	odcięta cała pamięć programu 31, 32 Pamięć 33 zajmuje przestrzeń od adresu 0000
	Rekonfiguracja polega na Edenie obszaru adresów związanego	z wyjściami E1, ..., Bq

W przypadku odłączenia danego modułu sygnał jego aktywacji zamiast na właściwej linii sterującej pojawię się na wyjściu B1, ..., Bq. Umooiiwia to zastępowanie modułów systemu zewnętrznym urządzeniem pamięciowym lub wejściowo/wyjściowym. Specjalny tryb pracy dekodera 000 pozwala na przekazanie sterowania do dowolnego programu, na przykład testującego, bez konieczności dokonywania zmian układowych. Osiągane jest to przez odpowiednie wypełnienie pamięci 33, przełączenie jej w obszar najniższych adresów i wynmuzznie przerwanie lub zerwania systemu. Zmiana obszaru adresów dzięki zastosowaniu wyjść umooiiwia logiczne zastępowanie modułu badsnego zewnętrznymi blokadami bez konieczności dokonywania jakichkolwiek zd.6n układowych. Pozwala to na uruchomienie systemu w niepełnej konfiguracji, a takie na szybką identyfikację uszkodzonych modułów systemu.

Tryb pracy dekodera może być ustawiony przez operatora przy użyciu przełączników, przez urządzenie testujące /tester/ - za pośrednictwem złącza diagnostycznego 6, lub przez procesor 3 na skutek wpisania odpowwedniej danej do rejestru sterującego 4.

Liczba wyjść pamięci 1 może być podwojona względem wesji podstawowej, co umooiiwia dołączenie dodatkowego koi^^etu modułów i może być w ten sposób wykorzystywany do podwy^ szenia niezawodności systemu. Jeżeli procesor 3 stwierdza niesprawność bloku wysyła do rejestru sterującego 4 wartość powooującą wybór takiej funkcji dekodera, która zapewni zastąpienie uszkodzonego modułu modułem zapasowym, bez fizycznego rozłączania bloków.

157 571

FIG.2

Zakład Wydawnictw UP RP. Nakład 90 egz.

Cena 5000 zł.

Claims (2)

1. Zastrzeżenia patentowe

   1. Dekoder modułów biernych syatemu mikrtprtceaotoojegt zawiera jący programowaną strukturę logiczną posiadającą wejścia adresowe dołączone dt szyny systemu traz wyjścia dekodujące dołączone do wejść modułów systemu, znamienny tym, że programowana struktura logie zna /1/ ma również dodatkowe wejścia /μ,,,., M_Q/ dołączone do rejestru sterującego /4/ konfiguracją modułów systemu i ma dodatkowe wyjścia /E|,.., E^/ połączone do wejść zapasowych modułów systemu /5^, ···, 5^/·
2. 2. Dekoder według zastrz. 1, znamienny tym, że zewnętrzne moduły zapasowe /5₁, ··., 5_V/ połączone są z wyjściami /E^, ..., By/ programowanej atiuiktury logicznej /1/ poprzez złącze diagnostyczne /6/.