PL157048B1 - Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PL - Google Patents
Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PLInfo
- Publication number
- PL157048B1 PL157048B1 PL27535088A PL27535088A PL157048B1 PL 157048 B1 PL157048 B1 PL 157048B1 PL 27535088 A PL27535088 A PL 27535088A PL 27535088 A PL27535088 A PL 27535088A PL 157048 B1 PL157048 B1 PL 157048B1
- Authority
- PL
- Poland
- Prior art keywords
- bus
- decoder
- module
- inputs
- decoding
- Prior art date
Links
- 230000001276 controlling effect Effects 0.000 abstract 1
- 238000012806 monitoring device Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
Abstract
Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikropro- cesorowego, zawierajace znany dekoder posia- dajacy wejscia adresowe dolaczone do szyny systemu i wyjscia dekodujace polaczone z modulami systemu, znamienne tym, ze zawiera dla kazdego modulu dodatkowy uklad steru- jacy (1) aktywnoscia tego modulu, wlaczony pomiedzy dekoder (2) a uklad z wyjsciem trój- stanowym (3), wspólpracujacy bezposrednio z szyna danych systemu, przy czym uklad steru- jacy (1) ma wejscia (C1,..., Cn) polaczone z ukladem zewnetrznym (4) sterowanym przez operatora. PL
Description
Przedmiotem wynalazku jest urządzenie do dekodowania układów współpracujących z szyną systemu mikroprocesorowego.
Znane są mikroprocesory wyposażone w wewnętrzny, programowany przez użytkownika układ dekodowania modułów biernych: pamięci i wejścia/wyjścia. W zdecydowanej jednak większości systemów mikroprocesorowych niezbędne jest istnienie oddzielnego bloku, którego zadaniem jest rozpoznawanie stanu szyny adresowej i uaktywnianie na tej podstawie właściwego modułu.
Znany jest dekoder modułów biernych systemu mikroprocesorowego utworzony przez programowaną strukturę logiczną na przykład pamięć stałą. Wejścia adresowe tej pamięci połączone są do szyny systemu. Sygnały wejściowe wybierają odpowiednie układy pamięci i wejścia/wyjścia.
W systemach prostych linie adresowe i sterujące mogą być kontrolowane wyłącznie przez procesor. W rozwiązaniach bardziej zaawansowanych dołączone są do szyny w liczbie większej od · jedności moduły czynne, tzn. mogące kontrolować pracę systemu. Linie sterujące i adresowe są wówczas za pośrednictwem układów z wyjściem trójstanowym, które w stanie aktywnym ustawiają stan szyny, zaś w stanie pasywnym umożliwiają kontrolowanie szyny przez inne moduły. W przypadku dwukierunkowych linii danych układy z wyjściem trójstanowym mogą w różnych chwilach spełniać rolę układów wejściowych i wyjściowych. Dla poprawnej pracy systemu niezbędne jest aby w dowolnym momencie stan każdej linii szyny sterowany był przez nie więcej niż jeden układ.
Na etapie uruchamiania systemu mikroprocesorowego oraz wskutek uszkodzeń mogą wystąpić przypadki konfliktu dostępu do szyny, polegające na jednoczesnej aktywności dwóch lub więcej wyjść trójstanowych związanych z daną linią. Powodują one błędy w pracy systemu.
Znane dekodery modułów nie zawierają żadnych układów ułatwiających prowadzenie czynności diagnostycznych to jest wykrywania, rozpoznawania i lokalizacji uszkodzeń.
W urządzeniu według wynalazku dla każdego modułu systemu jest dodatkowy układ sterujący aktywnością tego modułu. Układ ten włącz.ony jest pomiędzy dekoder a układ z wyjściem trójstanowym, który współpracuje bezpośrednio z szyną danych. Ten układ sterujący ma wejścia połączone z układem zewnętrznym sterowanym przez operatora.
Urządzenie według wynalazku pozwala na prowadzenie czynności diagnostycznych.
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, który przedstawia schemat blokowy urządzenia do dekodowania układów współpracujących z szyną systemu mikroprocesorowego.
Urządzenie to zawiera znany dekoder modułów systemu mikroprocesorowego, którego wejścia adresowe połączone są do szyny adresowej systemu mikroprocesorowego, a wyjście połączone jest z wejściem Cs układu sterującego 1. Wyjście tego układu sterującego 1 dołączonego jest do układu z wejściem trójstanowym 3, który dołączony jest do właściwego modułu systemu. Układ sterujący 1 wyposażony jest ponadto w wejścia sterujące Cl, C2 połączone z układem zewnętrznym 4 sterowanym przez operatora. Jedno z tych wejść sterujących na przykład służy do
157 048 3 przyłączenia urządzenia monitującego poprzez złącze diagnostyczne, gdy drugie wejście sterowane jest ręcznie przez operatora przy użyciu mikroprzełącznika zamontowanego na pakiecie.
Układ sterujący 1 umożliwia operatorowi sterowanie aktywnością układu z wyjściem trójstanowym 3 za pomocą urządzenia zewnętrznego 4, na przykład urządzenia monitorującego, emitera, poprzez złącze diagnostyczne. Układ z wyjściem trójstanowym 3 może wymuszać stan szyny jedynie wtedy, gdy wynika to z działania systemu, co jest sygnalizowane przez dekoder 2 i gdy układ ten nie został deaktywowany przez operatora. Układ sterujący 1 wyznacza odpowiednią funkcję logiczną i aktywuje układ z wyjściem trójstanowym 3 jedynie w wypadku tych zdarzeń. Możliwa jest więc likwidacja jendoczesnego dostępu do szyny, dzięki sterowaniu aktywnością układów 3 przez system i możliwość deaktywowania modułów przez operatora.
Zakład Wydawnictw UP RP. Nakład 90 egz.
Cena 3000 zł
Claims (1)
- Zastrzeżenie patentoweUrządzenie do dekodowania układów współpracujących z szyną systemu mikroprocesorowego, zawierające znany dekoder posiadający wejścia adresowe dołączone do szyny systemu i wyjścia dekodujące połączone z modułami systemu, znamienne tym, że zawiera dla każdego modułu dodatkowy układ sterujący (1) aktywnością tego modułu, włączony pomiędzy dekoder (2) a układ z wyjściem trójstanowym (3), współpracujący bezpośrednio z szyną danych systemu, przy czym układ sterujący (1) ma wejścia (Cl,..., Cn) połączone z układem zewnętrznym (4) sterowanym przez operatora.* * *
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL27535088A PL157048B1 (pl) | 1988-10-18 | 1988-10-18 | Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PL |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL27535088A PL157048B1 (pl) | 1988-10-18 | 1988-10-18 | Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PL |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL275350A1 PL275350A1 (en) | 1990-04-30 |
| PL157048B1 true PL157048B1 (pl) | 1992-04-30 |
Family
ID=20044630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL27535088A PL157048B1 (pl) | 1988-10-18 | 1988-10-18 | Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PL |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL157048B1 (pl) |
-
1988
- 1988-10-18 PL PL27535088A patent/PL157048B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL275350A1 (en) | 1990-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4176258A (en) | Method and circuit for checking integrated circuit chips | |
| US5546563A (en) | Single chip replacement upgradeable computer motherboard with enablement of inserted upgrade CPU chip | |
| US5734872A (en) | CPU interconnect system for a computer | |
| US5408643A (en) | Watchdog timer with a non-masked interrupt masked only when a watchdog timer has been cleared | |
| US4594653A (en) | Data processing machine suitable for high-speed processing | |
| US6532545B1 (en) | Apparatus for swapping, adding or removing a processor in an operating computer system | |
| US20160259756A1 (en) | Circuits and methods for inter-processor communication | |
| KR100385499B1 (ko) | 배경모드에서투명한동작을갖는데이타프로세서및그방법 | |
| US6108732A (en) | Method for swapping, adding or removing a processor in an operating computer system | |
| US10042692B1 (en) | Circuit arrangement with transaction timeout detection | |
| PL157048B1 (pl) | Urzadzenie do dekodowania ukladów wspólpracujacych z szyna systemu mikroprocesorowego PL | |
| US6580288B1 (en) | Multi-property microprocessor with no additional logic overhead to shared pins | |
| GB2288666A (en) | Integrated circuit control | |
| EP0142983A2 (en) | Fault protection flip flop | |
| JPH01109459A (ja) | 論理集積回路 | |
| KR940001558B1 (ko) | 프로세스가 있는 보오드의 상태 추적장치 | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| EP1232443A1 (en) | Computer module and motherboard | |
| JPH0465781A (ja) | 入出力ポート制御回路 | |
| EP0342261A1 (en) | Arrangement for error recovery in a self-guarding data processing system | |
| JPS62150414A (ja) | 共通機器保護装置 | |
| KR920000701Y1 (ko) | 자기고장 진단기능을 구비한 인터페이스장치 | |
| KR100295894B1 (ko) | 엘리베이터의 군관리 제어장치 | |
| JPS63103492A (ja) | デ−タ入力装置 | |
| PL136624B1 (en) | System for controlling selection of microprocedures,in particular highway transmission procedures,and confirming accomplishment thereof |