JPH02276977A - ハードウェアシミュレータ - Google Patents
ハードウェアシミュレータInfo
- Publication number
- JPH02276977A JPH02276977A JP1099502A JP9950289A JPH02276977A JP H02276977 A JPH02276977 A JP H02276977A JP 1099502 A JP1099502 A JP 1099502A JP 9950289 A JP9950289 A JP 9950289A JP H02276977 A JPH02276977 A JP H02276977A
- Authority
- JP
- Japan
- Prior art keywords
- actual
- actual chip
- chip
- real
- connection connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010186 staining Methods 0.000 description 1
Landscapes
- Mounting Of Printed Circuit Boards And The Like (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、−枚の実チップ搭載ボードに搭載した実チッ
プに接続するハードウニアシミニレータに関す、ジ・ 〔従来の技術〕 この糧のハードウェアシミュレータは、実チップに組込
まれた設計者が設計した集積回路が正しいかどうか確認
を行うのに使用する。この確認には前記設計した回路を
構成している集積回路の回路動作を記述したソフトウェ
アライブラリを作成しなければならないが、このソフト
ウェアライブラリの作成lこは、開発期間及び工数を要
する。仁のため、ソフトウェアライブラリの作成困難な
集積回路は実際に回路が組込まれた実チップとこの実チ
ップを駆動するハードウニアシミニレータとを使用する
ととlこより、設計者が設計した回路の機能を確認する
。この実チップを搭載する実チップ搭載ボードとハード
ウニアシミニレータとの間を接続;ネクタにより接続す
るが、実チップ搭載ボードの端子数と、実チップのビン
数との制限から実チップ搭載ボードには1個の実チップ
しか搭載しない。従って、機能の相違する実チップを使
用するとき、今まで搭載されている実チップを載せ代え
るか、または別の実チップ搭載ボードを複数用意して接
続替えして、機能確認が実行される。
プに接続するハードウニアシミニレータに関す、ジ・ 〔従来の技術〕 この糧のハードウェアシミュレータは、実チップに組込
まれた設計者が設計した集積回路が正しいかどうか確認
を行うのに使用する。この確認には前記設計した回路を
構成している集積回路の回路動作を記述したソフトウェ
アライブラリを作成しなければならないが、このソフト
ウェアライブラリの作成lこは、開発期間及び工数を要
する。仁のため、ソフトウェアライブラリの作成困難な
集積回路は実際に回路が組込まれた実チップとこの実チ
ップを駆動するハードウニアシミニレータとを使用する
ととlこより、設計者が設計した回路の機能を確認する
。この実チップを搭載する実チップ搭載ボードとハード
ウニアシミニレータとの間を接続;ネクタにより接続す
るが、実チップ搭載ボードの端子数と、実チップのビン
数との制限から実チップ搭載ボードには1個の実チップ
しか搭載しない。従って、機能の相違する実チップを使
用するとき、今まで搭載されている実チップを載せ代え
るか、または別の実チップ搭載ボードを複数用意して接
続替えして、機能確認が実行される。
上述した従来のハードウニアシミニレータは、設計者の
設計した回路が機能通り動作するか確認を取るためのソ
フトウェアライブラリ作成が困難な集積回路の実チップ
1こ対して準備されるが、一つの実チップ搭載ボードに
接続する回路を有するので、機能の相違する実チップに
接続する場合実チップを載せ代えたり、実チップ搭載ボ
ードを複数枚用意して、繁雑に取替えなくてはならない
という問題点があった。
設計した回路が機能通り動作するか確認を取るためのソ
フトウェアライブラリ作成が困難な集積回路の実チップ
1こ対して準備されるが、一つの実チップ搭載ボードに
接続する回路を有するので、機能の相違する実チップに
接続する場合実チップを載せ代えたり、実チップ搭載ボ
ードを複数枚用意して、繁雑に取替えなくてはならない
という問題点があった。
本発明の目的は、複数の実チップを搭載した実チップ搭
載ボードに接続式せることにより、上記問題点を解決し
たハードウニアシミニレータを提供することIこある。
載ボードに接続式せることにより、上記問題点を解決し
たハードウニアシミニレータを提供することIこある。
本発明Iこよるハードウニアシミニレータは、複数の実
チップを搭載した一枚の実チップ搭載ボードを接続する
接続コネクタと、この接続コネクタとの接続線のうち入
力指定にしたがった#記複数のうちの一つの実チップと
の接続線を内部回路に切替え接続する切替回路部と、こ
の切替回路部へ前記複数のうちのどの一つの実チップを
接続するかの指定を出力する実チップ指定部とを有する
。
チップを搭載した一枚の実チップ搭載ボードを接続する
接続コネクタと、この接続コネクタとの接続線のうち入
力指定にしたがった#記複数のうちの一つの実チップと
の接続線を内部回路に切替え接続する切替回路部と、こ
の切替回路部へ前記複数のうちのどの一つの実チップを
接続するかの指定を出力する実チップ指定部とを有する
。
次に、本発明について第1図を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図に示すようfこ、ハードウニアシミニレータ10は
接続コネクタ11、切替回路部12、および実チップ指
定部13を有し、実チップ搭載ボード20は接続コネク
タ21および二個の実チップ22・23を有する。ハー
ドウニアシミニレータ10は、設計者の設計した回路の
機能を確認する装置である。このハードウニアシミニレ
ータ10と実チップ搭載ボード20とは接続コネクタ1
1・21により接続され、この実チップ搭載ボード20
はソフトウェアライブラリの作成が困難な集積回路の実
チップ22・23を二個搭載する。
1図に示すようfこ、ハードウニアシミニレータ10は
接続コネクタ11、切替回路部12、および実チップ指
定部13を有し、実チップ搭載ボード20は接続コネク
タ21および二個の実チップ22・23を有する。ハー
ドウニアシミニレータ10は、設計者の設計した回路の
機能を確認する装置である。このハードウニアシミニレ
ータ10と実チップ搭載ボード20とは接続コネクタ1
1・21により接続され、この実チップ搭載ボード20
はソフトウェアライブラリの作成が困難な集積回路の実
チップ22・23を二個搭載する。
実チップ22・23は接続コネクタ21を通し、電源線
24、地気線25および残る信号線をハードウェアシミ
為レータ10の接続コネクタ11に接続する。
24、地気線25および残る信号線をハードウェアシミ
為レータ10の接続コネクタ11に接続する。
接続コネクタ11は接続コネクタ21と電源線14、地
気線15および信号線16を有する接続線17で接続さ
れるが、接続線17の数を限定して少数化するため電源
線14以外は二つの実チップ22・230入出力を複式
接続する。電源線14は実チップ22・23の数だけあ
り、切替回路部12のスイッチへ接続される。地気線1
5および信号線16はシミ凰レータ回路へ接続される。
気線15および信号線16を有する接続線17で接続さ
れるが、接続線17の数を限定して少数化するため電源
線14以外は二つの実チップ22・230入出力を複式
接続する。電源線14は実チップ22・23の数だけあ
り、切替回路部12のスイッチへ接続される。地気線1
5および信号線16はシミ凰レータ回路へ接続される。
切替回路部12は制御回路とスイッチとを有し、制御回
路は実チップ指定部13からの実チップ指定を受け、電
源を入力するスイッチを駆動して指定された実チップの
電源線14を電源に接続する。
路は実チップ指定部13からの実チップ指定を受け、電
源を入力するスイッチを駆動して指定された実チップの
電源線14を電源に接続する。
実チップ指定部13は実チップ搭載ボード20に搭載さ
れ九実チップ位置と機能条件との操作指示を受け、実チ
ップ位置を切替回路部12へ、また機能条件をハードウ
ニアシミニレータlOのシミ凰レータ回路(図示省略)
へそれぞれ通知する。
れ九実チップ位置と機能条件との操作指示を受け、実チ
ップ位置を切替回路部12へ、また機能条件をハードウ
ニアシミニレータlOのシミ凰レータ回路(図示省略)
へそれぞれ通知する。
電源が接続されず、電源供給がない実チップは集積回路
として動作することがなく、また稼働する実チップへは
影響を与えることがない。
として動作することがなく、また稼働する実チップへは
影響を与えることがない。
上記実施例で切替回路部は周知の技術でよく、図示およ
び上記説明により限定されるものではない。実チップを
二個搭載した例を図示・説明したが三個以上でも同様に
実現できる。電源線だけを別々に接続して切替え指定す
る技術で説明したが、電源線以外の制御線または駆動線
を設備してもよい。
び上記説明により限定されるものではない。実チップを
二個搭載した例を図示・説明したが三個以上でも同様に
実現できる。電源線だけを別々に接続して切替え指定す
る技術で説明したが、電源線以外の制御線または駆動線
を設備してもよい。
以上説明したように本発明のハードウェアシミ為レータ
は、複数の実チップを搭載出来るI・−ドウエア実チッ
プ搭載ボードを用意し、複数の中から1つの実チップを
選択して接続することにより、複数の実チップ搭載ボー
ドを用意して、1シミ工レーシ四ン単位毎に、繁雑に取
り替える必要がなくなり、更に複数の実チップに対して
接続替えを不要にするという効果がある。更にこの結果
、ノ・−ド9エアシミエレータと実チップ搭載ボードと
の接続コネクターの接触不良や差し違えによる実チップ
を破壊させてしまうことがなくなり、ま九、複数のハー
ドウェア実チップ搭載ボードを用意する必要が無くなる
のでシミ為し−シツンコストを低くする効果がある。
は、複数の実チップを搭載出来るI・−ドウエア実チッ
プ搭載ボードを用意し、複数の中から1つの実チップを
選択して接続することにより、複数の実チップ搭載ボー
ドを用意して、1シミ工レーシ四ン単位毎に、繁雑に取
り替える必要がなくなり、更に複数の実チップに対して
接続替えを不要にするという効果がある。更にこの結果
、ノ・−ド9エアシミエレータと実チップ搭載ボードと
の接続コネクターの接触不良や差し違えによる実チップ
を破壊させてしまうことがなくなり、ま九、複数のハー
ドウェア実チップ搭載ボードを用意する必要が無くなる
のでシミ為し−シツンコストを低くする効果がある。
第1図は本発明のノー−ドウエアシミュレータの一実施
例を示すブロック図である。 10・・・・・・ハードウェアシミュレータ、11゜2
1・・・・・・接続コネクタ、12・・・・・・切替回
路部、13・・・・・・実チップ指定部、17・・・・
−・接続線、20・・・・・・実チップ搭載ボード、2
2.23・・・・・・実チップ。 代理人 弁理士 内 原 晋
例を示すブロック図である。 10・・・・・・ハードウェアシミュレータ、11゜2
1・・・・・・接続コネクタ、12・・・・・・切替回
路部、13・・・・・・実チップ指定部、17・・・・
−・接続線、20・・・・・・実チップ搭載ボード、2
2.23・・・・・・実チップ。 代理人 弁理士 内 原 晋
Claims (1)
- 複数の実チップを搭載した一枚の実チップ搭載ボード
を接続する接続コネクタと、この接続コネクタとの接続
線のうち入力指定にしたがった前記複数のうちの一つの
実チップとの接続線を内部回路に切替え接続する切替回
路部と、この切替回路部へ前記複数のうちのどの一つの
実チップを接続するかの指定を出力する実チップ指定部
とを有することを特徴とするハードウェアシミュレータ
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099502A JPH02276977A (ja) | 1989-04-18 | 1989-04-18 | ハードウェアシミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1099502A JPH02276977A (ja) | 1989-04-18 | 1989-04-18 | ハードウェアシミュレータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02276977A true JPH02276977A (ja) | 1990-11-13 |
Family
ID=14249049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1099502A Pending JPH02276977A (ja) | 1989-04-18 | 1989-04-18 | ハードウェアシミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02276977A (ja) |
-
1989
- 1989-04-18 JP JP1099502A patent/JPH02276977A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5600788A (en) | Digital test and maintenance architecture | |
US5757201A (en) | Universal testing device for electronic modules with different configurations and operating parameters | |
EP0453106B1 (en) | Electrical assemblies | |
JPH04250644A (ja) | マルチチップ実装ic | |
JPH02276977A (ja) | ハードウェアシミュレータ | |
EP0471760B1 (en) | A method and an apparatus for testing the assembly of a plurality of electrical components on a substrate | |
JP2505032B2 (ja) | 半導体集積回路 | |
JP2647209B2 (ja) | 電気回路の試験方法 | |
JP3005518B2 (ja) | フロッピーディスクドライブの機種切替方式 | |
JPH05160759A (ja) | 切替制御方式 | |
JP2636461B2 (ja) | 制御リレーの動作確認方法 | |
JP2020144581A (ja) | 信号切替装置 | |
JPH10303302A (ja) | プログラマブル論理デバイス | |
JPS6345605A (ja) | 複合制御装置 | |
JPH04138681A (ja) | 自動種別選択レベル変換複合回路 | |
JPH10105287A (ja) | 拡張ボードの接続方式 | |
JPH0760331B2 (ja) | 装置接続切換システム | |
JPS62277799A (ja) | 基板増設方式 | |
Foster | Hybrid Integrated Circuit Development | |
JP2000295348A (ja) | 回路ボード装置 | |
JPH03201450A (ja) | 半導体試験装置 | |
JPH03212947A (ja) | Icパッケージ | |
JPS644209B2 (ja) | ||
JPH04112339A (ja) | マイクロプロセッサ | |
JPS63298511A (ja) | 電源装置 |