NO168446B - Parallellsynkron drift - Google Patents

Description

Denne oppfinnelsen vedrører en anordning for å frembringe parallellsynkron drift av minst to mikroprosessorer i et datamaskinsystem.

Moderne datamaskiner og datamaskinsystemer omfatter ofte mikroprosessorer som utfører delfunksjoner. For å opp-

nå stor pålitelighet ved utføringen av disse, er det øn-skelig å samtidig utføre delfunksjonene i to mikroprosessorer som arbeider parallellt. De må arbeide synkront for å muliggjøre sammenligning av deres resultater. Deres taktfrekvens er bestemt av datamaskinsystemets taktenhet, som får sin frekvens dividert i takttellerne til mikro-prosessorne. Det er ofte en fast divisjonsfaktor på fire. Hvis det er nødvendig med videre divisjon, kan denne pas-sende utføres ved hjelp av en JK-vippe forbundet med de respektive taktinnganger. Et problem når man skal syn-kronisere to eller flere mikroprosessorer er at deres indre funksjoner ikke er tilgjengelige fra utsiden. Det er derfor ikke mulig å oppnå parallellsynkronisering ved hjelp av en tilbakeføringspuls.

Foreliggende oppfinnelse vedrører en anordning som kan brukes til å bringe to eller flere mikroprosessorer i parallellsynkron drift. Oppfinnelsen kjennetegnes av ved-lagte patentkrav.

Oppfinnelsen ifølge patentkravene er beskrevet nedenfor

ved hjelp av de medfølgende tegninger, hvor figur 1 viser en utførelse av oppfinnelsen og figur 2 en annen utførel-se. Figur 3 viser signalenes tidsforløp ved synkronisering.

Figur 1 er et logisk skjema hvor anordningen omfatter en "negerende eksklusiv eller"-krets 3, og en "og"-krets 4 forbundet til to takttellere 1, 2, som hver er forbundet med en mikroprosessor, 6, 7. Datamaskinsystemets taktenhet Cl er koblet til inngangen av takttelleren 1. Utgangen av kretsen 4 er koblet til inngangen på den andre takttelleren 2, en inngang av kretsen 4 er koblet til systemets taktenhet Cl. Frekvensen til denne taktenheten blir dividert med en faktor 4 i takttellerne 1, 2. Utgangene fra takttellerne 1, 2 er hver koblet til en inngang på kretsen 3, utgangen fra denne er koblet til den andre inngangen på kretsen 4.

Utgangen av kretsen 3 vil være null når det er forskjell mellom utgangene til takttellerne 1, 2. Systemets taktsignal blir da forhindret av kretsen 4 i å nå takttelleren 2. Hvis det ikke er noen forskjell mellom signalene på utgangene av takttellerne, er utgangen av kretsen 3 "en", og kretsen 4 tillater systemets taktsignaler å

nå takttelleren 2. Av dette følger at når det ikke er synkronisering mellom takttellerne, vil telleren 2 bli periodisk stanset inntil parallellsynkronisering oppstår (se nærmere- beskrivelse i forbindelse med figur 3) .

Figur 2 viser en annen utføringsform. En aritmetisk krets 5 som omfatter en JK-vippe til hver mikroprosessor, er koblet mellom systemets taktenhet og mikroprosessorene. Den aritmetiske kretsen dividerer systemets taktfrekvens med en faktor 2,, med det resultat at den totale frekvens-divisjonen blir med en faktor åtte. JK-inngangene til den vippen som har sin utgang koblet til taktinngangen til den andre mikroprosessoren 2, er vanligvis koblet til utgangen fra den logiske kretsen 3. Dette erstatter "og"-kretsen 4 på figur 1.

Tidsdiagrammet i figur 3 viser innfasingen til parallellsynkronisering mellom mikroprosessorene i det tilfellet hvor frekvensen til systemets taktenhet Cl blir dividert med en faktor åtte, ifølge figur 2. I diagrammet angir A-j^, B-j^ og C-^ f rekvensde lings for løpet i mikroprosessoren

1, mens A2 , E$2 og C2 angir f rekvensdelingsf or løpet i mikroprosessoren 2. En av de to mest mulig ugunstige tilfellene er vist i diagrammet.

For å beskrive innfasingen blir en positiv periode be-tegnet med en logisk "en" og en negativ periode med en logisk "null". A forandrer tilstand når Cl går fra 0 til 1, B forandrer tilstand når A går fra 1 til 0, og C forandrer tilstand når B går fra 1 til 0. Cl pulsene til A2 blir stoppet når det er forskjell mellom Ci og C2• Ifølge diagrammet oppstår dette første gang når C-^ går fra 0 til 1 etter Cl-perioden 3. A2 blir i tilstand 1 inntil Cl-perioden når C^ har gått fra 1 til 0, dvs. etter periode 8. Da mottar A2 pulsen fra Cl, og går fra 1 til 0. Samtidig går B2 fra 1 til 0 og C2 fra 0 til 1. Da oppstår igjen en forskjell mellom C-^ og Q2 slik at A2 igjen blir blokkert for Cl-pulsene. Denne forskjellen vedvarer inntil Ci igjen går fra 0 til 1, noe som finner sted etter periode 11. Heretter er det likhet mellom Ai og A2, Bi og B2, Ci og C2» dvs. en tilstand med parallellsynkronisering. Uavhengig av hva slags divisjonsfaktor som brukes for Cl-frekvensen, finner innfasingen alltid sted senest i løpet av 1, 5 ganger sy-klustiden for takttellerne. Figur 3 forklarer også innfasingen av anordningen ifølge figur 1, med den forskjell at neddelingen bruker en faktor 4, og således eksisterer bar e frekvensdelingsfor løpene A og B.

Claims (3)

1. Anordning for å fremkalle parallellsynkron drift av en første og en andre mikroprosessor (1, 2) i et datamaskinsystem, hvor taktfrekvensen til mikroprosessorene oppnås ved intern neddeling av en taktfrekvens fra systemet, karakterisert ved at anordningen omfatter en omkobler (4) for å bryte og slutte veien for systemets taktsignal til taktinngangen på den andre mikroprosessoren (2) , og en logisk krets (3) for å kontrolere omkobleren (4), idet kretsens (3) to innganger er koblet til taktutgangene på mikroprosessorene (1, 2) slik at når det er forskjellige signaler på deres innganger, forårsaker nevnte logiske krets at omkobleren (4) bryter veien for systemets taktsignal, mens det ved likhet mellom signalene på taktutgangene, forårsaker nevnte logiske krets at bryteren slutter nevnte vei, slik at det oppnås en trinnvis innfasing til parallellsynkronisering.

2. Anordning som angitt i krav 1, karakterisert ved at den logiske kretsen (3) utgjøres av en "negerende eksklusiv eller"-krets og at omkobleren (4) utgjøres av en "og"-krets.

3. Anordning soim angitt i krav 1, karakterisert ved at omkobleren (4) er innbefattet i en dividerende aritmetisk krets (5), som utgjøres av en første og en andre JK-vippe koblet mellom systemets taktenhet og taktinngangen til en mikroprosessor som er tilordnet hv,er vippe, idet den andre JK-vippen har sin utgang tilkoblet til den andre mikroprosessoren (2), og dens J- og K-innganger koblet til utgangen av den logiske kretsen (3), hvor nevnte andre JK-vippe utfører funksjonen til omkobleren (4)..