DK163751B - Parallelsynkron drift - Google Patents

Description

o

1 DK 163751 B

Opfindelsen angår et kredsløb til tilvejebringelse af parallelsynkron drift af mindst to mikroprocessorer i et datamaskinesystem, hvilket kredsløb er af den i krav l's indledning angivne art.

5 I moderne datamaskiner og datamaskinesystemer findes ofte mikroprocessorer, med hvis hjælp der udføres delfunktioner. For at opnå stor driftssikkerhed ved udførelsen af disse delfunktioner, er det ønskeligt samtidigt at udføre nævnte delfunktioner i to parallelt arbejdende mikroprocesso-10 rer. Mikroprocessorerne må arbejde synkront for at muliggøre sammenligning af deres resultater. Deres klokfrekvens styres fra datamaskinens systemklok, som neddeles i mikroprocessorernes kloktællere. Der findes ofte en fast neddeling med en faktor 4. ønskes yderligere neddeling sker det hensigtsmæssigt 15 ved hjælp af en JK flip-flop, som er forbundet med klokind-gangene. Et problem ved synkronisering af to eller flere mikroprocessorer er, at deres interne funktioner er utilgængelige udefra. Det er derfor ikke muligt at tilvejebringe parallel synkronisme ved hjælp af en tilbagestillingsimpuls.

20 Den foreliggende opfindelse angår et kredsløb ved hjælp af hvilket to eller flere mikroprocessorer bringes til parallel synkron drift. Opfindelsen kendetegnes ved det i den kendetegnende del af krav 1 angivne.

Opfindelsen forklares i det følgende nærmere under 25 henvisning til tegningen, på hvilken fig. 1 viser en udførelsesform af opfindelsen, fig. 2 viser en anden udførelsesform, og fig. 3 viser signalernes tidsforløb ved synkronisering. Fig. 1 viser et logikdiagram, hvor kredsløbet, der 30 omfatter en "negerende eksklusiv eller"-kreds 3 og en "og"--kreds 4, er forbundet med to kloktællere 1,2, som hver tilhører en mikroprocessor 6,7. Datamaskinens systemklok Cl er forbundet med den ene kloktæller l's indgang. Med den anden kloktæller 2's indgang er forbundet kredsen 4's udgang, hvis 35 ene indgang er forbundet med systemklokken Cl. I kloktællerne neddeles systemklokkens frekvens med en faktor 4. Kloktællerne

2 DK 163751 B

o 1/2's udgange er forbundet med hver sin indgang på kredsen 3, hvis udgang er forbundet med den anden indgang på kredsen 4.

Ved signalforskel mellem kloktællerne 1,2's udgange bliver kredsen 3's udgang spændingsløs. Herved blokeres kred-5 sen 4 og systemkloksignalet hindres i at nå kloktælleren 2.

Ved signallighed mellem kloktællernes udgange er kredsen 3's udgang spændingsførende, hvorved kredsen 4 tillader at system-kloksignaler når kloktælleren 2. Heraf følger, at ved asynkronisme mellem kloktællerne, standses kloktælleren 2 periodevis 10 indtil der indtræffer parallelsynkronisme (nærmere beskrevet i forbindelse med fig. 3).

Fig. 2 viser en anden udførelsesform. Mellem systemklokken og mikroprocessorerne er med hver mikroprocessor forbundet et aritmetisk kredsløb 5 omfattende en JK-flip-flop.

15 Det aritmetiske kredsløb 5 neddeler systemklokkens frekvens med en faktor 2, hvilket medfører, at den samlede frekvens-neddeling bliver en faktor 8. JK-indgangene til den flip-flop, hvis udgang er forbundet med den anden mikroprocessor 7's klokindgang er fælles forbundet med den logiske kreds 31 s 20 udgang. Herved erstattes "og"-kredsen 4's funktion i fig. 1.

Fig. 3 viser ved hjælp af et tidsdiagram indfasningen mellem mikroprocessorerne til parallel synkronisme, i det tilfælde, hvor systemklokken Cl's frekvens neddeles en faktor 8 ifølge fig. 2. I diagrammet er A^, og frekvensnedde-25 lingsforløbet i mikroprocessor 1, mens Aj, Έ>2 °9 C2 er ne^de- lingsforløbet i mikroprocessor 2. Et af de to mulige ugunstig ste tilfælde er vist i diagrammet. For at kunne beskrive indfasningen betegnes en positiv periode med et logisk ettal, mens en negativ periode betegnes med et logisk nul. A skifter 30 når Cl går fra 0 til 1, B skifter, når A går fra 1 til 0, og C skifter, når B går fra 1 til 0. Ved ulighed mellem og C2 standses Cl-impulserne til A2. Ifølge diagrammet sker det første gang, når C-^ går fra 0 til 1 efter tredje Cl-periode. A2 er i stilling 1 til og med den Cl-periode, 35 hvor er gået fra 1 til 0, dvs. efter periode 8. A2 modtager her en Cl impuls og går fra 1 til 0. Samtidig går B2 fra

3 DK 163751 B

o 1 til O og C2 fra 0 til 1. Herved opstår atter ulighed mellem Ci og C2, hvorved A2 atter blokeres for Cl-impulser. Denne ulighed varer indtil atter går fra 0 til 1, hvilket sker efter periode 11. Herefter er der lighed mellem A^ og A2, 5 og B2 samt og C2, dvs. der er parallelsynkronisme. Uaf hængigt af med hvilken faktor Cl-frekvensen er neddelt sker indfasningen altid senest inden for 1,5 gange kloktællernes cyklustid. Fig. 3 forklarer også indfasningen af kredsløbet ifølge fig. 1 med den forskel, at her sker neddelingen med 10 en faktor 4, hvorfor kun frekvensdelingsforløbene A og B findes.

15 20 25 30 35

Claims (3)

4 DK 163751 B o Patentkrav,

1. Kredsløb til tilvejebringelse af parallelsynkron drift af en første og en anden mikroprocessor (6,7) i et datamaskinesystem, hvor mikroprocessorernes klokfrekvens opnås 5 ved intern neddeling af en systemkloks frekvens, kendetegnet ved, at kredsløbet omfatter en omskifter (4) til afbrydelse henholdsvis slutning af systemklokkens signalvej til den anden mikroprocessors (2) klokindgang, samt til styring af omskifteren (4) en logisk kreds (3)., hvis to indgange er 10 forbundet med mikroprocessorernes (6,7) klokudgange på en sådan måde, at ved signalulighed mellem sine indgange styrer den omskifteren (4) til at afbryde systemklokkens signalvej, | medens ved signallighed på klokudgangene styrer den omskifte- 1 ren til at slutte signalvejen, hvorved en trinvis indfasning 15 med parallelsynkronisme opnås.

2. Kredsløb ifølge krav 1,kendetegnet ved, at den logiske kreds (3) omfatter en "negerende eksklusiv eller"-kreds, og at omskifteren (4) omfatter en "og"-kreds.

3. Kredsløb ifølge krav 1, kendetegnet ved, 20 at omskifteren (4) indgår i et dividerende aritmetisk kredsløb (5) omfattende en første og en anden JK-flip-flop, som er forbundet mellem systemklokken og hver sin mikroprocessors klokindgang, hvor den anden JK-flip-flop, hvis udgang er forbundet med den anden mikroprocessor (7), har sine J- og K-ind- 25 gange forbundet med den logiske kreds (3) udgang, hvorved nævnte anden JK-flip-flop udfører omskifterens (4) funktion. 30 35