JPH11224205A - プロセス制御システム - Google Patents

プロセス制御システム

Info

Publication number
JPH11224205A
JPH11224205A JP10330639A JP33063998A JPH11224205A JP H11224205 A JPH11224205 A JP H11224205A JP 10330639 A JP10330639 A JP 10330639A JP 33063998 A JP33063998 A JP 33063998A JP H11224205 A JPH11224205 A JP H11224205A
Authority
JP
Japan
Prior art keywords
thread
semaphore
signal
waiting
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10330639A
Other languages
English (en)
Other versions
JP3707273B2 (ja
Inventor
Kazunori Nishihara
一紀 西原
Takaaki Hiramatsu
孝章 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Publication of JPH11224205A publication Critical patent/JPH11224205A/ja
Application granted granted Critical
Publication of JP3707273B2 publication Critical patent/JP3707273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】 スレッド間の同期制御において、待機スレッ
ドがタイムアウトにより再始動すると、セマフォー（共
有変数）の値が不適正になる。 【解決手段】 待機スレッドは、他のスレッドからのシ
グナル又はタイムアウトによって再始動する。タイムア
ウトの場合、セマフォーの値が不適正になる可能性があ
るが、その場合には、新しく設けたシグナルカウンタの
値を利用してセマフォーの値を訂正できる。具体的に
は、ダミー待機スレッドが生成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、マルチタスクコ
ンピュータシステムにおける共用資源（リソース）に対
する排他的なアクセス制御に関する。特に、この発明
は、処理スレッド間の高度な通信同期を取るための条件
変数に関わるものである。
【０００２】
【従来の技術及びその課題】現在のコンピュータシステ
ムでは、複数のプロセスが１又は複数のプロセッサ上で
並行して実行されることがある。それらのプロセス間に
おいては、しばしば記憶装置、入出力装置及びメモリ等
の資源が共用される。複数のプロセスが同じデータ及び
メモリまたは同じ資源を利用して動作しなければならな
い場合には、何等かの機構を用意し、資源に対する相互
排他的なアクセスを実現することが必要になる。そのよ
うな機構は、プロセスのプリエンプト方式（優先実行方
式）に従うマルチタスクをサポートしている単一プロセ
ッサシステムでも必要である。つまり、ある時点では、
特定の資源に対しただ１つのプロセスだけにアクセス権
を与える機構が必要である。さらに、１つのコンピュー
タシステムで複数のプロセッサが動作を実行していて、
動作を正常に完了させるためにそれらプロセッサ間で相
互調整が必要である場合、プロセッサ間の処理の同期を
取るためには何等かの工夫が必要がある。
【０００３】セマフォーは、共用資源に対するアクセス
を調整する同期機構である。セマフォーはその内部にカ
ウンタを有しており、そのカウンタには、非負整数をと
る値が管理される。そのカウンタの初期値は、通常、セ
マフォーが管理する資源の個数に設定される。バイナリ
セマフォーの初期値は１である。また、セマフォーの初
期化後は、通常、獲得処理（wait）と開放処理（signa
l）の２つの場合のみアクセスが許容される。あるプロ
セスがバイナリセマフォーを獲得すると、そのプロセス
がセマフォーを解放するまでは、他のプロセスは同じセ
マフォーを獲得することはできない。１より大きな値を
もっているセマフォーは、カウントセマフォーと呼ばれ
る。カウントセマフォーは、複数のプロセスにより獲得
できる。カウントセマフォーの値は、獲得される度に１
ずつ減算される。値がゼロになると、いずれかのプロセ
スがセマフォーを解放するまでは、新たにセマフォーを
獲得しようとしてもブロックされる。このように、セマ
フォーは共用資源を相互排他的に使用できるようにする
ものである。
【０００４】条件変数は、セマフォーと同じような同期
機構である。第１のプロセス群（１つまたは複数のプロ
セスで構成される）が条件変数の下で待ち状態の場合、
第２のプロセスが再始動するための「シグナル」または
「ブロードキャスト」を送信しない限り、第１のプロセ
ス群はブロックされたままである。第２のプロセスが条
件変数に対し「シグナル」を送信すると、当該条件変数
の下でブロックされている第１のプロセス群のいずれか
のプロセスが再始動される。第２のプロセスが条件変数
に対し「ブロードキャスト」を送信すると、第１のプロ
セス群に属するすべてのプロセスが再始動される。条件
変数の下でブロックされているプロセスがない場合は、
条件変数に対しシグナルまたはブロードキャストを送信
しても、当然何も実行されない。
【０００５】条件変数方式では構造化アクセス機能が利
用できるため、お互いにロックしているプロセスを簡単
に訂正できる。一方、実際のシステムでは構成要素に関
するタイムアウト機能が必要であるため、プロセス同期
化機構でもタイムアウト機能を実現する必要がある。
【０００６】
【課題を解決するための手段】本発明は、プロセッサの
動作上の遅れが最小になるように、自己管理型分散シス
テムにおいて非同期対話プロセスの排他機能を可能にす
る装置及び方法を提供するものである。また、本発明
は、時間が重要な意味をもつアプリケーションにおける
システム信頼性を向上させるためのプロトコルも提供す
る。また、本発明は、遊休状態の分散プロセッサによる
計算時間の無駄を省く通信プロトコルも提供する。さら
に、本発明は、プリミティブな同期装置しか備わってい
ないオペレーティングシステムに、強力な同期機構を提
供するものである。このように、この発明の装置及び方
法は、条件変数が備わっていないオペレーティングシス
テムでも条件変数を使用できるようにするものである。
【０００７】条件変数は、自己管理型分散システムにお
いて、非同期に対話するプロセッサが相互排他機能を利
用できるようにするものである。また、条件変数は通信
プロトコルとしても利用でき、これにより時間が重要な
意味を持つアプリケーションでシステムを使用できるよ
うにし、プロセッサの遊休状態により引き起こされる無
駄な計算時間を最小限に抑えることができる。この発明
の装置には、マルチプロセッシングコンピューティング
環境における共用資源へのアクセスを制御するシステム
も含まれる。この発明の方法にれば、タイムアウトが発
生した時に対処できる条件変数が提供される。条件変数
はセマフォーに似ているが、条件変数はmutexロック機
能を利用してスレッドを待ち状態にすることができる
点、およびシグナルをブロードキャストできる点でセマ
フォーとは異なっている。条件変数は、１つのセマフォ
ーと２つのカウンタとで実現されている。一方のカウン
タは待ち状態のスレッドをカウントし、他方のカウンタ
はセマフォーに対しシグナルを送信するスレッド数をカ
ウントしている。
【０００８】本発明は、望ましくは、セマフォー値を仲
立ちとして複数のスレッド間において同期制御を行う方
法であって、前記セマフォー値がゼロの場合にそれを獲
得しようとしたスレッドが待機状態におかれる待機処理
工程と、他のスレッドから再始動シグナルが発行された
場合に待機スレッドがあればそれを再始動させるシグナ
ル処理工程と、待機状態が一定時間継続した場合に待機
スレッドを再始動させかつ前記セマフォー値を減少させ
るタイムアウト処理工程と、前記タイムアウト工程と相
前後して、他のスレッドから再始動シグナルが発行され
て前記セマフォー値が増加することによりそれが不適正
の値になった場合に、それを判定する不適正判定工程
と、前記不適正が判定された場合にダミー待機処理を行
って前記セマフォー値を適正にするダミー待機処理工程
と、を含むことを特徴とする。
【０００９】
【発明の実施の形態】以下に、図面を参照しながら、こ
の発明に係る実施形態を詳細に説明する。なお、同じ数
字は対応する構成要素を示している。
【００１０】図１は、分散マルチプロセッシングシステ
ム１０を示したもので、複数のプロセッサ１２と資源１
４が相互接続システム１６を介して接続されている。マ
ルチプロセッシングシステム１０は、リアルタイムシス
テム、広域ネットワーク、またはローカルエリアネット
ワークであってもよい。また、１次プロセッサと複数の
２次プロセッサとで構成されるネットワークでもよい。
ただし、この場合、２次プロセッサ同士はピアツーピア
（対等）ネットワークで実行され、１次プロセッサの監
視は受けないものとする。さらに、マルチプロセッシン
グシステム１０は単一のコンピュータでもよい。この場
合、図１に示されている各プロセッサは独立した処理ス
レッドになるため、別々の処理スレッド間で同期を取る
必要がある。プロセッサ１２は、分散コンピューティン
グ環境における個別スレッドでもよい。基本的には、本
発明においては、資源が競合関係にあるオブジェクト、
又は別のオブジェクトとの同期が必要なオブジェクトで
あれば、効果を期待できる。
【００１１】図２は、図１の相互接続システム１６を中
心としたブロック図である。図２に示されるように、相
互接続システム１６にはメモリ４０が含まれ、インター
フェース４２を介してスレッド４４と通信している。イ
ンターフェース４２には、記憶装置４６及び入出力（I/
O）装置４８も接続されている。メモリ装置４０には、
実行可能プログラムを記憶するための記憶領域４１、デ
ータを記憶するためのデータ記憶領域４３、及び条件変
数モジュール４５が含まれている。
【００１２】マルチプロセッシングシステム１０の操作
時には、複数のプロセスＰ１〜Ｐｎを実行するために、
各プロセスＰｉは複数のスレッド４４のいずれかに割り
当てられる。これらのプロセスの実行可能コードは、記
憶領域４３に記憶されている。記憶領域４３には、プロ
セスの処理対象になるデータも含まれている。記憶領域
４３は、図２に示されるように、別々の記憶領域４３ｉ
〜４３ｎに論理的に分割され、データ構造体を記憶でき
るようになっている。プロセスＰ１〜ＰＮの実行時に
は、データ記憶領域４３、データ記憶装置４６、及び入
出力装置４８等の各種システム資源に対するアクセスの
同期をとることが望まれる。このようにすることで任意
の時点では、ただ１つのスレッドまたは限られた数のス
レッドにだけ、これらの資源に対するアクセス権を与え
ることができる。
【００１３】図３は、条件変数モジュール４５を論理的
に図示したものである。条件変数モジュール４５には、
要素としてレコードＲｉが含まれている。各レコードＲ
ｉには、１つの条件変数が含まれる。各条件変数は、任
意のスレッド４４からアクセス可能である。
【００１４】図４は、条件変数モジュール４５の各要素
Ｒｉの内容を示すブロック図である。条件変数モジュー
ル４５の各要素Ｒｉは、セマフォー５０、シグナルカウ
ンタ５１、及び、待ち状態カウンタ５２で構成されてい
る。待ち状態カウンタ５２は待ち状態にあるスレッド４
４の数を示していて、そのようなスレッド数に応じて増
減するものである。セマフォー５０は、スレッドにより
待ち状態におかれたりスレッド４４からのシグナルを受
け取ったりして、各スレッド間の処理の同期を取るため
に使用される。シグナルカウンタ５１は、スレッドによ
り出されたシグナル数を示している。
【００１５】条件変数は、幾つかの点でセマフォーと同
様である。ただし、セマフォーがデータに対するアクセ
スを制御することでプロセス（つまりスレッド）の同期
をとっているのに対し、条件変数はデータの値を基にス
レッドの同期をとっている。複数のスレッドが連携処理
を実行する場合、データが特定の状態になるか又は特定
の事象が発生するまで、待ち状態におかれる。このよう
に、条件変数は同期をとるためのオブジェクトとして使
用され、特定の事象が発生してロックが解除されるまで
スレッドがロック状態のままにしておかれる。ロック
は、同時に解除されることもあり、また、タイムアウト
が発生するかあるいは他のスレッドが条件変数に対しシ
グナルを発行することで解除されることもある。条件変
数は、使用時には、常に、mutexロックに関連付けられ
ている。
【００１６】ここで、mutexロックは、特殊なバイナリ
セマフォーであり、所有者スレッド情報を有し、そのセ
マフォーを獲得したスレッドのみが開放処理を行うこと
ができるというものである。本実施形態では、通常のバ
イナリセマフォーの他、metexセマフォーを利用でき
る。
【００１７】スレッドとは、あるプロセスにおいて制御
が順次に実行される場合の１つの単位である。スレッド
は、現在、処理実行中のこともあり、待ち状態（つま
り、処理が中断されている）のこともある。上記mutex
は同期を取るためのオブジェクトで、複数のスレッドが
共用データに対するアクセスの逐次化を図るために使用
される。mutexは相互排他機能を実現するためのもので
ある。この相互排他機能は、あるスレッドがmutexに対
しロックをかけると、同じスレッドがmutexのロックを
解除するまではそのスレッドがオーナーの状態を継続す
ることで実現されている。
【００１８】スレッドは待ち状態になると、特定の事象
が発生するまで（signalセマフォーが特定のスレッドに
対し送られるかまたはbroadcastセマフォーがすべての
スレッドに対し送られるまで）待ち状態を継続する。特
定の事象が発生しない場合は、無限待ち状態になる。あ
るいは、セマフォー（signalまたはbroadcast）を受け
取るかタイムアウトが発生するまで、待ち状態を継続す
る。タイムアウトが発生して待ち状態のスレッドが再始
動されてからセマフォーが受け取られると、セマフォー
カウンタ５０にはカウント１が残ったままになる。つま
り、次のスレッドの待ち状態処理は正しく行われない。
これに関しては図５及び図６を用いて後に詳述する。
【００１９】条件変数をインプリメントするために、図
２に示されているメモリ装置４０は幾つかの条件変数を
受け取り及び発行する。プロシージャー“Initialize”
は、条件変数を初期設定し及び獲得する。プロシージャ
ー“CondWait”はmutexを解放し、条件変数にシグナル
が送られてくるのを待つ。このシーケンスは、並行プロ
シージャー処理が他のスレッドによりこのシーケンスに
関連付けられずに行われる。言い換えると、条件変数
“CondWait”は、アトミックに処理される。条件変数に
対しシグナルまたはブロードキャストが送られると、そ
の条件変数に属する待ち状態のスレッドのいずれか又は
すべてが再始動され、mutexが獲得される。プロシージ
ャー“CondWaitTimed”と“CondWait”とは同じである
が、前者にタイムアウト値の引数が用意されている点が
異なっている。タイムアウトで指定する時間内で処理が
行われないと、スレッドは待ち状態から元の状態に自動
的に戻る。条件変数“CondSignal”は、条件変数にシグ
ナルを送る。条件変数“CondBroadcast”は、条件変数
にブロードキャストを送る。条件変数“CondTerminat
e”は、条件変数を終了させる。これらの条件変数の使
用方法については、後で説明する。
【００２０】図５は、シグナルカウンタが備わっていな
い従来のコンピュータシステムにおけるwait及びbroadc
astシグナルの通常のインプリメンテーションを示した
タイミングチャートである。説明のため、セマフォー
（カウンタ）の値（分子）及びセマフォーで待つスレッ
ド数（分母）を表す分数として、セマフォー５０の状態
が便宜上表現されている。実際には、セマフォーの値だ
けが管理されている。
【００２１】いま、スレッド１（CondBroadcast）及び
スレッド２（CondWaitTimed）が処理を行っている。時
間Ｔ１では、待ち状態カウンタ５２（condcount）及び
セマフォー５０（condsem）の状態に示されているよう
に、初期状態では待ち状態のスレッドはなく、カウント
はゼロである。時間Ｔ２では、スレッド２は待ち状態に
なり、セマフォー５０で待つスレッド数は１だけ増加す
る。スレッド２は待ち条件変数を獲得し、signalセマフ
ォーが送られてくるかタイムアウトが発生することで再
始動されるまで待つ。待ち状態カウンタ５２は１に設定
される。時間Ｔ３では、スレッド１はsignalセマフォー
を送信してスレッド２を再始動した後、スレッド１は待
ち状態になる。セマフォー５０で待つスレッド数はゼロ
になる。セマフォーの値（分子）も０である。時間Ｔ４
では、スレッド２は待ち状態カウンタ５２を１だけ減少
させる。このタイミングチャートで示されているよう
に、スレッド２はスレッド１からのsignalセマフォーに
より再始動される。
【００２２】図６は図５と同じ事象を示しているが、タ
イムアウトが発生する点が異なっている。時間Ｔ１で
は、スレッド１及びスレッド２が処理を行っており、待
ち状態のスレッドはない。したがって、待ち状態カウン
タ５２はゼロに設定され、セマフォー５０の値はゼロに
設定されている。時間Ｔ２では、スレッド２は待ち状態
になり、待ち状態カウンタ５２を１だけ増加させる。ス
レッド２は、waitセマフォーシグナルが送られてくるか
またはタイムアウトが発生するまで待ち状態になる。時
間Ｔ３では、スレッド２はタイムアウトが発生すること
で再始動される。時間Ｔ４では、スレッド１はsignalを
セマフォー５０へ送信し、セマフォー５０の値は１にな
る。しかし、スレッド２はタイムアウトによりすでに再
始動されているため、スレッド１からのsignalはスレッ
ド２の再始動でなく、セマフォー５０の値は不正な値に
なる。時間Ｔ５では、スレッド２は待ち状態カウンタ５
２を１だけ減少させる。したがって、次の“CondWait”
条件変数処理は正しい処理を行うことができない。
【００２３】これに対し、図７は、スレッド１と２の処
理を示したタイミングチャートであるが、シグナルカウ
ンタ５１（sigcount）が追加されている。図７では、ス
レッド２がスレッド１からのsignalセマフォーにより再
始動される点では、通常のルーチンに従った処理が行わ
れている。まず時間Ｔ１では、システムは条件が初期設
定された状態で設定される。つまり、待ち状態カウンタ
５２及びセマフォー５０の値は両方共ゼロに設定され
る。さらに、シグナルカウンタ５１もゼロに設定され
る。時間Ｔ２では、スレッド２が待ち状態になり、セマ
フォー５０で待つスレッド数は１だけ増加する。スレッ
ド２はsignalセマフォーが送られてくることにより、wa
it条件変数を獲得するか、またはタイムアウトが発生し
て再始動されるまで、待ち状態になる。待ち状態カウン
タ５０は１に設定される。図５で示した場合と同様に、
待ち状態のスレッド２は、タイムアウトが引き起こされ
る前に、時間Ｔ３でスレッド１からのsignalセマフォー
により再始動される。また、時間Ｔ３では、スレッド１
はSignalの数をSigcountに設定する。時間Ｔ４では、待
ち状態カウンタが１だけ減少される。時間Ｔ５では、シ
グナルカウンタは１だけ減少される。このように、シグ
ナルカウンタ５１を追加しても、通常の処理の実行には
影響を与えない。
【００２４】図８は、タイムアウトが発生してスレッド
２を再始動させるとき、本発明によるスレッド１及び２
の処理を示したものである。このケースは図６に示した
ケースと同じであるが、シグナルカウンタ５１が追加さ
れている点が異なっている。時間Ｔ１でシステムは初期
設定され、この時、待ち状態、シグナル、及びセマフォ
ー５０〜５２はゼロに設定される。時間Ｔ２で、スレッ
ド２は処理を待つかまたは中断しなければならない条件
を検出する。したがって、スレッド２は“ConWaitTime
d”を実行し、signalセマフォーが送られてくるかタイ
ムアウトが発生することで再始動されるまで待つ。この
ため、時間Ｔ２では、待ち状態カウンタ５２は１に設定
され、セマフォー５０で１つのスレッドが待ち状態であ
ることを示す。
【００２５】時間Ｔ３で、スレッド２はタイムアウトが
発生したことで再始動され、セマフォー５０には待ち状
態のスレッドは存在しなくなる。時間Ｔ４では、signal
セマフォーがブロードキャストされる。スレッド２はす
でに再始動されているにもかかわらず、signalセマフォ
ーはスレッド２の再始動を試みる。シグナルカウンタ５
１はスレッド１により１に設定され、セマフォー５０の
値は１だけ増加される。このように、セマフォー５０は
待ち状態スレッドの数を正しく表すことができない。
【００２６】時間Ｔ５では、待ち状態カウンタ５２は時
間Ｔ３で発生したタイムアウトに応答して１だけ減少さ
れる。待ち状態カウンタ５２はゼロになり、シグナルカ
ウンタ５１（１に設定されたまま）はシグナルの超過数
を表す。このように、セマフォー５０の状態は、シグナ
ルカウンタの値を使用して訂正することができる。
【００２７】時間Ｔ６では、ダミー処理が開始される。
つまり、スレッド２はシグナルカウンタ５１の値によ
り、「シグナル」を受けた回数だけ待ち処理を実行す
る。この処理により、セマフォー５０の値は、ゼロに設
定される。このように、シグナルカウンタ５１を追加す
ることで、セマフォー状態を訂正できる。つまり、１ま
たは複数のスレッドがタイムアウトにより再始動されて
も、シグナルカウンタ５１はすべてのスレッドが再始動
された時点でセマフォーカウンタ５０をゼロにリセット
できる。
【００２８】図９〜図１１は、この発明の方式及び方法
を使用しない従来のシステムを示している。図９は、シ
グナルカウンタ５１を使用しないコンピュータシステム
１０の従来の初期値設定方法を示している。コンピュー
タシステム１０を初期設定するために、待機スレッドカ
ウンタ（condcount）５２が０に設定され、セマフォー
（condsem）が０に設定される。
【００２９】図１０は、“CondSignal”条件変数処理の
サブルーチンを示したものである。ステップＳ１０で
は、条件変数によりアクセスを制御される共用資源の排
他ロックを取得できるまで待ち、ロックが取得できたな
らば、次の処理ステップに進む。
【００３０】ステップＳ１２では、メモリ装置４０の待
機スレッド数カウンタ（condcount）５２を検査する。
待機スレッド数カウンタ（condcount）５２の値が０よ
り大きい場合は、処理はステップＳ１３に進む。０以下
の場合は、処理はステップＳ１４にジャンプする。ステ
ップＳ１３では、セマフォー（condsem）５０で待機し
ているスレッドを再始動するため、signalをセマフォー
（condsem）５０に発行する。次に、ステップＳ１５に
移る。ステップ１４では、Ｓ１０で獲得したロックを開
放する。次に処理はステップＳ１５に進み、制御は主ル
ーチンへ戻る。
【００３１】図１１は、シグナルカウンタが備わってい
ないシステムにおける“CondWait”条件変数処理のサブ
ルーチンを示したものである。ステップＳ１６では、条
件変数によりアクセスを制御される共用資源の排他ロッ
クを獲得できるまで待ち、ロックが獲得できたならば、
次の処理ステップＳ１７へ進む。ステップＳ１７では、
待機スレッド数カウンタ（condcount）５２に１を加算
し、Ｓ１６で獲得したロックを開放し、セマフォー（co
ndsem）５０にsignalが発行されるまで待機する。セマ
フォー（condsem）５０にSignalが発行されることによ
り、再始動したら、待機スレッド数カウンタ（condcoun
t）５２から１を減算し、制御は主ルーチンに戻る。
【００３２】図１２〜１４は、この発明に係る方法を示
したものである。図１２は、システム初期設定を示した
ものであるが、シグナルカウンタ（sigcount）５１及び
待機スレッド数カウンタ（condcount）５２、シグナル
カウンタ（sigcount）５１へのアクセスを排他制御する
ロックが追加されている。ステップＳ２０では、セマフ
ォー（condsem）５０は初期値０に、待機スレッド数カ
ウンタ（condcount）５２及びシグナルカウンタ（sigco
unt）５１は０に設定される。
【００３３】図１３は、“CondSignal”条件変数処理の
サブルーチンを示したものである。ステップＳ２１で、
条件変数によりアクセスを制御される共用資源の排他ロ
ック及び条件変数を構成するカウンタにアクセスするた
めのロックを獲得できるまで待ち、ロックが獲得できた
ならば次の処理ステップＳ２２へ進む。ステップ２２
で、メモリ装置４０の待機スレッド数カウンタ（condco
unt）５２を検査する。待機スレッド数カウンタ（condc
ount）５２の値が０より大きな値に設定されている場
合、処理はステップＳ２４に進む。０以下の場合は処理
はステップＳ２６へ直接ジャンプする。
【００３４】ステップＳ２４では、シグナルカウンタ
（sigcount）５１に１を加算し、セマフォー（condse
m）５０で待機しているスレッドを再始動するためsigna
lをセマフォー（condsem）５０に対して発行する。ステ
ップＳ２６では、獲得していたロックを開放し、制御は
主ルーチンへ戻る。
【００３５】図１４は、“CondWait”条件変数処理のサ
ブルーチンを示したものである。ステップＳ３０では、
条件変数によりアクセスを制御される共用資源の排他ロ
ックを獲得できるまで待ち、ロックが獲得できたなら
ば、次のステップＳ３４へ進む。
【００３６】ステップＳ３４では、待機スレッド数カウ
ンタ（condcount）５２、シグナル数カウンタ（sigcoun
t）５１にアクセスするためのロックを獲得するまで待
ち、獲得できたならば、待機スレッド数カウンタ（cond
count）５２に１を加算し、ロックを開放する。次にス
テップＳ３６へ進む。
【００３７】ステップＳ３６では、条件変数によりアク
セスを制御される共有資源の排他ロックを開放し、セマ
フォー（condsem）５０でsignal又はタイムアウトの発
生を待つ。セマフォー５０に対しsignalが発行される
か、タイムアウトが発生したことにより、再始動される
と、次のステップＳ３８へ進む。ステップＳ３８では、
待機スレッド数カウンタ（condcount）５２、シグナル
数カウンタ（sigcount）５１にアクセスするためのロッ
クを獲得するまで待ち、獲得できたならば、待機スレッ
ド数カウンタ（condcount）５２から１を減算し、次の
ステップＳ４０へ進む。
【００３８】ステップ４０では、スレッドがセマフォー
（coundsem）５０へのsignalが発行されたために再始動
したのか、タイムアウトしたのかを検査する。signalに
より再始動した場合は、処理はステップＳ４２へ進む。
そうでない場合、処理はステップＳ４４へ直接ジャンプ
する。
【００３９】ステップＳ４２では、シグナルカウンタ
（sigcount）５１から１を減算する。次に、処理はステ
ップＳ４４へ進む。ステップＳ４４で、待機スレッド数
カウンタ（condcount）５２が０に設定されていて、し
かもシグナルカウンタ（sigcount）５１が０より大きい
かどうか判断する。両方の条件が満たされている場合、
処理はステップＳ４６へ進む。満たされていない場合、
処理はステップＳ５０へジャンプする。
【００４０】ステップＳ４６では、ダミー wait処理が
実行され、シグナルカウンタ（sigcount）５１から１を
減算する。次に、処理はステップＳ４８へ進む。ステッ
プＳ４８で、シグナルカウンタ（sigcount）５１が０に
設定されたかどうかを判別する。シグナルカウンタ（si
gcount）５１が０に設定された場合、処理はステップＳ
５０へ進む。設定されていない場合、処理はステップＳ
４６へ戻る。
【００４１】ステップＳ５０では、待機スレッド数カウ
ンタ（condcount）５２、シグナルカウンタ（sigcoun
t）５１にアクセスするためのロックを開放する。次
に、条件変数にアクセスするためのロックを獲得するま
で待ち、獲得できたならば、制御は主ルーチンへ戻る。
【００４２】上記実施形態によれば、タイムアウト機能
付きの条件変数を実現できる。セマフォーによる条件変
数自体は従来から知られているが、上記実施形態によれ
ば、タイムアウト機能が付加された条件変数を実現でき
る。
【００４３】ここで、タイムアウト処理は、セマフォー
の機能を利用して実行され、タイムアウト発生タイミン
グは制御できない。よって、開放処理（signal処理）と
タイムアウト処理とがほとんど同時に起こった場合、開
放処理で読み出されるセマフォーの値が、タイムアウト
前の値であるかタイムアウト後の値であるか判別できな
くなる。具体的に説明すると、シグナル処理とタイムア
ウト処理とが相前後して発生した場合、シグナル処理を
行うスレッドは、待機スレッド数カウンタから、タイム
アウトしたスレッドを含んだ待機スレッド数を読み出す
可能性がある。この場合、必要な数より多い数のシグナ
ルが発生してしまう。その状態では、最終的にセマフォ
ーの値が０より大きな値（正の値）となり、次にウエイ
ト処理を行うスレッドが期待通りにウエイトせず、セマ
フォーを獲得して処理を終了してしまうという問題が生
じる。これに対し、上記実施形態によれば、シグナルカ
ウンタが設けられ、その値に基づいてダミー処理を実行
することにより、セマフォーの値を強制的に修正でき
る。ダミー処理では、待機状態から起きてきたスレッド
が待機スレッド数から１を減算してその値が０になり、
シグナルカウンタが正の値をもっている時に実行され
る。具体的には、シグナルカウンタの値だけ待機処理を
呼び、シグナルカウンタの値を０に戻す処理が実行され
るる。ちなみに、タイムアウトしたスレッドだけでな
く、正常にシグナルにより再起動したスレッドでもダミ
ー処理が必要となる場合がある。その理由は、タイムア
ウト処理とシグナル処理がほとんど同時に発生した場合
に、機構の実現方法如何によっては、一連の処理の結
果、最後に処理されるスレッドがタイムアウトしたスレ
ッドである保証はなく、問題を検知するスレットが正常
にシグナル処理により再起動されたスレッドになる可能
性があるからである。
【００４４】上記で説明した実施例では、適切にプログ
ラムされた汎用コンピュータがデータ処理を制御してい
る。しかし、これらの処理機能は、システムレベル全体
の制御を実行する中央処理装置部とその中央処理装置部
の制御下で特定の計算、機能等の処理を実行する独立専
用回路とを備えた、単一目的集積回路（ASIC等）を使用
して実現することもできる。また、この処理は、独立し
た専用またはプログラマブル集積電子回路あるいは装置
（PAL、PLA、FPGA、及びPLD等のハードワイヤード電子
または論理装置等）を使用して実現することもできる。
通常、図１０〜１２のフローチャートを実行できる有限
状態マシンに接続されている装置または装置の集合を使
用し、データ処理を制御できる。
【００４５】好ましい実施態様を参照しながらこの発明
を説明したが、この実施態様は説明上のもので、制約的
なものではない。特許請求の範囲で定義しているこの発
明の精神と範囲に反することなしに、各種変更が可能で
ある。
【図面の簡単な説明】
【図１】 この発明の特徴を実現している分散プロセッ
サシステムを示すブロック図である。
【図２】 図１の分散プロセッサシステムの相互接続シ
ステムを示すブロック図である。
【図３】 図１の分散プロセッサシステムの条件変数モ
ジュールを論理的に示す図である。
【図４】 図３の条件変数モジュールの各要素を示すブ
ロック図である。
【図５】 コンピュータシステムのタイミング図であ
る。
【図６】 タイムアウトが発生したときのコンピュータ
システムのタイミング図である。
【図７】 シグナルカウンタを使用するコンピュータシ
ステムのタイミング図である。
【図８】 タイムアウトが発生したときにシグナルカウ
ンタを備えているコンピュータシステムのタイミング図
である。
【図９】 シグナルカウンタを備えていないコンピュー
タシステムにおけるセマフォーの使用方法を示したフロ
ーチャートである。
【図１０】 シグナルカウンタを備えていないコンピュ
ータシステムにおけるセマフォーの使用方法を示したフ
ローチャートである。
【図１１】 シグナルカウンタを備えていないコンピュ
ータシステムにおけるセマフォーの使用方法を示したフ
ローチャートである。
【図１２】 シグナルカウンタを備えたコンピュータシ
ステムにおける条件変数の使用方法を示しているフロー
チャートである。
【図１３】 シグナルカウンタを備えたコンピュータシ
ステムにおける条件変数の使用方法を示しているフロー
チャートである。
【図１４】 シグナルカウンタを備えたコンピュータシ
ステムにおける条件変数の使用方法を示しているフロー
チャートである。
【符号の説明】
４４ スレッド、５０ セマフォー、５２ 待ち状態カ
ウンタ、５１ シグナルカウンタ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 他のスレッドからのシグナルの発行又は
    タイムアウト状態の発生まで待機状態におかれるスレッ
    ドについて、その処理をブロックしておくセマフォー
    と、 待機スレッド数をカウントする待機カウンタと、 待機スレッドのタイムアウト状態に基づいて当該待機ス
    レッドを再始動させ、前記待機カウンタを減少させる手
    段と、 再始動シグナルに応答して再始動させる待機スレッドに
    ついて出された再始動シグナルの個数をカウントするシ
    グナルカウンタと、 前記再始動シグナルの個数分の待機スレッドを再始動
    し、前記待機カウンタと前記シグナルカウンタを減少さ
    せる手段と、 前記スレッドが前記待機カウンタ及び前記シグナルカウ
    ンタへアクセスできないように排他的にロックする手段
    と、 前記再始動シグナルの個数がゼロを越えかつ前記待機ス
    レッドの個数がゼロであるか否かを判定する手段と、 前記再始動シグナルの個数がゼロを越えかつ前記待機ス
    レッドの個数がゼロの場合に、前記再始動シグナルの個
    数に等しい個数のダミー待機処理を実行する手段と、 を含むことを特徴とするシステム。
  2. 【請求項２】 セマフォー値を仲立ちとして複数のスレ
    ッド間において同期制御を行う方法であって、 前記セマフォー値がゼロの場合にそれを獲得しようとし
    たスレッドが待機状態におかれる待機処理工程と、 他のスレッドから再始動シグナルが発行された場合に、
    待機スレッドがあればそれを再始動させるシグナル処理
    工程と、 待機状態が一定時間継続した場合に待機スレッドを再始
    動させるタイムアウト処理工程と、 前記タイムアウト処理工程と相前後して他のスレッドか
    ら再始動シグナルが発行され、これにより前記セマフォ
    ー値が増加して不適正の値になった場合にそれを判定す
    る不適正判定工程と、 前記不適正が判定された場合にダミー待機処理を行って
    前記セマフォー値を適正にするダミー待機処理工程と、 を含むことを特徴とする同期制御方法。
  3. 【請求項３】 請求項２記載の方法において、更に、 前記再始動シグナルが発行された場合にシグナルカウン
    タの値を増加させるシグナルカウンタ増加工程と、 再始動シグナルの発行により待機スレッドが再始動した
    場合に前記シグナルカウンタの値を減少させるシグナル
    カウンタ減少工程と、 を含み、 前記ダミー待機処理工程では、前記シグナルカウンタの
    値に相当する個数のダミー待機処理が実行され、シグナ
    ルカウンタの値がゼロに初期化されることを特徴とする
    同期制御方法。
JP33063998A 1997-11-21 1998-11-20 プロセス制御システム Expired - Fee Related JP3707273B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/976,178 US6026427A (en) 1997-11-21 1997-11-21 Condition variable to synchronize high level communication between processing threads
US08/976,178 1997-11-21

Publications (2)

Publication Number Publication Date
JPH11224205A true JPH11224205A (ja) 1999-08-17
JP3707273B2 JP3707273B2 (ja) 2005-10-19

Family

ID=25523821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33063998A Expired - Fee Related JP3707273B2 (ja) 1997-11-21 1998-11-20 プロセス制御システム

Country Status (2)

Country Link
US (1) US6026427A (ja)
JP (1) JP3707273B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311333C (zh) * 2002-11-12 2007-04-18 英特尔公司 用于串行互斥体的方法与装置
US8555291B2 (en) 2008-01-17 2013-10-08 Nec Corporation Synchronization control method and information processing device
JP2016511489A (ja) * 2013-03-14 2016-04-14 クアルコム，インコーポレイテッド ゲストオペレーティングシステムおよび仮想プロセッサとともにハイパーバイザを使用するシステムおよび方法
CN112162845A (zh) * 2020-10-30 2021-01-01 北京北信源软件股份有限公司 一种业务进程同步的方法及装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6920634B1 (en) * 1998-08-03 2005-07-19 International Business Machines Corporation Detecting and causing unsafe latent accesses to a resource in multi-threaded programs
US6173442B1 (en) * 1999-02-05 2001-01-09 Sun Microsystems, Inc. Busy-wait-free synchronization
ATE365944T1 (de) * 1999-10-26 2007-07-15 Iontas Ltd Überwachung von rechnerbenutzung
US6662364B1 (en) * 1999-11-05 2003-12-09 Hewlett-Packard Company, L.P. System and method for reducing synchronization overhead in multithreaded code
US6823511B1 (en) * 2000-01-10 2004-11-23 International Business Machines Corporation Reader-writer lock for multiprocessor systems
US7143410B1 (en) * 2000-03-31 2006-11-28 Intel Corporation Synchronization mechanism and method for synchronizing multiple threads with a single thread
US6735760B1 (en) 2000-11-08 2004-05-11 Sun Microsystems, Inc. Relaxed lock protocol
EP1217517A1 (en) * 2000-12-22 2002-06-26 Sun Microsystems, Inc. Synchronizing calls in a server and client system
US6785887B2 (en) * 2000-12-27 2004-08-31 International Business Machines Corporation Technique for using shared resources on a multi-threaded processor
JP3755415B2 (ja) * 2001-04-04 2006-03-15 株式会社デンソー 処理実行装置、当該処理実行装置に搭載される処理プログラム、及び記録媒体
US7089555B2 (en) 2001-06-27 2006-08-08 International Business Machines Corporation Ordered semaphore management subsystem
US7454753B2 (en) * 2001-06-27 2008-11-18 International Business Machines Corporation Semaphore management subsystem for use with multi-thread processor systems
US7080376B2 (en) * 2001-09-21 2006-07-18 Intel Corporation High performance synchronization of accesses by threads to shared resources
US7406690B2 (en) * 2001-09-26 2008-07-29 International Business Machines Corporation Flow lookahead in an ordered semaphore management subsystem
US7143414B2 (en) 2001-09-26 2006-11-28 International Business Machines Corporation Method and apparatus for locking multiple semaphores
WO2003083614A2 (en) * 2002-03-25 2003-10-09 Eternal Systems, Inc. Transparent consistent active replication of multithreaded application programs
FI116166B (fi) * 2002-06-20 2005-09-30 Nokia Corp Menetelmä ja järjestelmä sovellusistuntojen suorittamiseksi elektroniikkalaitteessa, ja elektroniikkalaite
US7036125B2 (en) * 2002-08-13 2006-04-25 International Business Machines Corporation Eliminating memory corruption when performing tree functions on multiple threads
US7512950B1 (en) * 2003-08-14 2009-03-31 Sun Microsystems, Inc. Barrier synchronization object for multi-threaded applications
US20050081204A1 (en) * 2003-09-25 2005-04-14 International Business Machines Corporation Method and system for dynamically bounded spinning threads on a contested mutex
US7383368B2 (en) * 2003-09-25 2008-06-03 Dell Products L.P. Method and system for autonomically adaptive mutexes by considering acquisition cost value
US8578380B1 (en) 2003-12-17 2013-11-05 Vmware, Inc. Program concurrency control using condition variables
US7904907B2 (en) * 2003-12-31 2011-03-08 Intel Corporation Processing architecture having passive threads and active semaphores
US7689992B2 (en) * 2004-06-25 2010-03-30 International Business Machines Corporation Sharing lock mechanism between protocol layers
US7770172B2 (en) * 2004-09-01 2010-08-03 Microsoft Corporation Conditional variables without spinlocks
US20060085698A1 (en) * 2004-10-15 2006-04-20 Microsoft Corporation Synchronization mechanism for tools that drive UI-based applications
US7526634B1 (en) * 2005-12-19 2009-04-28 Nvidia Corporation Counter-based delay of dependent thread group execution
KR100763200B1 (ko) * 2006-02-24 2007-10-04 삼성전자주식회사 인터럽트 가능한 스레드 동기화 방법 및 장치
US8136113B2 (en) * 2006-12-20 2012-03-13 International Business Machines Corporation Method and apparatus for adjusting sleep time of fixed high-priority threads
US20090063881A1 (en) * 2007-08-31 2009-03-05 Mips Technologies, Inc. Low-overhead/power-saving processor synchronization mechanism, and applications thereof
US20090094614A1 (en) * 2007-10-05 2009-04-09 Microsoft Corporation Direct synchronous input
CN102103523A (zh) * 2009-12-22 2011-06-22 国际商业机器公司 锁分配控制的方法和装置
US20120254552A1 (en) * 2011-03-30 2012-10-04 Arm Limited Memory access remapping
US9542236B2 (en) 2011-12-29 2017-01-10 Oracle International Corporation Efficiency sequencer for multiple concurrently-executing threads of execution
US10095548B2 (en) * 2012-05-21 2018-10-09 Nvidia Corporation Mechanism for waking common resource requests within a resource management subsystem
US9465655B2 (en) * 2012-11-28 2016-10-11 Htc Corporation Method for managing threads using executing time scheduling technique and electronic device using the same method
US10025642B2 (en) 2014-11-25 2018-07-17 Red Hat, Inc. Wake-up ordering of processing streams using sequential identifiers
US11144368B2 (en) * 2019-06-18 2021-10-12 Qualcomm Incorproated Providing self-resetting multi-producer multi-consumer semaphores in distributed processor-based systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253423A5 (ja) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
JP2866241B2 (ja) * 1992-01-30 1999-03-08 株式会社東芝 コンピュータシステムおよびスケジューリング方法
US5515538A (en) * 1992-05-29 1996-05-07 Sun Microsystems, Inc. Apparatus and method for interrupt handling in a multi-threaded operating system kernel
US5586318A (en) * 1993-12-23 1996-12-17 Microsoft Corporation Method and system for managing ownership of a released synchronization mechanism
US5656274A (en) * 1995-02-24 1997-08-12 National Science Council Of Taiwan Thromboxane A2 receptor antagonism and antioxidant action of cinnamophilin and its derivatives
US5771382A (en) * 1995-06-05 1998-06-23 International Business Machines Corporation System and method for synchronizing static variable initialization and reference under a multi-threaded computer environment
US5630136A (en) * 1995-06-09 1997-05-13 Sun Microsystems, Inc. Method and apparatus for serializing access to multithreading unsafe resources
US5822588A (en) * 1995-06-09 1998-10-13 Sun Microsystem, Inc. System and method for checking the use of synchronization locks in a multi-threaded target program
US5706515A (en) * 1996-03-25 1998-01-06 Sun Microsystems, Inc. System and method for implementing an atomic wait for notification operation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1311333C (zh) * 2002-11-12 2007-04-18 英特尔公司 用于串行互斥体的方法与装置
US8555291B2 (en) 2008-01-17 2013-10-08 Nec Corporation Synchronization control method and information processing device
JP2016511489A (ja) * 2013-03-14 2016-04-14 クアルコム，インコーポレイテッド ゲストオペレーティングシステムおよび仮想プロセッサとともにハイパーバイザを使用するシステムおよび方法
US10133598B2 (en) 2013-03-14 2018-11-20 Qualcomm Incorporated Systems and methods of using a hypervisor to assign virtual processor priority based on task priority and to schedule virtual processors for guest operating systems
CN112162845A (zh) * 2020-10-30 2021-01-01 北京北信源软件股份有限公司 一种业务进程同步的方法及装置
CN112162845B (zh) * 2020-10-30 2023-10-13 北京北信源软件股份有限公司 一种业务进程同步的方法及装置

Also Published As

Publication number Publication date
JP3707273B2 (ja) 2005-10-19
US6026427A (en) 2000-02-15

Similar Documents

Publication Publication Date Title
JP3707273B2 (ja) プロセス制御システム
US5524247A (en) System for scheduling programming units to a resource based on status variables indicating a lock or lock-wait state thereof
CN106790694B (zh) 分布式系统及分布式系统中目标对象的调度方法
EP0475282B1 (en) Synchronous method and apparatus for processors
US8495266B2 (en) Distributed lock
US7506339B2 (en) High performance synchronization of accesses by threads to shared resources
US7536582B1 (en) Fault-tolerant match-and-set locking mechanism for multiprocessor systems
US7065765B2 (en) Serializing event handling in a threaded system with no wait states
US20050125789A1 (en) Executing processes in a multiprocessing environment
JPH05197604A (ja) マルチプロセッサ・コンピュータ及びその動作方法
US6021457A (en) Method and an apparatus for minimizing perturbation while monitoring parallel applications
US5875320A (en) System and method for synchronizing plural processor clocks in a multiprocessor system
US7493618B2 (en) Fault tolerant mutual exclusion locks for shared memory systems
US8225320B2 (en) Processing data using continuous processing task and binary routine
US6029219A (en) Arbitration circuit for arbitrating requests from multiple processors
Liu et al. Lock-free scheduling of logical processes in parallel simulation
Le Lann Chapter 11 Synchronization
Wang et al. Solving the group priority inversion problem in a timed asynchronous system
CN115934287B (zh) 应用系统多服务集群下定时任务调度方法
JP2001022720A (ja) マルチプロセッサシステム
JPS6336545B2 (ja)
Georgiev et al. Some Analysis of the Timing Parameters in Real-time Embedded Systems
JPH0877039A (ja) テスト方法
JPH07200486A (ja) 情報処理装置
JP2514671B2 (ja) デ―タアクセス制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees