NL9401602A

NL9401602A - Method for detecting a loss of synchronization in a numerical communication network and a terminal for applying the method.

Info

Publication number: NL9401602A
Application number: NL9401602A
Authority: NL
Inventors: Denis Dumont
Original assignee: Sagem
Priority date: 1993-09-07
Filing date: 1994-09-29
Publication date: 1996-05-01
Also published as: FR2709899A1; DE4435215A1; NL194630B; GB2293731B; GB9419837D0; NL194630C; GB2293731A; FR2709899B1; DE4435215B4; CH689850A5

Description

Titel: Werkwijze voor het opsporen van een verlies van synchronisatie in een numeriek communicatienet en een terminal voor het toepassen van de werkwijze.Title: Method for detecting a loss of synchronization in a numerical communication network and a terminal for applying the method.

De uitvinding heeft betrekking op een werkwijze voor het opsporen van een verlies van logische synchronisatie tussen een gegevens-zendterminal en een ontvangstterminal van een numeriek communicatienet. Opgemerkt wordt dat de uitvinding geen betrekking heeft op het opsporen, overeenkomstig de fase van de ontvangen gegevensbits, dat dient voor het sturen van een oscillator die de momenten bepaalt waarop de ontvangen bits bij het binnenkomen van de ontvanger worden gelezen.The invention relates to a method for detecting a loss of logical synchronization between a data transmitting terminal and a receiving terminal of a numerical communication network. It is noted that the invention does not relate to the tracking, according to the phase of the received data bits, which serves to control an oscillator which determines the moments when the received bits are read upon entering the receiver.

Op een verbinding voor het uitzenden van gegevens, kunnen storingen veroorzaken dat fouten worden gegenereerd bij de ontvangst van de gegevens. Indien deze gegevens numeriek zijn, kunnen ze zijn beschermd door een codewoord dat voor deze gegevens een redundantie waarborgt. Niettemin kan een codede-tector en een foutcorrector in de ontvanger de meetgegevens niet corrigeren of deze bestaan uit een beperkt aantal. Zo niet, dan maakt de ontvanger een geheel blok van gegevens ongeldig.On a data transmission connection, interference can cause errors to be generated when receiving the data. If this data is numeric, it may be protected by a codeword that guarantees redundancy for this data. Nevertheless, a code detector and an error corrector in the receiver cannot correct the measurement data or it consists of a limited number. Otherwise, the recipient invalidates an entire block of data.

Of als het gaat om het uitzenden van gegevens in cellen, gescheiden door een groep van achttallen, zoals bij het uitzenden volgens de techniek van de vermenigvuldiger door asynchrone overdracht (ATM), kan een uitgezonden cel worden verloren zonder dat dit direct wordt gedetecteerd.Or, when it comes to transmitting data in cells separated by a group of eight, such as when using the asynchronous transfer (ATM) multiplier technique, a transmitted cell can be lost without being detected immediately.

Indien de flux van uitgezonden gegevens door de opeenvolgende cellen van te voren een samenvoegingsketen doorloopt, ontvangt een scheidingsketen de gegevens welke uit de ontvanger komen en worden vervolgens logisch gedesynchroniseerd door middel van een samenvoegingsketen want deze zijn over één cel verschoven, dat wil zeggen dat deze zonder succes zal proberen de bits te scheiden van de cel volgend op de cel die is verloren, door middel van een elektronische sleutel die is voorzien voor de verloren cel.If the flux of transmitted data through the successive cells goes through a merge chain in advance, a divide chain receives the data coming from the receiver and is then logically synchronized by means of a merge chain because they are shifted over one cell, i.e. unsuccessfully will attempt to separate the bits from the cell following the cell that has been lost, using an electronic key provided for the lost cell.

Dit verlies van logische synchronisatie verhindert aldus het scheiden van de volgende cellen, derhalve van het toepassen, welke verloren gaan totdat een detectie-algoritme voor een dergelijke fout een procedure voor het hersynchroniseren van de scheidingsketen begint, welke vervolgens de hierboven genoemde verschuiving bepaalt en opheft. Ondertussen blijven talrijke cellen niet toepasbaar en indien het een uitzending van gegevens betreft die onmiddellijk toepasbaar dient te zijn, zoals het numerieke woord, zijn de niet gescheiden gegevens definitief verloren, hetgeen een niet aanvaardbare stilte van een waarneembare duur kan genereren.This loss of logic synchronization thus prevents the separation of the following cells, therefore, of application, which are lost until a detection algorithm for such an error starts a procedure for resynchronizing the separation chain, which then determines and cancels the above-mentioned shift. . Meanwhile, numerous cells remain inapplicable and if it is a broadcast of data that should be immediately applicable, such as the numeric word, the undivided data is lost permanently, which can generate an unacceptable silence of an observable duration.

De uitvinding beoogt deze bezwaren te ondervangen.The object of the invention is to overcome these drawbacks.

Voor dit doel heeft de uitvinding betrekking op een werkwijze voor het opsporen van een verlies van logische synchronisatie tussen twee terminals van een numeriek communicatienet, waarvan de één een zender is en een gegevenskanaal voedt, en de andere een ontvanger is, gekenmerkt doordat deze de volgende stappen omvat: - in het gegevenskanaal wordt een synchronisatiekanaal gereserveerd, waarin de zender een vooraf bepaalde reeks van de zendcodewoorden uitzendt; - de ontvanger leest in het aankomstritme van de zendcodewoorden, een aan de zendreeks identieke reeks van de ontvangstco-dewoorden, en vergelijkt de zend- en ontvangstcodewoorden; - in het geval van een gebrek in gelijkheid tussen de zend- en ontvangstcodewoorden genereert de ontvanger een logische-synchronisatieverliessignaal voor het hersynchroniseren van de twee terminals.For this purpose, the invention relates to a method for detecting a loss of logical synchronization between two terminals of a numerical communication network, one of which is a transmitter and feeds a data channel, and the other is a receiver, characterized by the following steps comprises: - a synchronization channel is reserved in the data channel, in which the transmitter transmits a predetermined series of the transmission code words; the receiver reads in the arrival rhythm of the transmit code words, a sequence of the receive code words identical to the transmit sequence, and compares the transmit and receive code words; in case of a lack of equality between the transmit and receive codewords, the receiver generates a logic sync loss signal for resynchronizing the two terminals.

Hierdoor wordt onmiddellijk op het fysieke niveau van het uitzenden het verlies van logische synchronisatie gedetecteerd, terwijl als dezelfde detectie door het interpreteren van de uitgezonden flux van gegevens zou zijn uitgevoerd, dit met vertraging tot stand zou zijn gekomen en vaak onzeker is.This immediately detects the loss of logic synchronization at the physical level of the broadcast, while if the same detection had been performed by interpreting the transmitted flux of data, it would have been delayed and often uncertain.

Op voordelige wijze worden tijdens het vergelijken van de twee zend- en ontvangstcodewoorden hun respectieve posities in de twee reeksen bepaald en deze posities worden vergeleken om een hersynchronisatiesignaal te verschaffen dat representatief is voor het verschil tussen de genoemde posities.Advantageously, during the comparison of the two transmit and receive codewords, their respective positions in the two arrays are determined and these positions are compared to provide a resynchronization signal representative of the difference between said positions.

Het hersynchroniseren kan derhalve onmiddellijk plaatsvinden .Resynchronizing can therefore take place immediately.

Op nog voordeligere wijze worden bij het uitzenden de bits van het gegevenskanaal en de bits van het synchronisatie-kanaal samengevoegd in opeenvolgende achttallen.Even more advantageously, when transmitting, the bits of the data channel and the bits of the synchronization channel are joined in consecutive octets.

Daar de logische bestanddelen gebruikelijk de bits in achttallen uitzenden, kan een enkele uitzendgolflengte worden toegepast voor het uitzenden van de twee kanalen.Since the logic components usually transmit the bits in octaves, a single transmit wavelength can be used to transmit the two channels.

De uitvinding levert een bijzonder groot voordeel op in het geval dat bij het uitzenden de gegevens worden samengevoegd en bij het ontvangen de gegevens worden gescheiden onder eventuele besturing van het logische-synchronisatieverliessig-naal en het hersynchronisatiesignaal.The invention provides a particularly great advantage in the event that the data is merged upon transmission and the data is separated upon reception under any control of the logic synchronization loss signal and the resynchronization signal.

De uitvinding heeft ook betrekking op een terminal voor een numeriek communicatienet, waarbij deze is ingericht voor het toepassen van de werkwijze volgens de uitvinding en bestu-ringsmiddelen omvat om in een gegevensoverdrachtkanaal een synchronisatiekanaal in te voegen voor het uitzenden van een vooraf bepaalde reeks van zendcodewoorden.The invention also relates to a terminal for a numerical communication network, wherein it is arranged for applying the method according to the invention and comprises control means for inserting in a data transmission channel a synchronization channel for broadcasting a predetermined series of transmission code words. .

In het geval dat de verbindingen bidirectioneel zijn, is de hierboven genoemde terminal op voordelige wijze voorzien van andere besturingsmiddelen voor het aan een ander gegevenskanaal onttrekken van een ander synchronisatiekanaal en voor het ontvangen van een andere vooraf bepaalde reeks zendcodewoorden, en dat is voorzien in vergelijkingsmiddelen die zijn ingericht voor het ontvangen van de zendcodewoorden en de ontvangstcodewoorden en voor het genereren van een logische-synchronisatieverliessignaal in het geval van een gebrek in gelijkheid tussen de zend- en ontvangstcodewoorden.In case the connections are bidirectional, the above-mentioned terminal is advantageously provided with other control means for extracting another synchronization channel from another data channel and for receiving another predetermined set of transmit code words, and comparison means are provided which are arranged to receive the transmit code words and the receive code words and to generate a logical synchronization loss signal in case of a lack of equality between the transmit and receive code words.

De uitvinding zal beter worden begrepen met behulp van de onderstaande beschrijving, aan de hand van de bijgevoegde tekeningen, van de voorkeursuitvoeringsvorm van de zender en van de ontvanger bestemd voor het toepassen van de werkwijze volgens de uitvinding, waarin: fig. 1 een blokdiagram is van een verbinding, waarin een zender met een ontvanger is verbonden voor het toepassen van de werkwijze volgens de uitvinding; fig. 2 als functie van de tijd t, de cellen met de gegevens weergeeft, welke worden uitgezonden overeenkomstig de ATM techniek; fig. 3 een blokdiagram is van een logische synchronisatie van een zendketen overeenkomstig de uitvinding; fig. 4 een blokschema is van een verlies van logische synchronisatie van een ontvangstketen volgens de uitvinding; en fig. 5 als functie van de tijd t, de wijze weergeeft volgens welke de overgezonden bits zijn hergegroepeerd.The invention will be better understood by means of the following description, with reference to the annexed drawings, of the preferred embodiment of the transmitter and of the receiver intended for applying the method according to the invention, in which: fig. 1 is a block diagram a connection in which a transmitter is connected to a receiver for applying the method according to the invention; Fig. 2, as a function of time t, represents the cells with the data transmitted according to the ATM technique; Fig. 3 is a block diagram of a logical synchronization of a transmission chain according to the invention; FIG. 4 is a block diagram of a loss of logic synchronization of a receive circuit according to the invention; and FIG. 5, as a function of time t, illustrates the manner in which the transmitted bits have been regrouped.

De werkwijze volgens de uitvinding is in dit voorbeeld toegepast in een verbinding van de overdracht van de numerieke woorden, samengevoegd en uitgezonden op een numeriek net onder gebruikmaking van het principe van de overdracht door een vermenigvuldiger door asynchrone overdracht (ATM).In this example, the method according to the invention has been applied in a connection of the transmission of the numerical words, combined and transmitted on a numerical network using the principle of the transfer by a multiplier by asynchronous transfer (ATM).

De over te zenden gegevensbits zijn afkomstig van een zendterminal en zijn overgedragen aan een samenvoegingsketen 1, weergegeven in fig. 1, en besturen door een logische-syn-chronisatieketen 2 een zender 3, verbonden door een kabel 4 van het numerieke communicatienet 84.The data bits to be transmitted originate from a transmission terminal and are transferred to a synthesis circuit 1 shown in Fig. 1 and control a transmitter 3 connected by a cable 4 of the numerical communication network 84 by a logic synchronization circuit 2.

Een ontvangstterminal omvat een ontvanger 5, verbonden door middel van de kabel 4, waarvan de uitgang inwerkt op een detector 6 van een verlies van een logische synchronisatie tussen de zender 3 en de ontvanger 5.A receiving terminal comprises a receiver 5, connected by means of the cable 4, the output of which acts on a detector 6 of a loss of a logical synchronization between the transmitter 3 and the receiver 5.

De detector 6 verschaft aan een scheidingsketen 7 de ontvangen gegevensbits zodat een logische-synchronisatieverlies-signaal 8, indien dit het geval is, hierbij een hersynchroni-satiesignaal 9 vergezelt dat de grootte aangeeft van het overeenkomstige logische verschil.The detector 6 provides a separation circuit 7 with the received data bits so that a logical synchronization loss signal 8, if so, herewith accompanies a resynchronization signal 9 indicating the magnitude of the corresponding logical difference.

Op een bekende wijze ontvangt de zender 3 een continue flux van bits en, in dit voorbeeld, zendt deze uit in pakketjes of in cellen 10, zoals is weergegeven in fig. 2, welke zeer schematisch worden gevormd door een veld 11 met gegevens en een veld 12 met bedrijfs- en adressignalen. De cellen 10 arriveren op willekeurige momenten bij de ontvanger 5 die door middel van een buffergeheugen een continue flux van gegevens vrijgeeft.In a known manner, the transmitter 3 receives a continuous flux of bits and, in this example, transmits in packets or in cells 10, as shown in Fig. 2, which are very schematically formed by a field 11 with data and a field 12 with operating and address signals. The cells 10 arrive at random times at the receiver 5, which releases a continuous flux of data by means of a buffer memory.

Men dient goed te begrijpen dat het tijdelijke doorsnijden in de cellen 10 van de flux van gegevens voor hun transport door de fysieke verbinding 4, op een systematische wijze geschiedt, die geen rekening houdt met de betekenis van deze gegevens, verbonden met de voorziene uitvoering of toepassing.It is to be understood that the temporary intersection in the cells 10 of the flux of data for their transport through the physical connection 4 takes place in a systematic manner, which does not take into account the meaning of this data, connected with the envisaged implementation or application.

Met andere woorden indien de gegevens, zoals verderop wordt uitgelegd, zijn gerangschikt in een opeenvolging van patronen voor hun toepassing, zijn de opeenvolgende patronen doorgesneden om te zijn ondergebracht in de opeenvolgende cellen 10, op een wijze die è priori variabel is van een volgend patroon afhankelijk van de relatieve lengte van een patroon en van het gegevensveld 11 van de cellen 10.In other words, if the data, as explained below, are arranged in a sequence of patterns for their application, the successive patterns are intersected to be housed in the successive cells 10, in a manner variable priori from a subsequent pattern depending on the relative length of a pattern and on the data field 11 of the cells 10.

In de onderhavige octrooiaanvrage ontvangt de samenvoe-gingsketen 1 de bits van het numerieke woord afkomstig van een niet weergegeven codeerinrichting en codeert op een bekende wijze de flux van bits om in flux van samengevoegde bits, door middel van een elektronische sleutel die een omcoderingspa-troon 20 bevat met een bekende lengte, hier veel groter dan die van een cel 10.In the present patent application, the aggregation circuit 1 receives the bits of the numeric word from an encoder not shown and encodes in a known manner the flux of bits into flux of merged bits, by means of an electronic key having an encoding pattern 20 with a known length, here much larger than that of a cell 10.

De bits van het patroon 20 zijn hier in een vast ritme in blokken van zeven bits uitgezonden in een gegevenskanaal 19 (fig. 3) naar een buffergeheugen 21 in een parallel/parellel ingang bij het binnenkomen van de keten 2. De zeven uitgangen komen overeen met een register 21 en zijn verbonden met een vermenigvuldiger 22 met acht adresingangen via drie bits 23 met een laag gewicht van een teller 26 bestuurd door een uur-werkketen 27.Here, the bits of the pattern 20 are transmitted in blocks of seven bits in a fixed rhythm in a data channel 19 (FIG. 3) to a buffer memory 21 in a parallel / parallel input upon entering the circuit 2. The seven outputs correspond to a register 21 and are connected to a multiplier 22 having eight address inputs via three bits 23 with a low weight of a counter 26 controlled by an hourly work circuit 27.

Drie opeenvolgende bits 24, met een tussengewicht, van de teller 26 zijn geadresseerd aan de vermenigvuldiger 28 met acht ingangen die de acht opeenvolgende bits 25, met een hoog gewicht, ontvangt van de teller 26 die een zendcodewoord vormen, of een getal van de synchronisatie van het uitzenden. Een synchronisatiekanaal 29 ontstaat bij de uitgang van de vermenigvuldiger 28 en komt aan bij de achtste ingang van de verme- nigvuldiger 22. De uitgang van de vermenigvuldiger 22 verschaft aan de zender 3 de uit te zenden bits.Three consecutive bits 24, at an intermediate weight, of the counter 26 are addressed to the eight-input multiplier 28 which receives the eight consecutive bits 25, of high weight, from the counter 26 forming a transmit code word, or a number of the synchronization of broadcasting. A synchronization channel 29 arises at the output of multiplier 28 and arrives at the eighth input of multiplier 22. The output of multiplier 22 provides the transmitter 3 with the bits to be transmitted.

Aan de uitgang van de ontvanger 5, slaat de detector 6 tijdelijk elk ontvangen achttal op in een bufferregister 61, met een parallel/parallel ingang, weergegeven in fig. 4. Zeven uitgangen, welke overeenkomen met de geheugenposities van het register 61 die de samengevoegde zeven gegevensbits omvatten, zijn verbonden met de ingangen van een vermenigvuldiger 62, waarvan de uitgang is verbonden met een scheidingsketen 7.At the output of the receiver 5, the detector 6 temporarily stores each received eight in a buffer register 61, with a parallel / parallel input, shown in Fig. 4. Seven outputs, corresponding to the memory positions of the register 61 that the merged seven data bits are connected to the inputs of a multiplier 62, the output of which is connected to a separator circuit 7.

Een schuifregister 63 met acht parallelle uitgangen ontvangt het synchronisatiekanaal 29, dat wil zeggen het achtste bit van het register 61 en gaat vooruit in het ritme van een uurwerksignaal 64 afkomstig van een teller van een klok 65 onderworpen aan het ritme van de uitgezonden bits van de ontvanger 5. Het signaal 64 bestuurt ook het geheugen in het bufferregister 61. Fig. 5 geeft afhankelijk van de tijd t de wijze weer waarop de bits van het gegevenskanaal 19 en van het synchronisatiekanaal 29 zijn gegroepeerd en voorkomen aan de uitgang van het register 61.A shift register 63 with eight parallel outputs receives the synchronization channel 29, i.e. the eighth bit of the register 61 and advances in the rhythm of a clock signal 64 from a counter of a clock 65 subject to the rhythm of the transmitted bits of the receiver 5. The signal 64 also controls the memory in the buffer register 61. FIG. 5 shows, depending on the time t, the manner in which the bits of the data channel 19 and of the synchronization channel 29 are grouped and occur at the output of the register 61.

De vermenigvuldiger 62 wordt gestuurd door de klok 65 in een ritme dat zeven maal sneller is dan dat van het signaal 64, teneinde de aanpassing van de snelheid tussen de ontvanger 5 en de scheidingsketen 7 te waarborgen, noodzakelijk voor het onttrekken van het bit van het synchronisatiekanaal 29.The multiplier 62 is controlled by the clock 65 at a rate seven times faster than that of the signal 64, in order to ensure the adjustment of the speed between the receiver 5 and the separation circuit 7 necessary to extract the bit from the synchronization channel 29.

Een teller 66 loopt verder op de besturing van de klok 65 in het ritme van een signaal 67, acht maal minder dan dat van het uurwerksignaal 64. De teller 66 wordt geïnitialiseerd door het begin van het uitzenden van gegevens, door het versturen van een STARTsignaal 70, hier gevormd door de twee synchroni-satiewoorden, eventueel meerdere, maar die niet verschillen van een eenheid die het een keten 69 toestaat de ontvangst van het STARTsignaal 70 te detecteren, en de teller 66 te initia-liseren.A counter 66 continues to control clock 65 in the rhythm of a signal 67, eight times less than that of the clock signal 64. The counter 66 is initialized by the beginning of the transmission of data, by sending a START signal 70, here formed by the two synchronization words, possibly several, but not different from a unit that allows a circuit 69 to detect the reception of the START signal 70, and initialize the counter 66.

De teller 66 vormt acht uitgangen, welke zijn verbonden met het aftrekorgaan 68, die een ontvangstcodewoord verschaffen, hier een ontvangstsynchronisatiegetal 68, bovendien verbonden met de acht uitgangen van een register 63. Het aftrekorgaan 68 verschaft het signaal 8, in de vorm van een aanwijsbit in de actieve toestand, waarbij het resultaat van de aftrekking tussen het zendcodegetal (25) en het ontvangst-codegetal van nul verschillend is. Deze verschaft aanvullend aan de scheidingsketen 7, het resultaat zelf in de vorm van een hersynchronisatiesignaal 9.The counter 66 forms eight outputs, which are connected to the subtractor 68, which provide a receive codeword, here a receive synchronization number 68, additionally connected to the eight outputs of a register 63. The subtractor 68 provides the signal 8, in the form of a pointer bit in the active state, the result of the subtraction between the transmit code number (25) and the receive code number being different. In addition to the separation circuit 7, this provides the result itself in the form of a resynchronization signal 9.

De uitgangen van het aftrekorgaan 68 welke de signalen 8 en 9 verschaffen zijn gevalideerd door het uurwerksignaal 67, dat een coëfficiënt in de vorm van 1/8 voorstelt opdat de validatie daarvan wordt beperkt tot de enkele periode van het signaal 64, waarin de acht bits 25 van éénzelfde zendsynchro-nisatiegetal, bij de afwezigheid van een gebrek in het uitzenden, in het register 64 worden opgeslagen.The outputs of the subtractor 68 providing the signals 8 and 9 are validated by the clock signal 67, which represents a 1/8 coefficient so that its validation is limited to the single period of the signal 64, in which the eight bits 25 of the same transmission synchronization number, in the absence of a defect in the transmission, are stored in the register 64.

Het functioneren van de hierboven genoemde ketens zal nu worden uitgelegd.The functioning of the above mentioned chains will now be explained.

De samengevoegde gegevens afkomstig van de samenvoegings-keten 1 worden uitgezonden van de zender 3 naar de vermenigvuldiger 22 van de keten 2, die de aanpassing van het noodzakelijke ritme waarborgt door het feit dat deze in elke uitgezonden achttal een synchronisatiebit (25) invoegt, afkomstig van de teller 26, bij elke keer dat de drie bits 23 met een laag gewicht een adresseringscyclus van de vermenigvuldiger tot stand brengen, dat wil zeggen dat bij acht de teller 26 niet verder loopt. Aan het begin van iedere dergelijke cyclus, adresseren de drie bits 24 een andere ingang van de vermenigvuldiger 28, zodat de acht bits 25 met zwaar gewicht zijn verbonden met het einde van de acht cycli, namelijk 64 laat de teller 26 niet verder lopen. Het getal weergegeven door de acht bits 25 met zwaar gewicht die het codewoord is of het synchronisatiegetal bestemd voor de ontvanger 5, is dus toegenomen met één eenheid en is uitgezonden, zoals hierboven uitgelegd, derhalve 64 niet volgend. De teller 26 gaat weer lopen van eenzelfde stand na het uitzenden van 256 mogelijke combinaties van de bits 25 met een zwaar gewicht.The merged data from the merge circuit 1 is transmitted from the transmitter 3 to the multiplier 22 of the circuit 2, which ensures the adjustment of the necessary rhythm by inserting a synchronization bit (25) into each transmitted eight of the counter 26, each time the three low weight bits 23 establish an addressing cycle of the multiplier, that is, at eight, the counter 26 stops running. At the beginning of each such cycle, the three bits 24 address a different input from the multiplier 28, so that the eight heavy weight bits 25 are connected to the end of the eight cycles, namely 64, counter 26 does not continue to run. Thus, the number represented by the eight heavy weight bits 25 which is the codeword or the sync number destined for the receiver 5 has increased by one unit and has been transmitted, as explained above, therefore not 64. The counter 26 returns to the same position after the transmission of 256 possible combinations of the bits 25 with a heavy weight.

De zender 3 en de ontvanger 5 waarborgen op een bekende wijze het uitzenden van de gegevensflux door middel van de cellen 10.The transmitter 3 and the receiver 5 ensure in a known manner the transmission of the data flux by means of the cells 10.

Het register 61 van de detector 6 ontvangt de achttallen, het bit (25) van het synchronisatiekanaal 29 is telkens opgeslagen in het register 63. Na ontvangst van de acht bits 25 welke deel uitmaken van éénzelfde uitgezonden getal, worden de uitgangen van het aftrekorgaan 68 gevalideerd door het signaal 67 gedurende één enkele periode van het signaal 64, zodat de vergelijker 68 in het ritme van de aankomst van de zendcode-woorden de reeks leest, welke een vooraf bepaalde progressie volgt, hier geen eenheid, van de ontvangstcodewoorden. Deze reeks, gevormd door de opeenvolgende woorden welke verschijnen aan de uitgang van de teller 66, is identiek aan de uitgezonden reeks en de vergelijker 68 vergelijkt de zend- en ont-vangstcodewoorden.The register 61 of the detector 6 receives the eight numbers, the bit (25) of the synchronization channel 29 is each time stored in the register 63. After receiving the eight bits 25 which form part of the same transmitted number, the outputs of the subtractor 68 validated by the signal 67 for a single period of the signal 64, so that the comparator 68 reads in the rhythm of the arrival of the transmission code words the sequence which follows a predetermined progression, not a unit here, of the reception code words. This sequence, formed by the consecutive words appearing at the output of the counter 66, is identical to the transmitted sequence and the comparator 68 compares the transmit and receive code words.

In het geval van een gebrek in gelijkheid tussen het getal van het zendcodewoord, gerepresenteerd door de acht bits 25 en dat van het voorziene ontvangstcodewoord verschaft door de teller 66, krijgt het synchronisatieverliessignaal 8 de actieve stand en het signaal 9 krijgt de waarde van de vertraging van de ontvangstteller 66 door vergelijking met de zware gewichten 25 van de zendteller 26. Eén eenheid in dit verschil komt derhalve overeen met een blok van 64, niet van de teller 26, dat wil zeggen met de lengte van de acht achttallen noodzakelijk voor het uitzenden van een getal van een zendcodewoord (25) .In case of a lack of equality between the number of the transmit codeword represented by the eight bits 25 and that of the provided receive codeword provided by the counter 66, the sync loss signal 8 becomes the active state and the signal 9 becomes the value of the delay of the reception counter 66 by comparison with the heavy weights 25 of the transmission counter 26. One unit in this difference therefore corresponds to a block of 64, not of the counter 26, that is, the length of the eight octaves necessary for transmission. of a number from a transmit code word (25).

Aldus wordt een vertraging gedetecteerd en gecorrigeerd, welke uit 255 blokken van acht achttallen kan bestaan.A delay is thus detected and corrected, which may consist of 255 blocks of eight octets.

Opgemerkt wordt dat het mogelijk is een vertraging te detecteren en meten welke korter is dan een blok van acht achttallen, voorzien van een register 63 zich uitstrekkend over twee achttallen en de gelijksoortige bits 25 in elk van de twee achttallen worden vergeleken door middel van de acht exclusieve OF-poorten (niet weergegeven) dienend als vergelijker. Het bit opgeslagen in het register 63 met het meest geringe gewicht van elk achttal bits 25, evenwel rekening houdend met de progressieve verschuiving veroorzaakt door de toename van het register 63, verschaft de positie voor de overeenkomstige exclusieve OF-poort een permanent logisch uitgangsniveau 1, een permanente dissonantie aangevend. Het bit met het meest geringe gewicht verandert immers de stand van een getal van een opvolgend codewoord, terwijl alle andere van de zeven andere bits 25 ten minste één keer onveranderd blijven na een verandering van de stand van het getal.It is noted that it is possible to detect and measure a delay that is shorter than a block of eight octals, provided with a register 63 extending over two octals and the similar bits 25 in each of the two octals are compared by the eight exclusive OR gates (not shown) serving as comparator. The bit stored in the least weighted register 63 of each of the eight bits 25, however, taking into account the progressive shift caused by the increase in register 63, the position for the corresponding exclusive OR gate provides a permanent logic output level 1, indicating a permanent dissonance. After all, the bit with the least weight changes the position of a number of a subsequent code word, while all the other of the seven other bits remain unchanged at least once after a change of the position of the number.

Het detecteren van de positie van de bits 25 met het meest lage gewicht kan aldus worden gerealiseerd binnen een iets grotere periode dan die van het uurwerksignaal 64. Nu de verschuiving van deze positie ten opzichte van de normale positie bekend is kunnen de acht overeenkomstige ingangen van het aftrekorgaan 68 worden gevoed door respectievelijk de acht vermenigvuldigers met acht ingangen, niet weergegeven. Deze vermenigvuldigers worden geadresseerd door drie bits welke deze verschuiving representeren teneinde op het aftrekorgaan 68 een achttal van de bits 25 in een correct kader toe te passen, dat wil zeggen overeenkomend met éénzelfde synchroni-satiegetal, welk achttal een verschuiving kan voorstellen bevattende tussen 0 en 7 bits in vergelijking met de voorziene positie daarvan (register 63 zoals weergegeven heeft slechts één achttal).The detection of the position of the bits 25 with the lowest weight can thus be realized within a slightly longer period than that of the clock signal 64. Now that the shift of this position from the normal position is known, the eight corresponding inputs of the subtractor 68 is powered by the eight multipliers with eight inputs respectively, not shown. These multipliers are addressed by three bits representing this shift in order to apply to the subtractor 68 eight of the bits 25 in a correct frame, i.e. corresponding to one and the same synchronization number, which eight may represent a shift between 0 and 7 bits compared to their provided position (register 63 as shown has only one eight).

De waarde van de overeenkomstige verschuiving kan dus met het hersynchronisatiesignaal 9 zijn verschaft om de nauwkeurigheid van de informatie welke deze verschaft te vergroten.Thus, the value of the corresponding shift can be provided with the resynchronizing signal 9 to increase the accuracy of the information it provides.

De signalen 8 en 9 dienen ook om de detector 6 te hersyn-chroniseren om de goede fysieke ontvangst van de gegevens te herstellen. Daarboven dient in deze toepassing het signaal 8 voor het besturen van de scheidingsketen 7 waarvoor deze een hersynchronisatie procedure in gang zet. Een dergelijke procedure is bekend en wordt derhalve hier niet beschreven. In dit voorbeeld staat het hersynchronisatiesignaal 9 toe dat de scheidingsketen 7 zich op een vooraf bepaalde wijze hersyn-chroniseert, derhalve snel aangezien het voldoende is om zijn juiste positie terug te vinden in het samenvoegings- en schei-dingspatroon, door het corrigeren van zijn foutieve positie door de waarde van zijn vertraging of verschuiving.Signals 8 and 9 also serve to re-synchronize detector 6 to restore good physical reception of the data. In addition, in this application, the signal 8 serves to control the separation circuit 7 for which it initiates a resynchronization procedure. Such a procedure is known and is therefore not described here. In this example, the resynchronizing signal 9 allows the separation circuit 7 to resynchronize in a predetermined manner, therefore quickly since it is sufficient to find its correct position in the joining and separating pattern, by correcting its erroneous position by the value of its delay or shift.

In het geval waar, zoals hier het grote risico is een van de cellen 10 te verliezen, heeft het gegevensveld 11 van de cellen een grootte, een aantal van de achttallen dat een geheel veelvoudig getal van de achttallen is, hier acht achttallen, noodzakelijk voor het uitzenden van de acht bits 25 van het synchronisatiekanaal 29. Derhalve is de verschuiving in het geval van een gebrek gelijk aan het gehele veelvoud welke de correctie van het gebrek vergemakkelijkt.In the case where, as here the high risk is to lose one of the cells 10, the data field 11 of the cells has a size, a number of the octets that is an integer multiple number of the eight, here eight eight, necessary for transmitting the eight bits 25 of the synchronization channel 29. Therefore, in the case of a defect, the shift is equal to the whole multiple which facilitates the correction of the defect.

Ook zou kunnen zijn voorzien om in tegenstelling tot hetgeen aanvankelijk is aangegeven het patroon 20 uit te zenden in een vooraf bepaald geheel getal van de cellen 10, bijvoorbeeld door het uitzenden van telkens acht achttallen ieder in het veld 11. Dat wil zeggen dat het voordelig is de gegevens in pakketjes uit te zenden in een vooraf bepaald aantal van de cellen 10, om de patronen 20 en de cellen 11 te synchroniseren, bijvoorbeeld een lengte van het patroon 20 kiezend dat ook een geheel veelvoud van de lengte van een veld 11 is, opdat het verlies van een cel 10 niet een enkel patroon 20 beïnvloedt op een vooraf bepaalde positie te midden van verscheidene.Also, contrary to what was initially indicated, provision could be made to transmit the pattern 20 in a predetermined integer number of the cells 10, for example by transmitting eight octets each in the field 11, i.e. it is advantageous is to transmit the data in packets in a predetermined number of the cells 10, to synchronize the patterns 20 and the cells 11, for example choosing a length of the pattern 20 which is also an integer multiple of the length of a field 11 so that the loss of a cell 10 does not affect a single pattern 20 at a predetermined position among several.

Teneinde het aangeboden debiet van de gegevens naar de samenvoegingsketen 1 te vergroten, zou voorzien kunnen zijn om het bit van het zendsynchronisatiewoord niet in te voegen, dan in een beperkt aantal uitgezonden achttallen, bijvoorbeeld elk achtste achttal, teneinde het uitzenden van bits 63 van de woorden tegen vroeger 56, in ieder blok van acht achttallen. Ook kan worden voorzien om in het synchronisatiekanaal 29 ten minste één bitplaats te reserveren in de vooraf bepaalde aantallen, onderling gescheiden door een vooraf bepaald aantal achttallen. In het bijzonder zou kunnen worden voorzien in het uitzenden van meerdere bits in het synchronisatiekanaal 29 in bepaalde van de overgezonden achttallen, eventueel acht bits, desnoods zoals hierboven door de andere achttallen van de gegevens van de samenvoegingsketen 1 te reserveren. Met andere woorden het synchronisatiekanaal 29 kan zijn vermenigvuldigd op een ruimtelijke wijze en/of tijdelijk met het gegevenska-naal 19 op een, bekend bij de detector 6, vaste of variabele wijze.In order to increase the offered flow rate of the data to the merge circuit 1, provision may be made not to insert the bit of the transmit synchronization word, then in a limited number of transmitted octals, for example, every eighth eight, in order to transmit bits 63 of the words against 56 in every block of eight octets. It is also possible to reserve at least one bit location in the synchronization channel 29 in the predetermined numbers, separated by a predetermined number of octets. In particular, provision could be made for the transmission of multiple bits in the synchronization channel 29 in some of the transmitted octets, possibly eight bits, if necessary as above by reserving the other octets of the aggregation circuit 1 data. In other words, the synchronization channel 29 can be multiplied in a spatial manner and / or temporarily with the data channel 19 in a fixed or variable manner known to the detector 6.

In het geval waar de uitzendingen in de ene en de andere richting zouden moeten zijn geïnstalleerd tussen de twee terminals, omvat ieder op voordelige wijze uitzendmiddelen 1-3 en ontvangstmiddelen 5-7.In the case where the broadcasts in one direction and the other should be installed between the two terminals, each advantageously comprises broadcast means 1-3 and receive means 5-7.

Begrepen dient te worden dat het formaat van de beschreven gegevensvelden 11, hier acht samengesteld van een achttal van de bits, slechts is gegeven bij wijze van voorbeeld en dat de samengestelde bits van andere grootte dan het achttal kunnen zijn gekozen en hergegroepeerd in elk geschikt aantal om het veld van de gegevens van een cel te vormen.It should be understood that the format of the described data fields 11, here eight composed of eight of the bits, is given by way of example only and that the composite bits of sizes other than the eight may be selected and regrouped into any suitable number to form the data field of a cell.

Claims

Method for detecting a loss of logical synchronization between two terminals of a numerical communication network / one of which is a transmitter and feeds a data channel (19) and the other is a receiver, characterized in that it comprises the following steps: - in the data channel (19), a synchronization channel (29) is reserved, in which the transmitter transmits a predetermined sequence of the transmit code words (25); - the receiver reads in the arrival rhythm of the transmit code words (25), a sequence of the receive code words (66) identical to the transmit sequence (25), and compares the transmit and receive code words; - in case of a lack of equality between the transmit and receive code words (25; 66), the receiver generates a logic sync loss signal (8) for resynchronizing the two terminals.

Method according to claim 1, characterized in that the consecutive code words are numbers (25) whose values follow a predetermined progression.

Method according to one of claims 1 and 2, characterized in that during hei; comparing the two transmit and receive codewords (25; 66) their respective positions in the two arrays are determined and these positions are compared to provide a resynchronization signal (9) representative of the difference between said positions.

Method according to any one of claims 1 to 3, characterized in that the bits of the data channel (19) and the bits of the synchronization channel (29) are combined in successive octets when transmitting.

Method according to claim 4, characterized in that in the synchronization channel (29) at least one bit location is reserved in the predetermined octets, separated by a predetermined number of octets.

Method according to any one of claims 1 to 5, characterized in that the data (19, 29) are transmitted in packets of a predetermined number of cells (10) of eight octets.

Method according to any one of claims 3-6, characterized in that on transmission the data are combined and on reception the data are separated under possible control of the logic synchronization loss signal (8) and the resynchronization signal (9).

Numeric communication network terminal, characterized in that it is arranged for applying the method according to claim 1 and comprises control means (22, 26 -28) for converting into a data transmission channel (19) a synchronization channel (29) to broadcast a predetermined set of transmit code words.

Terminal according to claim 8, characterized in that the control means comprise memory means (26, 28) for providing the bits representative of the transmission code words (25), and a multiplier (22) arranged to receive the alternating bits of the data channel (19) and the bits of the memory means (26).

Terminal according to either of claims 8 and 9, characterized in that an output combining circuit (1) is provided.

Terminal according to any one of claims 8 to 10, characterized in that other control means (63, 65, 69) are provided for extracting another synchronization channel (29) from another data channel (19) and for receiving another predetermined set of transmit code words (25), and that includes comparison means (68) arranged to receive the transmit code words (25) and the receive code words (66) and to generate a logical sync loss signal (8 ) in the event of a lack of equality between the transmit and receive code words (25; 66).

Terminal according to claim 11, characterized in that the consecutive code words (25; 66) are numbers arranged in a non-fixed progression, and the comparison means comprise a subtracter (68) arranged to provide a signal (9) representative of the difference between the compared code words (25; 66).

Terminal according to any one of claims 11 and 12, characterized in that an output separation circuit (7) is provided.