DE4435215A1

DE4435215A1 - Synchronisation loss detection for ATM communications network

Info

Publication number: DE4435215A1
Application number: DE4435215A
Authority: DE
Inventors: Denis Dumont
Original assignee: Sagem SA
Current assignee: Safran Electronics and Defense SAS
Priority date: 1993-09-07
Filing date: 1994-09-30
Publication date: 1996-04-04
Anticipated expiration: 2014-10-01
Also published as: NL194630B; GB9419837D0; FR2709899B1; DE4435215B4; CH689850A5; GB2293731B; NL9401602A; NL194630C; FR2709899A1; GB2293731A

Abstract

Detection of a logical synchronisation loss between a transmitter terminal 2 connected by a digital data channel to a receiver terminal 6, is effected by transmitting a predetermined sequence of transmission code words 25 in a sync channel 29 of the data channel 19. In the receiver a sequence of reception code words identical to the transmission sequence 25 are derived in a counter 66 and compared in a subtractor 68 with the received sequence of code words. In the case of a lack of identity between the transmission code words 25 and reception code words 66, the receiver produces a logical synchronisation loss signal 8 for resynchronising the two terminals. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zur Erfassung eines logischen Synchronisierungsverlustes zwischen einem Datensenderterminal und einem Empfänger terminal eines digitalen Datenübertragungsnetzes. Es ist zu bemerken, daß die Erfindung nicht die analoge Erfassung bzw. Anzeigung der Phase der empfangenen Datenbits betrifft, die dazu dienen könnte, einen Oszillator anzutriggern, der die Wiedergabemomente der am Eingang des Empfängers empfangenen Bits festlegt.The invention relates to a method for detection a logical loss of synchronization between a data transmitter terminal and a receiver terminal of a digital data transmission network. It should be noted that the invention is not the analog acquisition or display of the phase of received data bits concerns that serve could trigger an oscillator that the Reproduction moments at the entrance of the receiver received bits.

Bei einer Datenübertragungsstrecke können Störungen auftreten, die beim Empfang der Daten Fehler erzeugen. Wenn es sich um digitale Daten handelt, können sie durch ein Kennwort geschützt werden, die eine Redundanz für diese Daten sicher stellen. Ein Fehlererfassungs- und Korrektur-Code kann in dem Empfänger jedoch Fehler nur solange korrigieren, wie diese in einer begrenzten Anzahl auftreten. Falls dieses nicht der Fall ist, sperrt der Empfänger einen gesamten Datenblock.Faults can occur on a data transmission link occur when receiving the data error produce. If it’s digital data, can they be password protected which ensures redundancy for this data put. An error detection and correction code However, errors can only occur in the receiver for as long correct how this in a limited number occur. If this is not the case, lock the receiver an entire block of data.

Wenn es sich um eine Datenübertragung in Form von voneinander getrennten Elementen einer Gruppe von Oktetten, wie bei der Übertragung gemäß der Multiplextechnik durch asynchrone Übertragung (ATM), handelt, kann ein gesendetes Element verlorengehen, ohne daß dieses unmittelbar fest gestellt werden kann.If it is a data transfer in the form of separate elements of a group of Octets, as in the transmission according to the Multiplex technology through asynchronous transmission (ATM), can be a sent item are lost without this being immediately fixed can be put.

Wenn der Datenfluß, der mittels aufeinanderfolgender Elemente übertragen wird, vorher einen Störkreis durchlaufen hat, wird ein Entstörkreis, der die den Empfänger verlassenden Daten empfängt, anschließend logisch relativ zum Störkreis desynchronisiert, wenn er hinsichtlich eines Elementes in Verzögerung ist, das heißt, daß er ohne Erfolg versuchen wird, die Bits des Elementes, welches demjenigen folgt, welches verlorengegangen ist, mittels eines elektronischen Schlüssels zu entstören bzw. zu entwirren, der für die verlorengegangene Fälle vorgesehen ist.If the flow of data is consecutive Elements is transmitted, previously an interference circuit has gone through, a suppression circuit that the receives data leaving the recipient, then logically relative to the interference circuit desynchronizes when it comes to a Element is in delay, that is, it to no avail will try the bits of the element, which follows the one who is lost is by means of an electronic key suppress or untangle that for the lost cases is provided.

Dieser logische Synchronisierungsverlust verhindert damit das Entwirren bzw. Entstören der Elemente, die auf die verlorengegangene folgen, solange bis ein Erfassungs- bzw. Anzeigealgorithmus eines solchen Fehlers einen Prozeß in Gang setzt, um den Entstörer bzw. Entwirrer durch Bestimmen und Annullieren der obigen Verzögerung bzw. Verschiebung zu resynchronisieren. Inzwischen bleiben jedoch zahlreiche Elemente unauswertbar, und wenn es sich um eine Übertragung von Daten handelt, die sofort ausgewertet werden müssen, wie es bei der digitalen Sprachübertragung der Fall ist, sind die nicht entstörten bzw. entwirrten Daten definitiv verloren, was zu einer Übertragungs pause nicht tolerierbaren Umfanges führen kann.This logical loss of synchronization prevents unraveling or interference suppression of the Elements that follow the lost, until a detection or display algorithm of such an error starts a process around the debugger or detangler by determining and canceling the above delay or To resynchronize shift. In the meantime however, numerous elements remain unevaluable, and if it is a transfer of data acts that must be evaluated immediately, such as it is the case with digital voice transmission is that are not debugged or untangled Data definitely lost, resulting in a transfer pause intolerable scope.

Der Erfindung liegt die Aufgabe zugrunde, diese Nachteile zu beseitigen.The invention is based on the object Eliminate disadvantages.

Zu diesem Zweck betrifft die Erfindung zunächst ein Verfahren zum Erfassen bzw. Anzeigen eines logischen Synchronisierungsverlustes zwischen zwei Terminals, von denen das eine ein Sender, der einen Datenkanal speist, und das andere ein Empfänger ist, eines digitalen Datenübertragungsnetzes, welches Verfahren dadurch gekennzeichnet ist, daß es die folgenden Schritte umfaßt:For this purpose, the invention initially relates a method for capturing or displaying a logical loss of synchronization between two Terminals, one of them a transmitter, one of them Data channel feeds, and the other is a receiver, a digital data transmission network, which Characterized in that it is the includes the following steps:

- one is reserved in the data channel Synchronization channel in which the sender has a sends certain sequence of broadcast passwords,
- the recipient reads the Transmission passwords are a sequence of reception codes words that are identical to the broadcast sequence, and compares the send and receive passwords,
- In the event of an identity error, the transmission identifier words and the receive passwords are generated by the Receiver a logical loss of synchronization signal to resynchronize the two terminals sieren.

Man erkennt damit unmittelbar auf physikalischem Übertragungsniveau den logischen Synchronisierungs verlust, während, wenn diese gleiche Erfassung durch Interpretation des gesendeten Datenflusses erfolgen würde, diese Erfassung bzw. dieses Erkennen verzögert und häufig unsicher statt finden würde. One recognizes it immediately on physical Level of logical synchronization loss while if this same capture by interpreting the data flow sent would take place, this capture or this Detection is delayed and often takes place uncertainly would find.

Gemäß einer bevorzugten Ausführungsform bestimmt man während des Vergleichs der beiden Sende- und Empfangskennwörter ihre jeweiligen Positionen in den beiden Folgen, und man vergleicht diese Positionen, um ein Resynchronisierungssignal abzugeben, das repräsentativ ist für eine Verzögerung bzw. Verschiebung zwischen diesen Positionen.Determined according to a preferred embodiment one while comparing the two broadcast and Receive passwords their respective positions in the two episodes, and you compare them Positions to a resynchronization signal which is representative of a Delay or shift between them Positions.

Die Resynchronisierung kann damit unmittelbar erfolgen.The resynchronization can thus be carried out immediately respectively.

Vorzugsweise fügt man während des Sendens die Bits des Datenkanals und die Bits des Synchroni sierungskanals in aufeinanderfolgenden Oktetten zusammen.It is preferable to add the while Bits of the data channel and the bits of the synchronizer channel in successive octets together.

Da die üblichen logischen Komponenten die Bits als Oktette übertragen, kann man für die beiden Kanäle eine einzige Übertragungskette verwenden.Since the usual logical components are the bits transmitted as octets, you can for the two Channels use a single transmission chain.

Die Erfindung ist von besonderem Interesse in dem Fall, bei dem man beim Senden die Daten stört bzw. durcheinanderbringt und die Daten beim Empfang unter dem eventuellen Befehl des logischen Synchronisierungsverlustsignals und des Re synchronisierungssignals wieder entstört bzw. entwirrt.The invention is of particular interest in the Case in which the data is disturbed or messes up and the data upon receipt under the eventual command of the logical Sync loss signal and Re Suppressed synchronization signal or unraveled.

Die Erfindung betrifft auch ein Terminal eines digitalen Übertragungsnetzes, das dadurch gekenn zeichnet ist, daß es für die Durchführung des erfindungsgemäßen Verfahrens eingerichtet ist, und daß es Folgenbildungseinrichtungen enthält, um in einen Datenübertragungskanal einen Synchronisierungskanal einzufügen, um eine bestimmte Folge von Sendekennwörtern zu übertragen.The invention also relates to a terminal of a digital transmission network, characterized thereby is that it is necessary for the implementation of the the method according to the invention is set up, and that it includes follow-up institutions to a in a data transmission channel Insert sync channel to a to transmit certain sequence of transmission passwords.

Für den Fall von in beiden Richtungen verlaufenden Übertragungsstrecken enthält das oben behandelte Terminal vorzugsweise weitere Folgenbildungs einrichtungen, um aus einem weiteren Datenkanal einen weiteren Synchronisierungskanal zu extrahieren und eine weitere bestimmte Folge von Sendekennwörtern zu empfangen, sowie Vergleicher einrichtungen, die eingerichtet sind, um Sende kennwörter und Empfangskennwörter zu empfangen und ein logisches Synchronisationsverlustsignal im Fall eines Identitätsfehlers zwischen den Sende kennwörtern und Empfangskennwörtern zu erzeugen.In the case of two-way Transmission paths contain the one discussed above Terminal preferably further episodes facilities to move from another data channel another synchronization channel extract and another specific sequence of Receive broadcast passwords, as well as comparators facilities that are set up to transmit receive and receive passwords and passwords a logical loss of synchronization signal in In case of an identity error between the send to generate passwords and reception passwords.

Die Erfindung wird im folgenden unter Bezugnahme auf die beiliegende Zeichnung, die eine bevorzugte Aus führungsform des Senders und des Empfängers zeigt, beschrieben, die für die Anwendung des erfindungs gemäßen Verfahrens vorgesehen ist.The invention will now be described with reference to FIG the accompanying drawing, which is a preferred Aus shows the management form of the transmitter and the receiver, described for the application of the Invention according to the procedure is provided.

Fig. 1 ist ein Blockdiagramm einer Verbindungs strecke, die einen Sender und einen Empfänger für die Durchführung des erfindungsgemäßen Verfahrens verbindet; Fig. 1 is a block diagram of a link connecting a transmitter and a receiver for performing the method according to the invention;

Fig. 2 repräsentiert als Funktion über der Zeit t Datenelemente, die gemäß der ATM-Technik übertragen werden Fig. 2 represents, as a function of time t data items are transmitted according to the ATM technique

Fig. 3 ist ein Blockschaltbild einer erfindungs gemäßen logischen Synchronisier-Senderschaltung; Fig. 3 is a block diagram of an inventive logic synchronizing transmitter circuit;

Fig. 4 ist ein Blockschaltbild einer erfindungs gemäßen logischen Empfängerschaltung zur Anzeige eines Synchronisationsverlustes, und Fig. 4 is a block diagram of an inventive logic receiver circuit for indicating a loss of synchronization, and

Fig. 5 zeigt über der Zeit die Art, entsprechend welcher die übertragenen Daten erfaßt werden. Figure 5 shows over time the manner in which the transmitted data is acquired.

Das erfindungsgemäße Verfahren wird in diesem Beispiel benutzt in einer gestörten digitalisierten Sprechübertragungsverbindung, die über ein Digitalnetz übertragen wird, bei welchem das Prinzip der Multiplexübertragung durch Asynchron übertragung (ATM) angewendet wird.The inventive method is in this Example used in a disturbed digitized Voice transmission connection over a Digital network is transmitted, in which the Principle of multiplex transmission through asynchronous transmission (ATM) is applied.

Die zu übertragenden Datenbits stammen von einem Senderterminal und durchlaufen von dort einen in Fig. 1 dargestellten Störkreis 1, der über eine logische Synchronisierungsschaltung 2 einen Sender 3 steuert, der an eine Leitung 4 des digitalen Übertragungsnetzes 84 angeschlossen ist.The bits to be transmitted originate from a transmitter terminal and run through from there a shown in Fig. 1 interference circle 1, which controls a transmitter 3 via a logical synchronization circuit 2 which is connected to a line 4 of the digital transmission network 84th

Ein Empfangsterminal umfaßt einen Empfänger 5, dessen Eingang an die Leitung 4 angeschlossen ist und dessen Ausgang einen logischen Detektor 6 für den Synchronisationsverlust zwischen dem Sender 3 und dem Empfänger 5 ansteuert.A receiving terminal comprises a receiver 5 , the input of which is connected to the line 4 and the output of which controls a logic detector 6 for the loss of synchronization between the transmitter 3 and the receiver 5 .

Der Detektor 6 liefert an einen Entstör- bzw. Descramblerkreis 7 die empfangenen Datenbits sowie, wenn es der Fall ist, ein logisches Synchroni sationsverlustsignal 8, das hier von einem Resynchronisierungssignal 9 begleitet wird, welches die Größe der entsprechenden logischen Verschiebung anzeigt.The detector 6 delivers to a suppressor or descrambler circuit 7 the received data bits and, if it is, a logical synchronization loss signal 8 , which is accompanied here by a resynchronization signal 9 , which indicates the size of the corresponding logical shift.

Der Empfänger 3 empfängt in bekannter Weise einen kontinuierlichen Bitsfluß und sendet diese in diesem Beispiel in Form von Paketen oder Elementen 10, die in Fig. 2 dargestellt und schematisiert durch ein Datenfeld 11 und ein Betriebs- und Adressensignalfeld 12 gebildet sind. Die Elemente 10 kommen zu unbestimmten Zeitpunkten an dem Empfänger 5 an, der über einen Pufferspeicher einen kontinuierlichen Datenfluß wiederherstellt.The receiver 3 receives a continuous flow of bits in a known manner and in this example sends this in the form of packets or elements 10 , which are shown in FIG. 2 and are schematically formed by a data field 11 and an operating and address signal field 12 . The elements 10 arrive at the receiver 5 at indefinite times, which restores a continuous data flow via a buffer memory.

Es ist leicht verständlich, daß das zeitliche Zerlegen des Datenflusses in Elemente 10 für dessen Transport über die physische Leitung 4 in einer systematischen Art erfolgt, die nicht die Bedeutung dieser Daten berücksichtigt, welche dem vorgesehenen Verwendungszweck bzw. Betrieb entspricht.It is easy to understand that the temporal decomposition of the data flow into elements 10 for its transport via the physical line 4 takes place in a systematic manner which does not take into account the meaning of this data, which corresponds to the intended use or operation.

Anders ausgedrückt, wenn, wie es noch beschrieben wird, die Daten für ihre Auswertung in eine Folge von Motiven geordnet werden, werden diese auf einanderfolgenden Motive, um sie in den aufein anderfolgenden Elementen 10 unterzubringen, in einer Art und Weise zerlegt, die a priori variabel von einem folgenden Motiv ist, als Funktion der relativen Längen eines Motives und des Datenfeldes 11 der Elemente 10.In other words, if, as will be described below, the data are sorted into a sequence of motifs for their evaluation, they are broken down on successive motifs to accommodate them in the successive elements 10 in a manner that a priori is variable from a following motif, as a function of the relative lengths of a motif and the data field 11 of the elements 10 .

Im vorliegenden Fall empfängt der Störkreis 1 digitalisierte Sprachbits, die von einem nicht dargestellten Codierer stammen, und er trans codiert den Bitsfluß in einen gestörten Fluß von Bits mittels eines elektronischen Schlüssels, der eine Transcodierschaltung steuert, die eine große Anzahl von Zuständen einnehmen kann, die sich in zyklischer Folge wiederholen und ein Transcodier motiv 20 bekannter Länge bilden, die im folgenden Fall wesentlich größer ist als diejenige eines Elementes 10.In the present case, the jamming circuit 1 receives digitized speech bits coming from an encoder, not shown, and it transcodes the flow of bits into a disturbed flow of bits by means of an electronic key that controls a transcoding circuit that can take a large number of states which repeat themselves in a cyclical sequence and form a transcoding motif 20 of known length, which in the following case is significantly larger than that of an element 10 .

Die Motivbits 20 werden im vorliegenden Fall am Eingang der Schaltung 2 in festem Rhythmus in Form von Blöcken von sieben Bits über ein Pufferregister 21 mit Parallel/Parallel-Zugriff in einen Datenkanal 19 (Fig. 3) gesendet. Die entsprechenden sieben Ausgänge des Registers 21 sind an einen Multi plexer 22 mit acht Eingängen angeschlossen, der von drei Bits 23 geringen Gewichtes eines Zählers 26 adressiert wird, der von einer Taktschaltung 27 gesteuert wird.The motif bits 20 are sent in the present case at the input of the circuit 2 in a fixed rhythm in the form of blocks of seven bits via a buffer register 21 with parallel / parallel access into a data channel 19 ( FIG. 3). The corresponding seven outputs of the register 21 are connected to a multi-plexer 22 with eight inputs, which is addressed by three bits 23 light weight of a counter 26 , which is controlled by a clock circuit 27 .

Drei aufeinanderfolgende Bits 24 mittleren Gewichtes des Zählers 26 adressieren einen Multi plexer 28 mit acht Eingängen, der die folgenden acht Bits 25 hohen Gewichtes des Zählers 26 empfängt, die ein Sendekennwort oder eine Sende synchronisierzahl bilden. Ein Synchronisierungs kanal 29 geht als Ausgang von dem Multiplexer 28 ab und führt zu dem achten Eingang des Multi plexers 22. Der Ausgang des Multiplexers 22 liefert an den Sender 3 die zu übertragenden Bits.Three successive bits 24 of medium weight of the counter 26 address a multiplexer 28 with eight inputs, which receives the following eight bits 25 of high weight of the counter 26 , which form a transmission password or a transmission synchronizing number. A synchronization channel 29 goes as an output from the multiplexer 28 and leads to the eighth input of the multiplexer 22nd The output of the multiplexer 22 supplies the transmitter 3 with the bits to be transmitted.

Am Eingang des Empfängers 5 liest der Detektor 6 jedes empfangene Oktett vorübergehend in ein in Fig. 4 dargestelltes Speicherregister 61 mit Parallel/Parallel-Zugriff ein. Sieben Ausgänge entsprechend den Speicherpositionen des Registers 61, das die sieben gestörten Datenbits enthält, sind an die Eingänge eines Multiplexers 62 angeschlossen, dessen Ausgang an den Descrambler oder Entstörer 7 angeschlossen ist.At the input of the receiver 5 , the detector 6 temporarily reads each octet received into a memory register 61 shown in FIG. 4 with parallel / parallel access. Seven outputs corresponding to the memory positions of the register 61 , which contains the seven disturbed data bits, are connected to the inputs of a multiplexer 62 , the output of which is connected to the descrambler or suppressor 7 .

Ein Schieberegister 63 mit acht Paralleleingängen empfängt den Synchronisierungskanal 29, das heißt das achte Bit des Registers 61, und rückt im Rhythmus eines Taktsignals 64 vor, das von einem Zeitbasiszähler 25 stammt, der im Rhythmus der von dem Empfänger 5 stammenden Bits angetriggert wird. Das Signal 64 steuert auch die Speicherung in das Speicherregister 61. Die Fig. 5 zeigt als Funktion über der Zeit t die Art und Weise, in der die Bits des Datenkanals 19 und des Synchroni sierungskanals 29 gruppiert sind und am Ausgang des Registers 61 erscheinen.A shift register 63 having eight parallel inputs receives the synchronization channel 29, that is, the eighth bit of the register 61, and proceeds to the rhythm of a clock signal 64 which is derived from a time base counter 25 which is retriggered the rhythm of the originating from the receiver 5 bits. Signal 64 also controls storage in memory register 61 . Fig. 5 shows as a function of time t the manner in which the bits of the data channel 19 and the synchronization channel 29 are grouped and appear at the output of the register 61 .

Der Multiplexer 62 wird durch die Zeitbasis 65 in einem Rhythmus adressiert, der siebenmal schneller ist als derjenige des Signals 64, um die Geschwindigkeitsanpassung zwischen dem Empfänger 5 und dem Descrambler bzw. Entstörer 7 sicherzustellen, die erforderlich ist durch die Extraktion des Bits des Synchronisierungskanals 29.The multiplexer 62 is addressed by the time base 65 in a rhythm seven times faster than that of the signal 64 to ensure the speed adjustment between the receiver 5 and the descrambler 7 which is required by the extraction of the bit of the synchronization channel 29 .

Ein Zähler 66 rückt, gesteuert durch die Zeitbasis 65, im Rhythmus eines Signals 67 vor, der achtmal kleiner ist als derjenige des Taktsignals 64. Der Zähler 66 wird zur Beginn der Datenübertragung durch Aussenden eines START-Signals 70 in die Anfangs stellung gebracht, welches im vorliegenden Fall aus zwei und gegebenenfalls mehr Synchronisierungs wörtern gebildet ist, die sich jedoch nicht um eine Einheit unterscheiden, was es einer Schaltung 69 ermöglicht, den Empfang des START-Signals 70 zu erkennen und den Rechner 66 in die Grundstellung zu bringen.A counter 66 , controlled by the time base 65 , advances in rhythm with a signal 67 which is eight times smaller than that of the clock signal 64 . The counter 66 is brought to the start of the data transmission by sending a START signal 70 in the starting position, which in the present case is formed from two and possibly more synchronization words, which, however, do not differ by one unit, which enables a circuit 69 to recognize the receipt of the START signal 70 and to bring the computer 66 into the basic position.

Der Rechner 66 hat acht Ausgänge, die ein Empfangskennwort liefern, im vorliegenden Fall eine Empfangssynchronisierungszahl, wobei diese Ausgänge angeschlossen sind an ein Substrahierwerk 68, das weiterhin an acht Ausgänge des Registers 63 angeschlossen ist. Das Substrahierwerk 68 gibt das Signal 8 in der Form eines Bits ab, welches im aktivierten Zustand anzeigt, daß das Ergebnis der Substraktion zwischen der Sendekennzahl (25) und der Empfangskennzahl sich von Null unterscheidet. Er liefert an den Entstörer 7 zusätzlich das Ergebnis selbst in Form eines Resynchronisierungs signals 9.The computer 66 has eight outputs which supply a reception password, in the present case a reception synchronization number, these outputs being connected to a subtractor 68 which is further connected to eight outputs of the register 63 . The subtractor 68 emits the signal 8 in the form of a bit, which in the activated state indicates that the result of the subtraction between the transmission code ( 25 ) and the reception code differs from zero. It also delivers the result to the suppressor 7 itself in the form of a resynchronization signal 9 .

Die Ausgänge des Substrahierwerkes 68, das die Signale 8 und 9 abgibt, werden von dem Taktsignal 67 freigegeben, das einen Faktor in der Größe von 1/8 enthält, um diese Freigabe auf die einzige Periode des Signals 64 zu begrenzen, für welches die acht Bits 25 einer gleichen Emissions synchronisierzahl bei Fehlen eines Übertragungs fehlers in das Register 63 eingespeichert werden.The outputs of subtractor 68 , which emits signals 8 and 9 , are enabled by clock signal 67 , which includes a factor of 1/8 in order to limit this enable to the only period of signal 64 for which the eight Bits 25 of an identical emission synchronization number are stored in the register 63 in the absence of a transmission error.

Im folgenden wird die Betriebsweise der oben behandelten Schaltungen beschrieben.The following is the operation of the above described circuits.

Die von dem Störkreis 1 abgegebenen gestörten Daten werden an den Sender 3 übertragen, und zwar über den Multiplexer 22 der Schaltung 2, welche die erforderliche Rhythmusanpassung dadurch sicher stellt, daß sie in jedes ausgesendete Oktett ein von dem Zähler 26 abgegebenes Synchronisierungsbit (25) einfügt, und zwar jedes Mal, wenn die drei Bits 23 geringeren Gewichtes einen Adressierungszyklus des Multiplexers 22 bewirken, nämlich acht Vor rückschritten des Zählers 26. Zur Beginn jedes dieser Zyklen adressieren die drei Bits 24 einen weiteren Eingang des Multiplexers 28, so daß die acht Bits 25 stärkeren Gewichtes am Ende der acht Zyklen gelesen werden, nämlich vierundsechzig Vorrückschritten des Zählers 26. Die durch die acht Bits 25 stärkeren Gewichtes repräsentierte Zahl, welche das bzw. die für den Empfänger 5 bestimmte Synchronisierungs-Kennwort oder Synchronisierungs zahl ist, wird dann um eine Einheit erhöht und, wie es im folgenden beschrieben wird, während der folgenden 64 Schritte übertragen. Der Rechner 26 durchläuft nach dem Senden der 256 möglichen Kombinationen der Bits 25 stärkeren Gewichtes einen gleichen Zustand.The disturbed data output by the interference circuit 1 are transmitted to the transmitter 3 , specifically via the multiplexer 22 of the circuit 2 , which ensures the necessary rhythm adaptation by inserting a synchronization bit ( 25 ) output by the counter 26 into each octet transmitted , each time the three bits 23 of lighter weight cause an addressing cycle of the multiplexer 22 , namely eight steps forward of the counter 26th At the beginning of each of these cycles, the three bits 24 address another input of the multiplexer 28 so that the eight heavier bits 25 are read at the end of the eight cycles, namely sixty-four increments of the counter 26 . The number represented by the eight bits 25 of greater weight, which is the synchronization password or synchronization number intended for the receiver 5 , is then increased by one unit and, as will be described below, transmitted during the following 64 steps . After the 256 possible combinations of the bits 25 of greater weight have been sent, the computer 26 runs through an identical state.

Der Sender 3 und der Empfänger 5 stellen in bekannter Weise die Übertragung des Datenflusses mittels der Elemente 10 sicher.The transmitter 3 and the receiver 5 ensure the transmission of the data flow by means of the elements 10 in a known manner.

Über das Register 61 des die Oktette empfangenden Detektors 6 wird der Bit (25) des Synchronisierungs kanals 29 jedes Mal in das Register 63 gespeichert. Nach Empfang der acht Bits 25, die bei einer gleichen gesendeten Zahl auftreten, werden die Ausgänge des Substrahierwerkes 68 durch das Signal 67 während einer Periode des Signals 67 frei gegeben, so daß der Vergleicher 68 im Ankunfts rhythmus der Emissionskennworte die Folge, die einer vorgegebenen Progression im Einheitsschritt folgt, der Empfangskennworte liest. Diese Folge, die durch die aufeinanderfolgenden und als Ausgang des Zählers 66 auftretenden Zahlen gebildet ist, ist mit der Sendefolge identisch, und der Vergleicher 68 vergleicht die Sende- und Empfangskennworte Im Falle eines Identitätsfehlers zwischen der Zahl des durch die acht Bits 25 repräsentierten Sende kennwortes und derjenigen des vorgesehenen Empfangskennwortes, welches von dem Zähler 66 geliefert wird, geht das Synchronisations verlustsignal 8 in den aktiven Zustand über, und das Signal 9 liefert den Verzögerungswert des Empfangszählers 66 hinsichtlich der stärkeren Gewichtungen 25 des Sendezählers 26. Eine Einheit in dieser Differenz entspricht damit einem Block von vierundsechzig Schritten des Zählers 26, das heißt der Länge der acht Oktette, die notwendig ist, um eine Zahl eines Sendekennwortes (25) zu übertragen.The bit ( 25 ) of the synchronization channel 29 is stored in the register 63 each time via the register 61 of the detector 6 receiving the octets. After receipt of the eight bits 25 , which occur in the same number sent, the outputs of the sub-emitter 68 are released by the signal 67 during a period of the signal 67 , so that the comparator 68 in the arrival rhythm of the emission passwords the sequence that a predetermined Progression follows in the unit step, which reads reception passwords. This sequence, which is formed by the successive numbers appearing as the output of the counter 66 , is identical to the transmission sequence, and the comparator 68 compares the transmission and reception passwords in the event of an identity error between the number of the transmission password represented by the eight bits 25 and that of the intended reception password, which is supplied by the counter 66 , the synchronization loss signal 8 changes to the active state, and the signal 9 supplies the delay value of the reception counter 66 with regard to the stronger weights 25 of the transmission counter 26 . One unit in this difference thus corresponds to a block of sixty-four steps of counter 26 , that is to say the length of the eight octets required to transmit a number of a transmission password ( 25 ).

Man erfaßt und korrigiert damit eine Verzögerung, die 255 Blöcke von acht Oktetten erreichen kann.One detects and corrects a delay, which can reach 255 blocks of eight octets.

Man erkennt, daß es möglich ist, eine Verzögerung bzw. Nacheilung zu erfassen und zu messen, die geringer ist als ein Block von acht Oktetten, indem man für ein Register 63 sorgt, das auf zwei Oktette erweitert ist, und indem man die homologen Bits 25 in jedem dieser beiden Oktette mittels acht exklusives-ODER-Gattern (nicht dargestellt) vergleicht, die als Vergleicher dienen. Das Bit geringsten Gewichtes jedes Oktetts von 25 Bits nimmt in dem Register 63, wobei dabei die progressive Verzögerung bzw. Verschiebung aufgrund des Fortschreitens des Registers 63 berücksichtigt wird, die Position ein, für welche das entsprechende exklusives-ODER-Gatter permanent ein Logikniveau 1 als Ausgang liefert, das eine permanente Un stimmigkeit anzeigt. Dieses Bit mit dem geringsten Gewicht verändert den Zustand einer Kennwortzahl zur nächsten, während jedes andere der sieben anderen Bits 25 mindestens einmal nach einem Wechsel des Zahlzustandes unverändert bleibt.It will be appreciated that it is possible to detect and measure a lag that is less than a block of eight octets by providing a register 63 that is expanded to two octets and by homologous bits 25 in each of these two octets by means of eight exclusive OR gates (not shown) which serve as comparators. The least significant bit of each octet of 25 bits takes in the register 63 , taking into account the progressive delay due to the progress of the register 63 , the position for which the corresponding exclusive-OR gate permanently has a logic level 1 as Output that indicates a permanent inconsistency. This bit with the lowest weight changes the state of one password number to the next, while every other of the seven other bits 25 remains unchanged at least once after a change in the number state.

Die Anzeige bzw. Erfassung der Position des geringsten Gewichtes der Bits 25 kann damit in etwas mehr als einer Periode des Taktsignales 64 erfolgen. Wenn man die Verzögerung bzw. Nacheilung dieser Position relativ zur Normalposition kennt, kann man damit die entsprechenden acht Eingänge des Substrahierwerkes 68 über jeweils (nicht dargestellte) acht Multiplexer mit acht Eingängen speisen. Diese Multiplexer werden durch drei Bits adressiert, die diese Nacheilung bzw. Verzögerung repräsentieren, um dem Substrahierwerk 68 ein korrekt normiertes Oktett von Bits 25 zuzuführen, das heißt entsprechend einer gleichen Synchronisierungszahl, wobei das Oktett eine Verzögerung zwischen 0 bis 7 Bits relativ zu seiner vorgesehenen Position aufweisen kann (Register 63, wie es dargestellt ist, für nur ein Oktett).The display or detection of the position of the lowest weight of the bits 25 can thus take place in a little more than one period of the clock signal 64 . If one knows the delay or lag of this position relative to the normal position, the corresponding eight inputs of the subtracting unit 68 can thus be fed via eight multiplexers (not shown) with eight inputs. These multiplexers are addressed by three bits representing this lag in order to supply the subtractor 68 with a correctly normalized octet of bits 25 , i.e. corresponding to an equal synchronization number, the octet being a delay between 0 to 7 bits relative to its intended one May have position (register 63 , as shown, for only one octet).

Die Größe bzw. der Wert der entsprechenden Verzögerung kann dann mit dem Resynchronisierungs signal 9 geliefert werden, um die Präzision der Information zu erhöhen, welche es liefert.The size or the value of the corresponding delay can then be supplied with the resynchronization signal 9 in order to increase the precision of the information which it supplies.

Die Signale 8 und 9 dienen auch dazu, den Detektor 6 zu resynchronisieren, um den richtigen physikalischen Empfang der Daten wiederherzustellen. Bei dieser Anwendungsweise dient das Signal 8 weiterhin dazu, den Entstörer 7 zu steuern, damit dieser einen Resynchronisierungsprozeß beginnt. Ein solcher Prozeß ist bekannt und wird daher hier nicht beschrieben. In diesem Beispiel ermöglicht es das Resynchronisierungssignal 9 dem Entstörer 7, sich in deterministischer Weise und damit schnell zu resynchronisieren, da es, um seine korrekte Position in dem Stör-/Entstör-Motiv wiederzufinden, genügt, seine fehlerhafte Position durch seine Verzögerungsgröße bzw. Nacheilung zu korrigieren.The signals 8 and 9 also serve to resynchronize the detector 6 in order to restore the correct physical reception of the data. In this type of application, the signal 8 also serves to control the suppressor 7 so that it starts a resynchronization process. Such a process is known and is therefore not described here. In this example, the resynchronization signal 9 enables the interference suppressor 7 to resynchronize itself in a deterministic manner and thus quickly, since it is sufficient to find its correct position in the interference / interference suppression motif, its incorrect position due to its delay size or lag to correct.

In dem Fall, bei dem wie im vorliegenden Fall das größere Risiko der Verlust eines Elementes 10 ist, hat das Datenfeld 11 der Elemente hinsichtlich der Zahl der Oktetts eine Größe, die ein vielfaches Ganzes der Oktettzahl, im vorliegenden Fall acht Oktette, davon ist, welche notwendig ist, um die acht Bits 25 des Synchronisierungskanals 29 zu übertragen. Damit ist die Verzögerung bzw. Nacheilung im Falle eines Fehlers gleich diesem vielfachen Ganzen, was die Korrektur des Fehlers erleichtert.In the case where, as in the present case, the greater risk is the loss of an element 10 , the data field 11 of the elements has a size in terms of the number of octets which is a multiple of the octet number, in the present case eight octets, of which which is necessary to transmit the eight bits 25 of the synchronization channel 29 . The delay or retardation in the event of an error is thus equal to this multiple whole, which makes it easier to correct the error.

Es könnte auch vorgesehen werden, und zwar im Gegensatz zu dem was anfänglich zum Ausdruck gebracht worden ist, das Motiv 20 in einer bestimmten ganzzahligen Zahl von Elementen 10 zu übertragen, wobei man beispielsweise acht Oktette jeweils in dem Feld 11 überträgt. Das heißt, es vorteilhaft ist, die Daten in Paketen in einer bestimmten Anzahl von Elementen 10 zu senden, indem man die Motive 20 und die Elemente 10 synchronisiert, indem man beispielsweise eine Länge des Motivs 10 auswählt, die ein vielfaches Ganzes der Länge des Feldes 11 ist, damit der Verlust eines Elementes 11 nur ein einziges Motiv 20 in einer bestimmten Position unter vielen betrifft.It could also be provided, contrary to what was initially expressed, to transmit the motif 20 in a certain integer number of elements 10 , for example, eight octets each in the field 11 . That is, it is advantageous to send the data in packets in a certain number of elements 10 by synchronizing the motifs 20 and the elements 10 , for example by selecting a length of the motif 10 that is a multiple of the length of the field 11 is so that the loss of an element 11 affects only a single motif 20 in a particular position among many.

Um die Kapazität bezüglich der Daten des Stör kreises 1 zu erhöhen, könnte es vorteilhaft sein, das Bit des Sendesynchronisierungswortes nur in einer begrenzten Anzahl der übertragenen Oktette einzufügen, beispielsweise in die jeweils achten Oktette, um jeweils 63 Sprachbits anstelle von vorher 56 in jedem Block von acht Oktetten zu übertragen. Es könnte weiterhin vorteilhaft sein, in dem Synchronisierungskanal 29 mindestens eine Bitstelle ausschließlich in bestimmten Oktetten zu reservieren, die voneinander durch eine bestimmte Anzahl von Oktetten getrennt sind. Insbesondere könnte vorgesehen sein, mehrere Bits des Synchronisierungskanals 29 in bestimmten der übertragenen Oktette, beispielsweise acht Bits zu übertragen, um die übrigen Oktette, wie oben beschrieben, für die Daten des Störkreises 1 zu reservieren. Anders ausgedrückt kann der Synchronisierungskanal 29 in räumlicher und/oder zeitlicher Hinsicht mit dem Datenkanal 19 ge multiplext werden, und zwar in einer feststehenden oder variablen, für den Detektor 6 bekannten Weise.In order to increase the capacity with regard to the data of the interference circuit 1 , it could be advantageous to insert the bit of the transmission synchronization word only in a limited number of the octets transmitted, for example in the eighth octets in each case, by 63 voice bits instead of previously 56 in each block of eight octets to transmit. It could furthermore be advantageous to reserve in the synchronization channel 29 at least one bit position exclusively in certain octets which are separated from one another by a certain number of octets. In particular, it could be provided to transmit several bits of the synchronization channel 29 in certain of the transmitted octets, for example eight bits, in order to reserve the remaining octets for the data of the interference circuit 1 , as described above. In other words, the synchronization channel 29 can be multiplexed with the data channel 19 in spatial and / or temporal terms, in a fixed or variable manner known to the detector 6 .

Für den Fall, daß Übertragungen in der einen und der anderen Richtung zwischen den beiden Terminals eingerichtet werden sollen, enthält jeder vorzugsweise die Sendereinrichtungen 1 bis 3 und die Empfängereinrichtungen 5 bis 7.In the event that transmissions in one and the other direction are to be set up between the two terminals, each preferably contains the transmitter devices 1 to 3 and the receiver devices 5 to 7 .

Es versteht sich, daß das Format des beschriebenen Datenfeldes 11, im vorliegenden Fall acht Einheiten für ein Oktett von Bits, nur in beispielhafter Weise gewählt worden ist, und daß Einheiten von Bits anderer Größe als das Oktett ausgewählt und in jeder geeigneten Anzahl regruppiert werden können, um das Datenfeld einer Zelle zu bilden.It is understood that the format of the data field 11 described , in the present case eight units for an octet of bits, has been selected only by way of example, and that units of bits of a size other than the octet can be selected and re-grouped in any suitable number to form the data field of a cell.

Claims

1. A method for detecting a logical loss of synchronization between two terminals, one of which is a transmitter that feeds a data channel ( 19 ) and the other is a receiver of a digital data transmission network, characterized in that it comprises the following steps:

- A synchronization channel ( 29 ) is reserved in the data channel ( 19 ), in which the transmitter sends a specific sequence of transmission passwords ( 25 ).
- the receiver reads in the arrival rhythm of the transmission passwords ( 25 ) a sequence of reception passwords ( 66 ) that is identical to the transmission sequence ( 25 ) and compares the transmission and reception passwords,
- In the event of an identity error of the transmission passwords ( 25 ) and the reception passwords ( 66 ), the receiver generates a logical synchronization loss signal ( 8 ) in order to resynchronize the two terminals.

2. The method of claim 1, wherein the successive passwords are numbers ( 25 ) whose values follow a predetermined series.

3. The method according to any one of claims 1 and 2, in which one determines their respective positions in the two sequences during the comparison of the two transmit and receive code words ( 25 and 66 ), and one compares these positions to a resynchronization signal ( 9 ) which is representative of a delay or shift between these positions.

4. The method according to any one of claims 1 to 3, in which the bits of the data channel ( 19 ) and the bits of the synchronization channel ( 29 ) are combined in successive octets during transmission.

5. The method according to claim 4, wherein for the synchronization channel ( 29 ) at least one bit place reserved exclusively in certain octets, which are separated from each other by a predetermined number of octets.

6. The method according to any one of claims 1 to 5, wherein the data ( 19 , 29 ) are sent as packets of a certain number of elements ( 10 ) of the eight octets.

7. The method according to any one of claims 3 to 6, in which one brings the data through each other during the transmission and during the reception the data is disentangled under the eventual command of the logical synchronization loss signal ( 8 ) and the resynchronization signal ( 9 ).

8. Terminal of a digital transmission network, characterized in that it is directed to the implementation of the method according to claim 1, and that it contains sequencing devices ( 22 , 26 to 28 ) to a synchronization channel in a data transmission channel ( 19 ) ( 29 ) to be transmitted in order to transmit a specific sequence of transmission passwords.

9. The terminal of claim 8, wherein the sequence imager includes memory means ( 26 , 28 ) for delivering bits representative of the transmit passwords ( 25 ) and a multiplexer ( 22 ) capable of alternatively bits of the data channel ( 19 ) and bits of the memory device ( 26 ).

10. Terminal according to one of claims 8 and 9, in which an interference output circuit ( 1 ) is provided.

11. Terminal according to one of claims 8 to 10, in which further sequence formation devices ( 63 , 65 , 69 ) are provided in order to extract a further synchronization channel ( 29 ) from a further data channel ( 19 ) and passwords a further specific sequence of transmission ( 25 ), and comparison devices ( 68 ) which are set up to receive transmission passwords ( 25 ) and reception passwords ( 66 ) and a logical synchronization loss signal ( 8 ) in the event of an identity error between the transmission passwords ( 25 ) and reception passwords ( 66 ).

12. The apparatus according to claim 11, wherein the successive passwords ( 25 ; 66 ) are numbers which are grouped according to a fixed-step series, the comparator device comprising a subtractor ( 68 ) which is capable of generating a signal ( 9 ) that is representative of the difference between the compared passwords ( 25 ; 66 ).

13. Device according to one of claims 11 and 12, in which an output untangling or interference suppression circuit ( 7 ) is provided.