NL8503451A - Digitale vertragingseenheid. - Google Patents
Digitale vertragingseenheid. Download PDFInfo
- Publication number
- NL8503451A NL8503451A NL8503451A NL8503451A NL8503451A NL 8503451 A NL8503451 A NL 8503451A NL 8503451 A NL8503451 A NL 8503451A NL 8503451 A NL8503451 A NL 8503451A NL 8503451 A NL8503451 A NL 8503451A
- Authority
- NL
- Netherlands
- Prior art keywords
- address
- signals
- information
- clock pulses
- period
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Description
- 1-
Digitale vertragingseenheid.
De uitvinding betreft een digitale vertragingseenheid en meer in het bijzonder een digitale vertragingseenheid voor het verwerken van bijvoorbeeld videosignalen in een digitale televisie-ontvanger.
5 In het algemeen gebruikt als digitaal vertragingsmid- del voor een massageheugen is de zogenaamde digitale vertragingseenheid voor het in serie inschrijven/uitlezen van signalen in/uit geheugencellen, die gerangschikt zijn in de vorm van een matrix, voor het beslissend vertragen van 10 de signalen. In fig.1 is blokschematisch een voorbeeld van een conventionele digitale vertragingseenheid weergegeven. Hierin ontvangt een ingangsklem 1 basisklokpulsen 0^. De eenheidsvertraging (minimum vertragingsduur) in de digitale vertragingseenheid is gelijk aan één periode van de basis-15 klokpulsen 0^. De aan de ingangsklem 1 toegevoerde basisklokpulsen J?g worden af gegeven aan een adresteller 2. De inhoud van de adresteller 2 wordt verhoogd aan de voorflan-ken van de basisklokpulsen 0S teneinde X-adressen af te geven aan een X-decodeerorgaan 3 en Y-adressen aan een Y-20 decodeerorgaan 4. De uitgangen van de X-decodeerorgaan 3 worden toegevoerd aan een geheugencellenbatterij 5, terwijl de uitgangen van het Y-decodeerorgaan 4 worden toegevoerd aan een overdrachtspoort 6. Anderzijds zijn de ingangsklemmen 13^...13 geschikt voor het ontvangen van synchroon met de 25 basisklokpulsen 0g toegevoerde invoerinformatie en zijn in dit voorbeeld bestemd voor het ontvangen van invoerinformatie met n-bits. De meest significante bit (MSB) van de invoerinformatie wordt toegevoerd aan de aansluitklem 13^, terwijl de laagst significante bit (LSB) wordt toegevoerd aan 30 de aansluitklem 13 . De invoerinformatie wordt toegevoerd aan een schrijfketen 10, die door een invoergrendelketen 11 wordt gestuurd met signalen WE. De geheugencellenbatterij 5 wordt gevormd door een groep geheugencellen, die gerangschikt zijn in de vorm van een matrix, waarvan de geheugen-35 capaciteit Μ x n bits bedraagt. Door de overdrachtspoort 6 wordt de vanuit de geheugencellenbatterij 5 uitgelezen informatie overgedragen naar een leesversterker 7, terwijl de informatie vanuit de schrijfketen 10 wordt overgedragen naar Λ “ n — · f· -ri J*. 7 ·.* ' * W *‘c' ·_/ * ? ΐ -2- de geheugencellenbatterij 5. De leesversterker 7 wordt gestuurd met signalen SE voor het versterken van de uitgelezen informatie. Door een informatiegrendelketen 8 worden uitgangen van de leesversterker 7 tijdelijk opgeslagen. Ge-5 durende een tijdsperiode, waarin de signalen SE op lage niveau's zijn, wordt de informatiegrendelketen 8 elektrisch verbroken van de leesversterker 7. Een uitgangsgrendelketen 9 levert vertraagde uitgangen vanuit de informatiegrendelketen 8 in de cyclus van de basisklokpulsen 0 teneinde deze
O
10 toe te voeren aan de uitgangsklemmen . De hoogst significante bit van de uitgangsinformatie wordt afgegeven aan de uitgangsklem 12^, terwijl de laagst significante bit wordt afgegeven aan de uitgangsklem 12n·
De aan de ingangsklem 1 ontvangen basisklokpulsen 0^ 15 worden verder toegevoerd aan een tijdinstelgenerator 14, die op haar beurt de bovengenoemde signalen SE en WE levert in een tijdreeks zoals weergegeven in fig.2. De signalen SE zijn -geschikt voor het sturen van de leesversterker 7 in perioden van hoog niveau hiervan, terwijl de signalen WE 20 geschikt zijn voor het sturen van de schrijfketen 8 in perioden van hoog niveau hiervan. De adresteller 2 wordt over elke M cycli teruggesteld door een (niet nader weergegeven) terugstelketen. De conventionele digitale vertragingseen-heid is van de bovengenoemde constructie.
25 In een televisie-ontvanger met PAL-systeem, dat voor zien is van de bekende constructie uit fig.1, is een één lijn-geheugen aanwezig voor het aftasten van analoge videosignalen met de frekwentie van 4 f (waarin f de chromi- sc sc nantiehulpdraaggolffrekwentie) voor het leveren van digitale 30 videosignalen en het vertragen hiervan over één aftastlijn (1H) onder de volgende voorwaarden: M=1135, n=8, X-adressen= XQ...Xjr Y-adressen=YQ....Y2, en één periode van de basisklokpulsen 0^ bedraagt 56 ns.
De werking van de in fig.1 weergegeven bekende digitale 35 vertragingseenheid zal nu nader worden toegelicht aan de hand van het tijdsschema uit fig.2. In dit geval wordt de vertraging van M perioden verkregen met behulp van een Μ x n bitsgeheugen met een adresruimte voor adressen ....A^ voor het parallel verwerken van|iit n-bits bestaande informatie. De 40 geheugencellenbatterij 5, die in deze digitale vertragings-~ ~ /, £ i ; v 'V -J 1 » · -3- eenheid wordt gebruikt, wordt gevormd door n· geheugencel-groepen met een adrescapaciteit van M-bits, waarbij één ge-heugencel in elke groep korrespondeert met één adres. Wanneer derhalve een adres is toegewezen, worden totaal n 5 geheugencellen parallel toegankelijk gemaakt vanuit n geheu-gencelgroepen. In een geheugen van de zogenaamde byte-con-structie is het aantal n gelijk aan 8. In de volgende beschrijving duiden de symbolen D^....DM op invoerinformatie, die opnieuw is opgeslagen in resp. de adressen .....A^, 10 terwijl de symbolen PD^...PDM duiden op uitgangsinformatie, die is uitgelezen uit resp. de adressen A^....A^.
Eerst wordt de adresteller 2 gestuurd met de basisklok-pulsen 0^ voor het leveren van X-adressen aan de X-decodeer-keten 3 en Y-adressen aan de Y-decodeerketen 4. Vervolgens 15 wordt aan een invoer/uitvoer-lijn 17 informatie afgegeven van n-bits geheugencellen, in het totaal behorende tot kolommen, gekoppeld met de overdrachtspoort 6, gekozen door de Y-decodeerketen 4 binnen de geheugencellen, behorende tot rijen, gekozen door de X-decodeerketen 3 in de geheu-20 gencellenbatterij 5. Wanneer het adres A^ bijvoorbeeld wordt aangeduid met de uitgang van de adresteller 2, wordt informatie PD.j over n geheugencellen, die in totaal geplaatst zijn in respektieve adressen A^ van de n geheugencelgroepen, parallel uitgelezen door de overdrachtspoort 6. De aldus 25 uitgelezen informatie PD^ van n bits wordt versterkt door de leesversterker 17 in een periode van hoog niveau van het signaal SE teneinde te worden gebracht in de informatie-grendelketen 8. De informatiegrendelketen 8 is elektrisch ontkoppeld van de leesversterker 7 aan de achterflank van 30 het signaal SE, waardoor de uitgelezen informatie PD^ gedurende de periode van laag niveau van het signaal SE wordt vastgehouden. De uitgelezen informatie PD^ wordt overgedragen naar de uitgangsgrendelketen 9 teneinde parallel te worden afgevoerd aan de n uitgangsklemmen 12^....12 . Aldus 35 wordt de informatie opeenvolgend uitgelezen in overeenstemming met de verandering van de adressignalen per periode van de basisklokpulsen 0^ zoals weergegeven in fig.2.
jn jezelfde adresaanwijzende periode zal nadat het signaal SE is afgevallen de schrijfketen 10 worden gestuurd in een 40 periode van hoog niveau van het signaal WE voor het overdra- Λ. - *· r* ·*Υ" V 5 *4 * · * » % -4- gen van invoerinformatie van n-bits, ontvangen vanuit een invoergrendelketen 11, naar de invoer/uitvoer- lijn 17 teneinde het laatst gekozen geheugencellen opnieuw te laden met de informatie. Direkt na de voorgaande informatie PD^ wordt 5 bijvoorbeeld vanuit het adres uitgelezen en in de infor-matiegrendelketen 8 op te bergen nieuwe informatie D,( geschreven in de geheugencellen van het adres A1. De informatie D.j wordt uitgelezen wanneer het adres A^ weer is aangewezen na M-perioden. Aldus wordt de door uitlezing gewijzigde 10 schrijfbewerking uitgevoerd in elke M-perioden voor de geheugencellen van de respektieve adressen zodat opnieuw ingeschreven informatie wordt afgevoerd na M perioden, waardoor de vertraging van M- perioden wordt verkregen.
In de conventionele digitale vertragingseenheid dient 15 de lees/schrijf-bewerking worden uitgevoerd in één periode van de basisklokpulsen J2fg zoals boven is beschreven. Derhalve moet de periode van de basisklokpulsen J2fg worden bepaald onder in aanmerking name van de leestoegangsduur aan de informatiegrendelketen, de schrijfvoltooiduur (pulsbreed-20 te van de signalen WE), de pulsbreedte van de signalen SE, tijdinstelmarges tussen adressignalen en dergelijke, en is het moeilijk om een bewerking met hoge snelheid te bereiken. Voor een digitale vertragingseenheid, toegepast op een tele-visie-ontvanger met PAL-systeem, is bijvoorbeeld een perio-25 deduur van 56 ns vereist en indien de bovengenoemde constructie wordt toegepast in conventionele verwerkingstechnieken, moet de door lezen gewijzigde schrijfbewerking worden uitgevoerd in de periode van 56 ns. Het is derhalve moeilijk om de digitale vertragingseenheid met voldoende tijdsmarges te 30 sturen.
Een voorbeeld van de bovengenoemde bekende constructie is beschreven in "Television Gakkaishi (The journal of the institute of television engineers of Japan)" deel 39, No. 3 ( 1985), biz.250 tot 252. In dezeliteratuurbron tonen fig.6 en 35 7 voorbeelden van lage snelheden, terwijl fig.8 een voorbeeld van hoge snelheid toont waarbij de geheugencapaciteit is verdubbeld, hetwelk leidt tot hogere kosten.
De uitvinding heeft ten doel te voorzien in een digitale vertragingseenheid, die met hogere snelheid kan werken dan 40 de conventionele digitale vertragingseenheid door gebruik te is y v XJ | -5- r * maken van conventionele verwerkingstechnieken zonder verhoging van de kosten.
Kortom, de uitvinding verschaft een digitale vertra-gingseenheid, die bestaat uit een geheugencellengroep, die 5 gerangschikt is in de vorm van een matrix, die verdeeld is in twee adresruimten, die afwisselend toegankelijk worden gemaakt zodat informatie, uitgelezen aan de twee adresruimten, afwisselend wordt afgevoerd met de klokfrekwentie van de basisklokpulsen en de invoerinformatie, die synchroon 10 met de basisklokpulsen wordt ontvangen, afwisselend wordt ingeschreven in de twee adresruimten.
Volgens de uitvinding worden de respektieve adresruimten in hoofdzaak gestuurd met de klokfrekwentie gedurende twee perioden van de basisklokpulsen, terwijl de infor-15 matie-invoer/informatie-uitvoer-bewerking eigenlijk wordt voltooid in dezelfde periode als die van de basisklokpulsen, waardoor de digitale vertragingseenheid kan worden gestuurd met een hoge snelheid, waarbij de klokfrekwentie de helft van de minimum werkcyclus van elke adresruimte bedraagt, 20 terwijl voldoende tijdmarges worden in stand gehouden. Derhalve is het niet nodig om d^4eheugencapaciteit te verhogen voor het op doelmatige wijze verhinderen van een vaste verhoging .
De uitvinding zal hieronder nader worden toegelicht 25 aan de hand van de tekening, waarin bij wijze van voorbeeld twee uitvoeringsvormen van de digitale vertragingsinrichting volgens de uitvinding zijn weergegeven. Hierin toont: fig.1 een biokschema van een voorbeeld van een conventionele digitale vertragingseenheid, 30 fig.2 een tijdsschema ter toelichting van de werking van de conventionele digitale vertragingseenheid, weergegeven in fig.1, fig.3 een biokschema van een uitvoeringsvorm volgens de uitvinding, 35 fig.4 een tijdsschema ter toelichting van de werking van de uitvoeringsvorm uit fig.3, fig.5 een biokschema van een verdere uitvoeringsvorm volgens de uitvinding, fig.6 een voorbeeld van een vertragingsgrendelketen 40 zoals weergegeven in fig.5, en
b *3 '·* J ‘i J
V « -6- fig.7 een tijdsschema ter toelichting van de werking van de uitvoeringsvorm uit fig.5.
Fig.3 toont een blokschema van een gunstige uitvoeringsvorm van de digitale vertragingseenheid volgens de uit-5 vinding. De in fig.3 weergegeven digitale vertragingseenheid is geschikt voor het vertragen van invoerinformatie van n bits over M perioden teneinde deze informatie af te voeren en haar adresruimte, die korrespondeert met de mate van vertraging, is verdeeld in twee reeksen geheugen-10 cellen. Een eerste geheugencellenreeks 84 vormt een even adressenvlak en een tweede geheugencellenreeks 94 vormt een oneven adressenvlak en de geheugencapaciteit van elke geheugencellenreeks bedraagt (M/2) x n-bits. Invoerkontakten 90^....90n zijn geschikt voor het ontvangen van invoerin-15 formatie van n bits met de klokfrekwentie van de basis-klokpulsen J2fg. De invoerinformatie wordt via een invoer-grendelketen 99 toegevoerd aan schrijfketens 88 en 98.
Een tijdsinstelgenerator 101 ontvangt de basisklok-pulsen J2fg vanuit een ingangsklem 100 voor het leveren van 20 verschillende tijdsinstelsignalen J#EV, 0qd' SEEV' SEOD' WEev, WEqD, Oeev en ®E0D kasis van de basisklokpulsen 0S in de tijdreeks zoals weergegeven in fig.4. Eén periode van de basisklokpulsen 0S is equivalent met de eenheids-vertraging. De signalen 0EV worden verkregen door frekwentie-25 deling van de in perioden te verdelen basisklokpulsen en zijn geschikt voor het verhogen van de inhoud van de adresteller 81 aan de achterflanken hiervan. De signalen 0^ worden gevormd door klokpulsen, die in tegenfase zijn met de signalen j?EV en doen de inhoud van de adresteller 91 verhogen 30 aan de achterflanken hiervan. De signalen SEEV en SEQD sturen resp. de leesversterkers 86 en 96 in de perioden van hoog niveau hiervan. De signalen WEg^ en WEqD sturen resp. de schrijfketens 88 en 98 in perioden van hoog niveau hiervan.
De signalen OEEV sturen uitgangen van een informatiegrendel-35 keten 87, terwijl de signalen OEQD uitgangen van een infor-matiegrendelketen 97 sturen.
De adresteller 81 ontvangt de signalen 0EV voor het toevoeren van even X-adressignalen aan een X-decodeerketen 82 en even Y-adressignalen aan een Y-decodeerketen 83 in de 40 periode van de signalen 0Ey (welke periode twee maal die 8 5 *3 3 4 S 1 -7- van de basisklokpulsen J?s bedraagt) .Uitgangen van de X-decodeerketen 82 worden toegevoerd aan de eerste geheugen-cellenreeks 84, terwijl uitgangen van de Y-decodeerketen 83 worden toegevoerd aan een overdrachtspoort 85. Op soort-5 gelijke wijze ontvangt de adresteller 81 de signalen voor het toevoeren van oneven signalen aan een X-decodeer-keten 92 en oneven Y-adressignalen aan een Y-decodeerin-richting 93 in een periode van de signalen 0qD (welke periode twee maal die van de basisklokpulsen J2fg bedraagt). Uitgangen 10 van de X-decodeerketen 92 worden toegevoerd aan de tweede geheugencellenreeks 94, terwijl uitgangen van de Y-decodeerketen 93 worden toegevoerd aan een overdrachtspoort 95. De overdrachtspoort 85 levert informatie, die is uitgelezen van de eerste geheugencellenreeks 84, aan de leesversterker 15 86 via een invoer/uitvoer-lijn 102, terwijl via de invoer/- uitvoer-lijn 102 ontvangen informatie vanuit de schrijfketen 88 wordt overgedragen naar de eerste geheugencellenreeks 84. Op soortgelijke wijze wordt door de overdrachtspoort 95 informatie, die is uitgelezen van de tweede geheugen- 20 cellenreeks 94, via een invoer/uitvoer-lijn 103 overgedragen naar de leesversterker 96, terwijl informatie vanuit de schrijfketen 98, ontvangen via de invoer/uitvoer-lijn 103 wordt overgedragen naar de tweede geheugencellenreeks 94.
De leesversterker 86 wordt gestuurd door de signalen SEEV 25 teneinde de hierdoor uitgelezen informatie te versterken en vervolgens deze toe te voeren aan de informatiegrendelketen 87, die op haar beurt de uitgangen van de leesversterker 86 tijdelijk opslaat. Wanneer de signalen SEEV op lage niveau's zijn, wordt de grendelketen 87 elektrisch ontkoppeld van 30 de leesversterker 86. Informatie vanuit de informatiegrendelketen 87 wordt overgedragen naar de uitgangsgrendelketen 89 gedurende de tijd, waarin de signalen OEEV qoboge niveau' s zijn. Op soortgelijke wijze wordt de leesversterker 96 gestuurd door de signalen SEQD teneinde de hierdoor uitgelezen 35 informatie te versterken en deze toe te voeren aan de informatiegrendelketen 97, die op haar beurt de uitgangen van de leesversterker 96 tijdelijk opslaat. Wanneer de signalen SEQD op lage niveau's zijn wordt de informatiegrendelketen 87 elektrisch ontkoppeld van de leesversterker 96. Verder wordt 40 informatie vanuit de informatiegrendelketen 97 overgedragen * β -8- naar de uitgangsgrendelketen 89 gedurende de tijd, waarin de signalen OE^ op hoge niveau's zijn. Door de uitgangsgrendelketen 89 wordt de over M-perioden vertraagde informatie synchroon met de basisklokpulsen 0g afgevoerd ten-5 einde deze af te geven aan de uitgangsklemmen 80^....80 .
De adrestellers 81 en 91 zijn elk voorzien van (niet nader weergegeven) terugstelketens voor de terugstelling in elke M perioden.
De werking van de bovenbeschreven uitvoeringsvorm, 10 weergegeven in fig.3 wordt hieronder nader toegelicht aan de hand van het tijdsdiagram, dat is weergegeven in fig.4. Hierbij duiden de symbolen D^...,DM resp. op invoerinforma-tie, ontvangen via de ingangsklemmen 90^....90 , die opnieuw dient te worden opgeslagen in de respektieve adressen 15 ....A^ van de geheugencellenreeksen 84 en 94, en duiden de symbolen PD^....PDM op uitvoerinformatie, die is uitgelezen aan de respektieve adressen A^....A^.
De tijdinstelgenerator 101 levert de signalen 0EV en de signalen 0OD, die in tegenfase hiermede zijn, door de-20 ling van de basisklokpulsen 0g. De adresteller 81 wordt gestuurd door de signalen 0EV teneinde even adressignalen AdEV te leveren in een periode, die het dubbele bedraagt van die van de basisklokpulsen 0g teneinde even X-adressig-nalen af te geven aan de X-decodeerketen 82 en even Y-adres-25 signalen aan de Y-decodeerketen 83. Anderzijds wordt de adresteller 91 gestuurd met de signalen 0QD teneinde oneven adressignalen AdQD twee maal per periode van de basisklokpulsen 0g te leveren voor het afgeven van oneven X-adres-signalen aan de X-decodeerketen 92 en oneven Y-adressignalen 30 aan de Y-decodeerketen 93. Opgemerkt wordt hierbij, dat de even adressignalen AdEV in fase verschoven zijn ten opzichte van de oneven adressignalen Ad^ met resp. één periode van de basisklokpulsen 0g.
Wanneer wordt aangenomen, dat de uitgang van de adres-35 teller 81 duidt op het adres A2 van de eerste geheugencellen-reeks 84 , worden n geheugencellen, die geplaatst zijn in het adres A2, toegankelijk gemaakt door de X- en Y-decodeer-ketens 82 en 83, zodat informatie PD2 van n bits, die reeds M-1 perioden tevoren was opgeslagen, wordt uitgelezen over 40 de invoer/uitvoer-lijn 102 via de overdrachtspoort 85. De in- % $ y o 4 3 i • - -informatie PD2 wordt versterkt door de leesversterker 86 in een periode van hoog niveau van het signaal SEEV teneinde te worden gebracht in de informatiegrendelketen 87. De in-formatiegrendelketen 87 is elektrisch ontkoppeld van de 5 leesversterker 86 aan de achterflank van het signaal SEEV, waardoor de uitgelezen informatie PD2 wordt vastgehouden in de periode van laag niveau van het signaal SE^. De in de informatiegrendelketen 87 vastgehouden informatie PD2 wordt overgedragen naar de uitgangsgrendelketen 89 in een periode 10 van hoog niveau van het signaal 0EEV teneinde te worden afgegeven aan n uitgangsklemmen 80^....80 . Anderzijds is de schrijfketen 88 in een periode van hoog niveau van het signaal WEEV werkzaam teneinde in de ingangsgrendelketen 99 op te bergen nieuwe informatie D2 van n bits, die ont-15 vangen is via de ingangsklemmen 90^....90 ,in te schrijven in de geheugencellen van hetzelfde adres A2· Aldus is de door lezen gewijzigde schrijfbewerking (de seriewerkperiode is hieronder verder aangeduid met "adresperiode") voor het adres A2 vitccdd.
20 In de tweede geheugencellenreeks 94 zal na het ver strijken van één periode van de basisklokpulsen vanaf het begin van de adresperiode voor het adres A2 een adresperiode voor het adres A^ starten. De uitgang van de adresteller 91 geeft het adres A^ aan en n geheugencellen, die geplaatst 25 zijn in het adres A^ ^worden toegankelijk gemaakt door de X- en Y-decodeerketens 92 en 93, zodat informatie PD^ van n bits, die reeds M-1 perioden tevoren is opgeslagen, wordt uitgelezen over de invoer/uitvoer-lijn 103 via de overdrachts-poort 95. De informatie PD^ wordt versterkt door de leesver-30 sterker 96 in een periode van hoog niveau van het siganaal SEqd teneinde te worden gebracht in de informatiegrendelketen 97. De informatiegrendelketen 97 is elektrisch ontkoppeld van de leesversterker 96 aan de achterflank van het signaal SE^, waardoor de uitgelezen informatie PD^ in de 35 periode van laag niveau van het signaal SEqE wordt vastgehouden. Vervolgens wordt het signaal OEQD op een hoog niveau gebracht, waardoor de informatie PD^ wordt overgedragen naar de uitgangsgrendelketen 89 teneinde te worden afgevoerd aan n uitgangsklemmen 80^....80 . Anderzijds zal de schrijfketen 40 98 werkzaam zijn wanneer het signaal WEQD op een hoog niveau
i*i u .'ί I
-10- * is teneinde in de ingangsgrendelketen 99 op te bergen nieuwe informatie van n bits, ontvangen via de ingangs-klemmen 90^....90 , in te schrijven in geheugencellen van het adres A^. Aldus is de adresperiode voor het adres A^ 5 voltooid. Nadat één periode van de basisklokpulsen 0g vanaf het begin van de adresperiode voor het adres A^ is verstreken zal een adresperiode voor het adres A4 beginnen in de eerste geheugencellenreeks 94 teneinde nieuwe informatie PD^ te lezen.
10 Zoals boven is beschreven, wordt de met de klokpuls- frekwentie van de basisklokpulsen 0g ontvangen invoerinfor-matie alternatief ingeschreven in de eerste en tweede ge-heugencellenreeksen 84 en 94, terwijl zij afwisselend aan de uitgangsklemmen 80.J....80 wordt afgevoerd met een ver-15 traging over M perioden van de basisklokpulsen 0g vanaf de tijdstippen, waarop de uit de geheugencellenreeksen 84 en 94 uitgelezen informatie is ontvangen, met de klokpuls-frekwentie van de basisklokpulsen- J2fg. Aldus dient de in fig.3 weergegeven keten als digitale vertragingseenheid, 20 waarmede een vertraging van M -perioden wordt bereikt.
Hoewel de signalen OEEV en OEqD worden gebruikt voor het regelen van de uitgangen van de informatiegrëndelketens 87 en 97, kunnen zij worden vervangen door de signalen 0^ en 0qD· Verder kunnen de signalen WEEV en WEQD-worden ver-25 vangen door de signalen SEqD en SE^.
Hoewel de signalen SEgv worden bekrachtigd in de eerste periodehelften (die elk korresponderen met één periode van de basisklokpulsen 0g) van de adresperioden voor de even adressen en de signalen WEEV worden bekrachtigd in de 30 tweede periodehelften (die elk korresponderen met één periode van de basisklokpulsen 0g) kunnen de signalen SEEV en WEev beide worden bekrachtigd in de tweede periodehelften van de even adresperioden. Het kriterium is, dat de door lezen gewijzigde schrijfbewerking wordt voltooid binnen de 35 adresperioden voor elk even adres. Dit geldt ook voor de signalen WEQD en WEQD in de adresperioden voor de oneven adressen.
Hoewel de twee geheugencellenreeksen, die adresruimten van dezelfde geheugencapaciteit hebben, toegankelijk worden 40 gemaakt voor het verkrijgen van informatievertraging "ran eai e^ei
0 0 v <0 4 3 I
f -11- aantal malen de eenheidsvertraging in de bovengenoemde uitvoeringsvorm, kan direkt voor of achter de uitgangsgrendel-keten 89 een orgaan zoals een enkeltrapsvertragingsketen (register) zijn aangebracht teneinde informatievertraging 5 van een oneven aantal malen de eenheidsvertraging te verkrijgen.
Bovendien kan de digitale vertragingseenheid volgens de uitvinding worden uitgevoerd met een statische geheugen-keten of een dynamische geheugenketen.
10 Fig.5 toont een blokschema van een verdere uitvoerings vorm volgens de uitvinding. De delen hierin, die korrespon-deren met die uit de uitvoeringsvorm volgens fig.3, zijn met dezelfde verwijzingscijfers aangeduid en een herhaalde toelichting hiervan is achterwege gelaten. In fig.5 ontvangt 15 een tijdinstelgenerator 104 basisklokpulsen 0g vanuit een ingangsklem 100 voor het leveren van verschillende tijdin-stelsignalen 0L, SEEV, SEQD, WEEV, WE0E), OEEV en OEQD in de periode van de basisklokpulsen J2fg in een tijdreeks zoals weergegeven in fig.7. De signalen JEL worden verkregen door 20 een frekwentiedeling van de in periode te verdubbelen basisklokpulsen en worden ingevoerd in een adresteller 81 en de vertragingsgrendelketens 105 en 106.
De adresteller 81 ontvangt het signaal 0^ voor het toevoeren van even X-adressignalen aan een X-decodeerketen 82 25 en even Y-adressignalen aan een Y-decodeerketen 83 in de periode van de signalen 0T. Uitgangen van de X-decodeer-keten 82 worden toegevoerd aan een eerste geheugencellen-reeks 84 en een vertragingsgrendelketen 106. Uitgangen van de Y-decodeerinrichting 83 worden toegevoerd aan een over-30 drachtspoort 85 en een vertragingsgrendelketen 105. Uitgangen van de vertragingsgrendelketen 106 worden toegevoerd aan een tweede geheugencellenreeks 104, terwijl die van de vertragingsgrendelketen 105 worden toegevoerd aan een over-drachtspoort 95.
35 De vertragingsgrendelketens 105 en 106 worden gevormd door een aantal parallel geschakelde grendels, die gestuurd worden met de interne klokpulsen 0 . Fig.6 toont een uit-voeringsvoorbeeld van een ketenconstructie van een dergelijke grendel. De grendelketen zoals weergegeven in fig.6 40 is uitgevoerd als bekende statische CMOS-grendelketen, -· * ~ «i ?. · -u- v1 · -12- die gevormd wordt door inverteerelementen 109 en 110, een NMOS-overdrachtspoort 107 en een PMOS-overdrachtspoort 108. De inverteerelementen 109 en 110 zijn in serie met elkaar geschakeld zodat de NMOS-overdrachtspoort 107 uit-5 gangen van de Y-decodeerketen 83 (of X-decodeerketen 82) overdraagt naar het inverteerelement 109 en de PMOS-overdrachtspoort 108 een brug vormt tussen de ingangsklem van het inverteerelement 109 en de uitgangsklem van het inverteerelement 110. De uitgangen van het inverteerelement 110 10 worden toegevoerd aan de overdrachtspoort 95 (of de geheugen-cellenreeks 94). Verder ontvangen de overdrachtspoorten 107 en 108 de klokpulsen 0 aan poortelektroden hiervan. Aldus worden de vertragingsgrendelketens 105 en 106 gevormd door een aantal statische grendels zoals weergegeven in fig.6, 15 die parallel zijn geschakeld.
De werking van de in fig.5 weergegeven uitvoeringsvorm zal hieronder nader worden toegelicht aan de hand van een tijdsschema, dat is weergegeven in fig.7. De symbolen D^....D duiden op invoerinformatie van n bit, die in de 20 invoergrendel 99 is ontvangen via resp. de ingangsklemmen 9 0.J....90 teneinde opnieuw te worden opgeborgen in res-pektieve adressen ....AM, en de symbolen PD^....PD duiden op uitvoerinformatie, die resp. is uitgelezen aan de res-pektieve adressen A^....A^. Eerst worden de basisklokpulsen 25 0g zodanig gedeeld, dat de tijdsinstelgenerator 104 de interne klokpulsen 0 levert. Aan de achterflanken van de interne klokpulsen 0 wordt de inhoud van de adresteller 81 verhoogd teneinde even adressignalen AdEV te leveren (zie fig.7), waarvan de periode twee maal die van de basis-30 klokpulsen bedraagt teneinde even X-adressignalen toe te voeren aan de X-decodeerketen 82 en even Y-adressignalen aan de Y-decodeerketen 83. Aldus zijn in even adresperioden geheugencellen in de eerste geheugencellenreeks 84 gekozen, die een even adresvlak vormen, door de uitgangen van de X-35 en Y-decodeerketens 82 en 83.
De grendel (zie fig.6), die de vertragingsgrendelketen 106 vormt verkrijgt de uitgangen van de X-decodeerketen 82 aan de achterflanken van de klokpulsen 0E en de vertragings-grendelketen 106 vertraagt dan de uitgangen van de X-deco-40 deerketen 82 resp. met één periode van de basisklokpulsen \ :· ; ;; -5 0 i f * -13- 0g teneinde deze over te dragen naar de tweede geheugen-cellenreeks 94. Daar de in fig.6 weergegeven grendel van bekende constructie is en ook haar werking voor de vakman duidelijk zal zijn, wordt een nadere toelichting hiervan 5 overbodig geacht. Op soortgelijke wijze vertraagt de ’vertragdngs-grendelketen 105 de uitgangen van de Y-decodeerketen 83 resp. met één periode van de basisklokpulsen 0^ teneinde deze te voeren naar de overdrachtspoort 95. Aldus worden geheugencellen in de tweede geheugencellenreeks 95 geko-10 zen, die een oneven adresvlak vormen, door de uitgangen van de vertragingsgrendelketens 105 en 106. Opgemerkt wordt, dat oneven adresperioden steeds worden vertraagd vanaf de even adresperioden met resp. één periode van de basisklokpulsen J2fg. De werking van deze uitvoeringsvorm 15 is derhalve equivalent met die , weergegeven in fig.3.
Hoewel de adresteller 81 de door de vertragingsgrendelketens 105 en 106 te vertragen even adressignalen levert teneinde oneven adressignalen in de uitvoeringsvorm uit fig.5 te verkrijgen, kan de adresteller 81 ook oneven 20 adressignalen leveren teneinde deze resp. met één periode van de basisklokpulsen 0g te vertragen voor het verkrijgen van even adressignalen.
Hoewel de uitgang van de informatiegrendels 87 en 97 worden gestuurd met de signalen OEEV en OEQD, kunnen zij in plaats hiervan ook worden gestuurd met de klokpulsen 25 J?L en de geinverteerde signalen hiervan.
In de voorgaande uitvoeringsvorm, weergegeven in fig.5, worden de adressignalen geleverd teneinde toegang te verkrijgen tot- de geheugencellen van de eerste of de tweede 30 geheugencellenreeks voor het verkrijgen van de adressignalen voor het toegankelijk maken van de geheugencellen van de andere geheugencellenreeksen door de adressignalen resp. te vertragen met één periode van de basisklokpulsen 0^ en derhalve kunnen twee typen adressignalen worden verkregen 35 met slechts één adressignaal-generatororgaan, waardoor de ketenconstructie wordt vereenvoudigd ten opzichte van die van de uitvoeringsvorm uit fig.3.
Het zal duidelijk zijn, dat de uitvinding niet beperkt is tot de bovenbeschreven uitvoeringsvoorbeelden, doch dat 40 gewijzigde uitvoeringsvormen mogelijk zijn zonder hierbij 8205431 -14- buiten het kader van de uitvinding te treden.
-conclusies- 8 3 8 o 4 3 1
Claims (2)
- 3. Digitale vertragingseenheid volgens conclusie 1, hierdoor gekenmerkt , dat het even adressignaalgenerator- 15 orgaan even adressignalen levert, waarvan de periode twee maal van die van de basisklokpulsen 0^ bedraagt, en dat het oneven adressignaalgeneratororgaan een vertragingsorgaan (105, 106) bevat voor het vertragen van de even adressignalen met resp. één periode van de basisklokpulsen 0^. 20
- 4. Digitale vertragingseenheid volgens conclusie 1, hierdoor gekenmerkt , dat het oneven adressignaalgeneratororgaan oneven adressignalen levert, waarvan de periode twee maal die van de basisklokpulsen 0^ bedraagt, en dat het even 25 adressignaalgeneratororgaan een orgaan bevat voor het vertragen van de oneven adressignalen met resp. één periode van de basisklokpulsen 0^. C 0 v V- V J
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26473884 | 1984-12-14 | ||
JP59264738A JPS61142814A (ja) | 1984-12-14 | 1984-12-14 | デイジタル遅延装置 |
JP26795484 | 1984-12-17 | ||
JP59267954A JPS61144113A (ja) | 1984-12-17 | 1984-12-17 | デイジタル遅延装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
NL8503451A true NL8503451A (nl) | 1986-07-01 |
Family
ID=26546644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NL8503451A NL8503451A (nl) | 1984-12-14 | 1985-12-16 | Digitale vertragingseenheid. |
Country Status (3)
Country | Link |
---|---|
US (1) | US4849937A (nl) |
DE (1) | DE3543911A1 (nl) |
NL (1) | NL8503451A (nl) |
Families Citing this family (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4937770A (en) * | 1986-02-07 | 1990-06-26 | Teradyne, Inc. | Simulation system |
US5237532A (en) * | 1986-06-30 | 1993-08-17 | Kabushiki Kaisha Toshiba | Serially-accessed type memory device for providing an interleaved data read operation |
US5280448A (en) * | 1987-11-18 | 1994-01-18 | Sony Corporation | Dynamic memory with group bit lines and associated bit line group selector |
US5099297A (en) * | 1988-02-05 | 1992-03-24 | Emanuel Hazani | EEPROM cell structure and architecture with programming and erase terminals shared between several cells |
US5724540A (en) * | 1988-03-28 | 1998-03-03 | Hitachi, Ltd. | Memory system having a column address counter and a page address counter |
US5335336A (en) * | 1988-03-28 | 1994-08-02 | Hitachi, Ltd. | Memory device having refresh mode returning previous page address for resumed page mode |
US5267200A (en) * | 1988-08-31 | 1993-11-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device and operating method thereof with transfer transistor used as a holding means |
US5016216A (en) * | 1988-10-17 | 1991-05-14 | Waferscale Integration, Inc. | Decoder for a floating gate memory |
GB8906354D0 (en) * | 1989-03-20 | 1989-05-04 | Inmos Ltd | Memory accessing |
US5307469A (en) * | 1989-05-05 | 1994-04-26 | Wang Laboratories, Inc. | Multiple mode memory module |
US6564308B2 (en) | 1989-05-05 | 2003-05-13 | Samsung Electronics Co. Ltd. | Multiple mode memory module |
US5261073A (en) * | 1989-05-05 | 1993-11-09 | Wang Laboratories, Inc. | Method and apparatus for providing memory system status signals |
JP3103575B2 (ja) * | 1989-05-26 | 2000-10-30 | 松下電器産業株式会社 | 半導体記憶装置 |
GB2232797B (en) * | 1989-06-16 | 1993-12-08 | Samsung Semiconductor Inc | RAM based serial memory with pipelined look-ahead reading |
US5214610A (en) * | 1989-09-22 | 1993-05-25 | Texas Instruments Incorporated | Memory with selective address transition detection for cache operation |
US5261064A (en) * | 1989-10-03 | 1993-11-09 | Advanced Micro Devices, Inc. | Burst access memory |
US5311471A (en) * | 1989-11-27 | 1994-05-10 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
JP2531829B2 (ja) * | 1990-05-01 | 1996-09-04 | 株式会社東芝 | スタティック型メモリ |
JP2900523B2 (ja) * | 1990-05-31 | 1999-06-02 | 日本電気株式会社 | 不揮発性半導体メモリ装置の書込回路 |
US5206944A (en) * | 1990-06-07 | 1993-04-27 | The United States Of America As Represented By The Secretary Of The Air Force | High speed analog to digital converter board for an IBM PC/AT |
US5285421A (en) * | 1990-07-25 | 1994-02-08 | Advanced Micro Devices | Scheme for eliminating page boundary limitation on initial access of a serial contiguous access memory |
JP2740063B2 (ja) * | 1990-10-15 | 1998-04-15 | 株式会社東芝 | 半導体記憶装置 |
US6249481B1 (en) | 1991-10-15 | 2001-06-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
EP0492938B1 (en) * | 1990-12-21 | 1995-11-22 | Sun Microsystems, Inc. | Method and apparatus for increasing the speed of operation of a double buffered display system |
US5247644A (en) * | 1991-02-06 | 1993-09-21 | Advanced Micro Devices, Inc. | Processing system with improved sequential memory accessing |
JP2874375B2 (ja) * | 1991-04-11 | 1999-03-24 | 日本電気株式会社 | ダブルバッファ形エラスティック・ストア |
JP3178859B2 (ja) * | 1991-06-05 | 2001-06-25 | 株式会社東芝 | ランダムアクセスメモリ装置およびそのパイプライン・ページモード制御方法 |
US5784327A (en) * | 1991-06-12 | 1998-07-21 | Hazani; Emanuel | Memory cell array selection circuits |
JPH05101201A (ja) * | 1991-10-09 | 1993-04-23 | Rohm Co Ltd | オプシヨン設定回路 |
KR940008811B1 (ko) * | 1991-10-17 | 1994-09-26 | 삼성전자 주식회사 | 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법 |
JP2999869B2 (ja) * | 1991-11-15 | 2000-01-17 | 沖電気工業株式会社 | メモリアクセス方式 |
US5559990A (en) * | 1992-02-14 | 1996-09-24 | Advanced Micro Devices, Inc. | Memories with burst mode access |
US6310821B1 (en) * | 1998-07-10 | 2001-10-30 | Kabushiki Kaisha Toshiba | Clock-synchronous semiconductor memory device and access method thereof |
EP0561370B1 (en) * | 1992-03-19 | 1999-06-02 | Kabushiki Kaisha Toshiba | A clock-synchronous semiconductor memory device and access method thereof |
JPH05274862A (ja) * | 1992-03-24 | 1993-10-22 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JP2803466B2 (ja) * | 1992-04-28 | 1998-09-24 | 日本電気株式会社 | 半導体記憶装置の救済方法 |
US5305281A (en) * | 1992-08-06 | 1994-04-19 | National Semiconductor Corporation | Multiple array memory device with staggered read/write for high speed data access |
US5309395A (en) * | 1992-10-22 | 1994-05-03 | At&T Bell Laboratories | Synchronous static random access memory |
JP3164939B2 (ja) * | 1993-04-27 | 2001-05-14 | 富士通株式会社 | 記憶装置の試験回路を備えた装置 |
US5453957A (en) * | 1993-09-17 | 1995-09-26 | Cypress Semiconductor Corp. | Memory architecture for burst mode access |
US5504503A (en) * | 1993-12-03 | 1996-04-02 | Lsi Logic Corporation | High speed signal conversion method and device |
US5555529A (en) * | 1993-12-28 | 1996-09-10 | Intel Corporation | Power saving architecture for a cache memory |
US5506810A (en) * | 1994-08-16 | 1996-04-09 | Cirrus Logic, Inc. | Dual bank memory and systems using the same |
US5493241A (en) * | 1994-11-16 | 1996-02-20 | Cypress Semiconductor, Inc. | Memory having a decoder with improved address hold time |
US5513148A (en) * | 1994-12-01 | 1996-04-30 | Micron Technology Inc. | Synchronous NAND DRAM architecture |
US6810449B1 (en) | 1995-10-19 | 2004-10-26 | Rambus, Inc. | Protocol for communication with dynamic memory |
US6035369A (en) | 1995-10-19 | 2000-03-07 | Rambus Inc. | Method and apparatus for providing a memory with write enable information |
US6470405B2 (en) * | 1995-10-19 | 2002-10-22 | Rambus Inc. | Protocol for communication with dynamic memory |
US5835970A (en) * | 1995-12-21 | 1998-11-10 | Cypress Semiconductor Corp. | Burst address generator having two modes of operation employing a linear/nonlinear counter using decoded addresses |
US5950219A (en) * | 1996-05-02 | 1999-09-07 | Cirrus Logic, Inc. | Memory banks with pipelined addressing and priority acknowledging and systems and methods using the same |
JPH10111828A (ja) * | 1996-09-27 | 1998-04-28 | Internatl Business Mach Corp <Ibm> | メモリシステム、データ転送方法 |
US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
US6266379B1 (en) * | 1997-06-20 | 2001-07-24 | Massachusetts Institute Of Technology | Digital transmitter with equalization |
US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
WO1999019805A1 (en) * | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Method and apparatus for two step memory write operations |
US6262936B1 (en) | 1998-03-13 | 2001-07-17 | Cypress Semiconductor Corp. | Random access memory having independent read port and write port and process for writing to and reading from the same |
US6262937B1 (en) | 1998-03-13 | 2001-07-17 | Cypress Semiconductor Corp. | Synchronous random access memory having a read/write address bus and process for writing to and reading from the same |
US6069839A (en) | 1998-03-20 | 2000-05-30 | Cypress Semiconductor Corp. | Circuit and method for implementing single-cycle read/write operation(s), and random access memory including the circuit and/or practicing the method |
TW430815B (en) * | 1998-06-03 | 2001-04-21 | Fujitsu Ltd | Semiconductor integrated circuit memory and, bus control method |
EP1028427B1 (en) * | 1999-02-11 | 2007-07-25 | Infineon Technologies North America Corp. | Hierarchical prefetch for semiconductor memories |
US6084819A (en) * | 1999-07-06 | 2000-07-04 | Virage Logic Corp. | Multi-bank memory with word-line banking |
US6708254B2 (en) | 1999-11-10 | 2004-03-16 | Nec Electronics America, Inc. | Parallel access virtual channel memory system |
US6400642B1 (en) | 2000-03-24 | 2002-06-04 | Cypress Semiconductor Corp. | Memory architecture |
US6240031B1 (en) * | 2000-03-24 | 2001-05-29 | Cypress Semiconductor Corp. | Memory architecture |
JP3474147B2 (ja) * | 2000-04-19 | 2003-12-08 | 沖電気工業株式会社 | データ出力回路 |
DE10110624B4 (de) * | 2001-03-06 | 2010-04-08 | Qimonda Ag | Integrierter Speicher mit mehreren Speicherbereichen |
DE10117614B4 (de) | 2001-04-07 | 2005-06-23 | Infineon Technologies Ag | Verfahren zum Betreiben eines Halbleiterspeichers mit doppelter Datenübertragungsrate und Halbleiterspeicher |
US8391039B2 (en) | 2001-04-24 | 2013-03-05 | Rambus Inc. | Memory module with termination component |
US6675272B2 (en) * | 2001-04-24 | 2004-01-06 | Rambus Inc. | Method and apparatus for coordinating memory operations among diversely-located memory components |
US7301831B2 (en) | 2004-09-15 | 2007-11-27 | Rambus Inc. | Memory systems with variable delays for write data signals |
US7821866B1 (en) | 2007-11-14 | 2010-10-26 | Cypress Semiconductor Corporation | Low impedance column multiplexer circuit and method |
KR102084461B1 (ko) * | 2013-03-04 | 2020-04-14 | 삼성전자 주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3866180A (en) * | 1973-04-02 | 1975-02-11 | Amdahl Corp | Having an instruction pipeline for concurrently processing a plurality of instructions |
DE2364254B2 (de) * | 1973-12-22 | 1976-03-18 | Schaltungsanordnung fuer datenverarbeitende geraete | |
CA1083709A (en) * | 1976-11-15 | 1980-08-12 | Thomas V. Bolger | Signal defect compensator |
GB1589476A (en) * | 1976-11-15 | 1981-05-13 | Rca Corp | Dropout compensator circuit |
US4171538A (en) * | 1978-01-23 | 1979-10-16 | Rockwell International Corporation | Elastic store slip circuit apparatus for preventing read and write operations interference |
US4361869A (en) * | 1980-01-08 | 1982-11-30 | Honeywell Information Systems Inc. | Multimode memory system using a multiword common bus for double word and single word transfer |
US4513372A (en) * | 1982-11-15 | 1985-04-23 | Data General Corporation | Universal memory |
US4740923A (en) * | 1985-11-19 | 1988-04-26 | Hitachi, Ltd | Memory circuit and method of controlling the same |
-
1985
- 1985-12-12 DE DE19853543911 patent/DE3543911A1/de active Granted
- 1985-12-16 NL NL8503451A patent/NL8503451A/nl not_active Application Discontinuation
-
1988
- 1988-03-17 US US07/169,066 patent/US4849937A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE3543911C2 (nl) | 1988-12-15 |
US4849937A (en) | 1989-07-18 |
DE3543911A1 (de) | 1986-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
NL8503451A (nl) | Digitale vertragingseenheid. | |
JP2733720B2 (ja) | アナログ・サンプリング・システム | |
US6137707A (en) | Method and apparatus for simultaneously performing a plurality of compare operations in content addressable memory device | |
US6738918B2 (en) | High speed data transfer synchronizing system and method | |
US6411128B2 (en) | Logical circuit for serializing and outputting a plurality of signal bits simultaneously read from a memory cell array or the like | |
JPH0510757B2 (nl) | ||
WO1989005488A3 (en) | A memory system | |
JPS59180871A (ja) | 半導体メモリ装置 | |
CN103716553B (zh) | 光电转换装置和成像系统 | |
JP3351692B2 (ja) | シンクロナス半導体メモリ装置 | |
US5508967A (en) | Line memory | |
TWI240170B (en) | Method and apparatus for outputting burst read data | |
KR930006722A (ko) | 반도체 기억장치 및 그 출력제어 방법 | |
EP0017862B1 (en) | Memory device | |
KR100219008B1 (ko) | 고속 판독 반도체 메모리 | |
US6798454B1 (en) | Solid state image sensor system and method for driving same | |
US6876580B2 (en) | Semiconductor memory device having a burst continuous read function | |
US5691956A (en) | Memory with fast decoding | |
US4769778A (en) | Circuit arrangement comprising a matrix-shaped memory arrangement for digital filtration of image signals in row and column directions | |
EP1231606B1 (en) | Semiconductor device | |
US6108394A (en) | Single cell per bit shift register | |
US6240038B1 (en) | Low area impact technique for doubling the write data bandwidth of a memory array | |
TW200929218A (en) | Memory point of a static memory and application to an image sensor | |
JPS5963092A (ja) | メモリ回路 | |
US4296480A (en) | Refresh counter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A1A | A request for search or an international-type search has been filed | ||
BB | A search report has been drawn up | ||
BC | A request for examination has been filed | ||
BV | The patent application has lapsed |