NL8200372A - Geheugeninrichting. - Google Patents

Geheugeninrichting. Download PDF

Info

Publication number
NL8200372A
NL8200372A NL8200372A NL8200372A NL8200372A NL 8200372 A NL8200372 A NL 8200372A NL 8200372 A NL8200372 A NL 8200372A NL 8200372 A NL8200372 A NL 8200372A NL 8200372 A NL8200372 A NL 8200372A
Authority
NL
Netherlands
Prior art keywords
floating gate
electrode
substrate
gate conductor
conductor
Prior art date
Application number
NL8200372A
Other languages
English (en)
Original Assignee
Xicor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xicor Inc filed Critical Xicor Inc
Publication of NL8200372A publication Critical patent/NL8200372A/nl

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C14/00Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/30Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

I t VO 30^1
Betr.: Geheugeninrichting.
De uitvinding heeft in het algemeen betrekking op een niet-vluchtige, halfgeleidergeheugeninrichting en een werkwijze voor het vervaardigen daarvan, en meer in het bijzonder op een niet-vluchtig MOS-ge-heugenstelsel met zwevende poort, waarbij gebruik wordt gemaakt van 5 vier lagen van poorten en elektroden in een compacte celopstelling, waarbij êên elektrode in de substraat is gevormd.
Bij informatie-ververkende stelsels zijn geheugeninrichtingen en werkwijzen voor het opslaan van informatie van bijzonder belang. Een zich reeds lang voordoend praktisch probleem in de halfgeleidertechno-10 logie is, dat de meeste, gebruikelijke halfgeleidergeheugenelementen vluchtig zijn, d.w.z., dat wanneer de voeding wordt uitgeschakeld, de inhoud van het geheugen verloren gaat. Er zijn vele constructies voorgesteld om een niet-vluehtigheid te verschaffen, tezamen met een vermogen tot het elektrisch wijzigen van halfgeleidergeheugenketens. Prak-15 tische moeilijkheden, zoals beperkingen, gesteld aan het aantal nuttige wis/registratieperioden, die tijdens de levensduur van de inrichting kunnen worden uitgevoerd, de vasthoudtijd van informatie door de geheugeninrichting en operationele restricties, welke het eenvoudig gebruik van het vermogen om een elektrische modificatie van de opgeslagen in-20 formatie uit te voeren beperken, hebben evenwel het nut van dergelijke niet-vluchtige halfgeleiherinrichtingen met een zwevend poortstelsel beperkt. In dit opzicht worden inrichtingen, gebaseerd op een zwevend MOS(metaal-oxyde-halfgeleider) poortstelsel normaliter in niet-vluchtige, elektrisch te wijzigen geheugenstelsels toegepast. Bij dergelijke 25 inrichtingen wordt gebruik gemaakt van een zwevend poorteiland van geleidend materiaal, dat elektrisch ten opzichte van de substraat is geïsoleerd, doch. capacitief met de substraat is gekoppeld voor het vormen van de poort van een MOS-transistor, welke bestemd is om de ladingstoestand van de zwevende poort te bepalen. Afhankelijk van de aanwezig-30 heid of afwezigheid van ladingen op de zwevende poort, kan deze MOS-transistor in een geleidende (in) toestand of een niet-geleidende (uit) toestand worden gebracht voor het opslaan van binaire "enen"of"nullen".
In dergelijke geheugeninrichtingen zijn verschillende middelen voor het introduceren en verwijderen van de signaallading van een zwevende poort 35 toegepast. De lading kan aan de zwevende poort worden toegevoerd onder 82 0 0 3 72 ..........-.......-.....—.......................—.............- - 2 - t * gebruik ran elektroneninjectie en/of z.g. tunnelmechanismen. De uitdrukking "tunnelwerking" wordt bier in ruime zin gebruikt om de emissie van een elektron uit bet oppervlak ran een halfgeleider naar een naastgelegen isolator ria de energiebarrière te omvatten. Wanneer eenmaal een 5 lading aan een diëlektrisch geïsoleerde, zwerende poort is toegevoerd, blijft de lading (effectief) permanent in de poort ingerangen, omdat de zwevende poort volledig door isolatiemateriaal is omgeven, dat als een barrière voor bet ontladen van de zwevende poort dient. De lading kan evenwel uit de zevende poort worden verwijderd door blootstelling aan 10 straling (ultraviolet licht, röntgenstraling), lawine-injectie of door tunneleffect.
Er worden verschillende inrichtingen gebruikt om ladingen aan de zwevende poort en een substraat toe te voeren en daaruit af te voeren. Gewezen wordt op Frohmann-Bentchkowsky "A Fully-Decoded 20^8-Bit 15 Electrically Programmable MOS-ROM", Digest 1971» IEEE International Solid State Circuits Conference, pag. 80 - 81 en de Amerikaanse octrooi schriften 3.660.819 en 3.996.657. Tijdens het registreren van elektronen in de zwevende poort ("programmering”) van dergelijke inrichtingen vloeien evenwel grote stromen, omdat slechts een kleine frac-20 tie van de programmeerstroom op een voldoende wijze wordt verschoven en voldoende energie heeft om de zwevende poort te bereiken via het betrekkelijk dikke oxyde (bijvoorbeeld 1000 Angstrom). Een andere methode bestaat in het gebruik van een zeer dun oxyde met een nauwkeurig voorafbepaalde dikte in het gebied van bij benadering 50 - 200 Angstrom om 25 ie zwevende poort van een programmeeraansluiting in de substraat te scheiden. In dit verband wordt gewezen op E. Harari "A 256-Bit nonvolatile Static RAM", Digest 1978, IEEE International'Solid State Circuits Conference, pag. 109 - 109, het Amerikaanse octrooischrift 3.500.11*2 en W. S. Johnson.e.a. "A 16 Kb Electrically Erasable Nonvolatile Memory", 30 Digest 1980, International Solid State Circuits Conference, pag. 152 - 1"? 153. Een lading wordt door "tunneleffect" aan een zwevend poortelement met bidirectionele symmetrie toegevoerd of afgevoerd via een betrekkelijk dun oxyde (50 - 200 Angstrom), waarbij de richting afhankelijk is van de elektrische veldvector. In verband met het bidirectionele symme-35 trische karakter van de tunneldiode kan de niet-vluchtige cel onderhevig zijn aan eventuele ^storingsproblemen, welke veroorzaken, dat het geheugen zijn inhoud verliest. Meer in het bijzonder omvatten voorbeelden 82 0 0 372............................... .......................
A « - 3 -
Tan storingsproblemen beperkingen in het aantal uitleesperioden en een beïnvloeding van de inhoud van het celgeheugen door werkingen van naastgelegen cellen. Bovendien is het lastig dergelijke zeer dunne oxydela-gen met een nauwkeurig bestuurde dikte en elektrische eigenschappen op 5 een betrouwbare wijze op grote schaal te vervaardigen.
Een vergroot tunneleffect tussen een aantal polysilicinmlagen kan de basis voor verdere niet-vluchtige elementen vormen en er zijn verschillende halfgeleiderinrichtingen, waarin gebruik wordt gemaakt van een dergelijk versterkt tunneleffect voorgesteld; zie DiMaria en 10 Kerr, "Interface Effects and High Conductivity in Oxides Grown from Polycrystalline Silicon", Applied Physics Letters, pag. 505 - 507, november 1975; Andersen en Kerr, "Evidence for Surface Asperity Mechanism of Conductivity in Oxides Grown in Polycristalline Silicon", J. Applied Physics, pag. ^83¼ - 4836, vol 48, nr. 11, november 1977; Amerikaans ~ 15 octrooischrift 4.099·196; Berenga e.a. "E PROM TV Synthesizer", 1978 IEEE Internation Solid State Circuits Conference, pag. 196 - 197· Ben dergelijk versterkt tunneleffect maakt het mogelijk, dat betrekkelijk dikke oxyden tunnelelementen van elkaar scheiden, waarbij gebruik wordt gemaakt van relatief normale programmeerspanningen. Dergelijke gebruike-20 lijke, niet-vluchtige halfgeleidergeheugeninrichtingen vertonen evenwel nog een aantal bezwaren en beperkingen en verbeterde halfgeleiderinrichtingen met zwevende poort zijn gewenst. In dit verband kan bij de gebruikelijke geheugeninrichtingen met zwevende poort gebruik worden gemaakt van relatief hoge spanningen en stromen voor het laden en ontla-25 den van.de zwevende poort en deze spanningen en stromen leiden tot isolatie- en ontwerpmoeilijkheden en -beperkingen ten aanzien van geïntegreerde ketenelementen, die met de geheugeninrichting samenwerken, en kunnen leiden tot storingsproblemen voor naastgelegen geheugencellen in. het stelsel van dergelijke cellen. Verder is de vervaardigingsopbrengst ra 30 van geïntegreerde ketens een bij benadering negatieve exponentiële functie van het werkelijke inrichtingsontwerpoppervlak. Derhalve kan voor dezelfde minimale lijnbreedte-ontwerpregels bij geïntegreerde ketens een aanmerkelijke toename van de opbrengst worden verkregen door het niet-vluchtige geheugenceloppervlak te reduceren en een dergelijke hogere 35 opbrengst houdt direkt verband met geringere vervaardigingskosten.
De uitvinding beoogt derhalve te voorzien in een verbeterd, dicht, elektrisch te wijzigen, niet-vluchtig halfgeleidergeheugenelement of 820 0 3 72 ---............... .............
- u - een dergelijke cel.
Een ander doel van de uitvinding is het verschaffen van een dicht, elektrisch te wijzigen, niet-vluchtig halfgeleiderelement, voorzien van vier elektrodenlagen,waarbij een laag in de halfgeleidersubstraat is 5 gevormd en waardoor slechts drie polysiliciumlagen nodig zijn om de rest van het geheugenelement volgens de uitvinding te vormen.
Een verder doel van de uitvinding is het sterk vergroten van over-lappingsgebieden tussen een zwevende poortgeleider en de bijbehorende programmeer-, woord kies/wis- en voorspanningselektroden, waardoor het 10 aantal beschikbare niet-vluchtige geheugenperioden aanmerkelijk wordt vergroot en dichte celgeometrieën behouden blijven.
Een ander doel van de uitvinding is het verschaffen van een elektrisch te wijzigen, niet-vluchtige geheugeninrichting, voorzien van een geïntegreerd ketenstelsel van een aantal van dergelijke dichte elemen-15 ten, die gemakkelijk toegankelijk zijn zonder dat andere elementen in het stelsel worden gestoord.
De uitvinding zal onderstaand nader worden toegelicht onder verwijzing naar de tekening. Daarbij toont : fig. 1 een bovenaanzicht van een uitvoeringsvorm van een stelsel' ' 20 van niet-vluchtige, elektrisch te wijzigen, zwevende poortcellen volgens de uitvinding; fig. 2 een zijdelingse dwarsdoorsnede van een van de niet-vluchtige, elektrisch te wijzigen geheugencellen volgens fig. 1, beschouwd over de lijn II-II; 25 fig» 3 een zijdelingse dwarsdoorsnede van een van de niet-vluch tige, elektrisch te wijzigen cellen volgens fig. 1, beschouwd over de lijn III-III; fig. U een schematische.afbeelding van de niet-vluchtige, elektrisch te wijzigen zwevende poortcel volgens fig. 1; en 30 fig. 5 een vervangingsschema van de cellen volgens fig. 1, waarbij verder een aantal van de inrichtingen volgens de uitvinding in • een geheugenstelsel is weergegeven.
In het algemeen is de uitvinding gericht op compacte, niet-vluchtige, elektrisch te wijzigen halfgeleidergeheugencellen van het zwevende-.. 35 poorttype, welke kunnen worden opgebouwd uit drie lagen van geleidend materiaal, zoals polykristallijn silicium, aangebracht op een halfgeleidersubstraat. De uitvinding is voorts gericht op een werkwijze voor 82 0 0 3 72-------------------- ---------------------------------------------—' ' - 5 - het laden en ontladen van de zwevende poort van dergelijke inrichtingen.
Inrichtingen volgens de uitvinding omvatten een in hoofdzaak mo-nokristallijne halfgeleider-substraat, een elektrisch geïsoleerde, zwevende poortgeleider, die zich op de substraat bevindt, organen om elektro-5 nen aan de zwevende poort toe te voeren teneinde aan de zwevende poort een negatieve potentiaal mede te delen, en organen om elektronen uit de zwevende poort te verwijderen om aan de zwevende poort een potentiaal te geven, welke meer positief is dan de genoemde negatieve potentiaal. De inrichtingen omvatten voorts een voorspanningselektrode, die in de sub-•10 straat is gevormd en waarvan het geleidingstype tegengesteld is aan dat van de substraat, welke elektrode capacitief met de zwevende poort is gekoppeld, en organen om de potentiaaltoestand van de zwevende poort te de- tecteren.
De verschillende elementen van de inrichtingen, die de organen 15 voor het toevoeren van elektronen aan de zwevende poort en de organen voor het verwijderen van elektronen uit de zwevende poort vormen, tezamen met de zwevende poort zelf, kunnen worden gevormd uit een drielaags stelsel van polysilicium en een zich daaronder bevindende monokristallijne halfgeleidersubstraat.
20 Zoals aangegeven, omvatten de inrichtingen een in hoofdzaak mono kristallijne halfgeleidersubstraat met een bepaald geleidingstype en in dit verband wordt voor de substraat de voorkeur gegeven aan een monokris-tallijn silicium plaatje van het p-type, ofschoon uit silicium van het n-type bestaande sübstraatplaatjes, epitaxiale monokristallijne lagen van 25 het n- of p-type op een monokristallijne,diëlektrische substraat, zoals saffier of andere halfgeleidermaterialen, voor verschillende uitvoeringsvormen volgens de uitvinding kunnen worden toegepast.
Zoals verder is aangegeven, omvatten de inrichtingen volgens de : uitvinding tenminste· ëën zwevende poort, een elektrisch geïsoleerde ge-30 leider, die zich op de substraat bevindt. Een gedeelte van de zwevende poort wordt de poort van een MOS-aftasttransistor in de halfgeleidersub- -straat, zodat de ladingstoestand van de zwevende poort kan worden bepaald om de ladingstoestandgeheugeninhoud van de inrichting uit te lezen. De zwevende poortgeleider kan bestaan uit een geleidende, polysilicium poort, 35 die volledig door een isolatiemateriaal, zoals thermisch gegroeid silicium dioxyde is omgeven. De zwevende poort kan in het gebied van de MOS-aftasttransistor ten opzichte van de substraat zijn gescheiden door normaal \ 82 0 0 3 72............." ............ " - 6 - ("bijvoorbeeld thermisch) gegroeide diëlektrische silicium dioxyde lagen met een eenvoudig te verschaffen dikte, bijvoorbeeld in het gebied van ongeveer 500 - 1500 Angstrom, en kan in andere gebieden van de zwevende poort ten opzichte van de substraat door dikkere oxydelagen zijn geschei-5 den.
Zoals later meer gedetailleerd zal worden beschreven, kunnen de organen voor het afvoeren van ladingen uit de zwevende poort een gedeelte van de zwevende poort omvatten, dat in een capacitieve relatie met een zich daar boven bevindende woordkies/wiselektrode staat. Het bovenvlak 10 van de zwevende poort, dat van de halfgeleidersubstraat is afgekeerd en naar de wiselektrode is gekeerd,kan op een zodanig wijze worden uitgevoerd, dat dit unidirektionele organen voor het vergroten van een elek-tronentunneleffect over de, de zwevende poort omgevende isolatielaag bevat. Een mogelijkheid is het ruw uitvoeren van het oppervlak van de zwe-15 vende poort. Uit een dergelijk oppervlak kan een elektronenemissie naar de zich daat boven bevindende wiselektrode (welke eveneens uit polykris-tallijn silicium kan bestaan) bij betrekkelijk geringe aangelegde spanningen van minder dan ongeveer 1+0 Y optreden. Een dergelijke vergroot elektronentransport kan een gevolg zijn van een vergrote Fowler-Nordheim-20 tunnelemissie en andere mechanismen.
De organen om ladingen aan de zwevendè poort toe te voeren kunnen zijn voorzien van een programmeerelektrode, die eveneens uit polysilicium is vervaardigd en zich onder een gedeelte van de zwevende poort bevindt.
De programmeerelektrode kan eveneens een ruw oppervlak bezitten of zijn 25 voorzien- van andere unidirektionele organen om het elektronentunneleffect over de isolatielaag vanaf de programmabesturingselektrode naar de zwevende poort-te vergroten. Derhalve kan een elektronenemissie vanuit de programmeerelektrode naar de zwevende poort op een soortgelijke wijze worden uitgevoerd bij relatief lage aangelegde spanningen van minder dan 30 1+0 V potentiaalverschil tussen de programmeerbesturingselektrode en de zwevende poort.
Zoals eveneens is aangegeven, zijn organen voor het bepalen van de op de zwevende poort opgeslagen lading aanwezig en in dit verband kan een gedeelte van de zwevende poort de poort van een in de substraat ge-35 vormde aftasttransistor vormen. Afhankelijk van het elektrische ladings-niveau van de zwevende poort kan de aftasttransistor geleidend (in) of niet-geleidende (uit) worden gemaakt. Zo wordt bijvoorbeeld bij een MOS- 82 0 0 3 72 ..................... “......... ~ - 7 - aftasttransistor met n-kanaal, wanneer op de zwevende poort voldoende elektronen aanwezig zijn, de aftasttransistor niet-geleidend gemaakt. Anderzijds wordt, wanneer voldoende elektronen uit de zwevende poort worden verwijderd om te veroorzaken, dat de potentiaal daarvan positief 5 wordt ten opzichte van de zich daaronder "bevindende substraat, de aftasttransistor met n-kanaal geleidend gemaakt. De geleidende of niet-gelei-dende toestand van de aftasttransistor vormt een mechanisme voor het detecteren van de aanwezigheid of afwezigheid van ladingen op de zwevende poort en verschaft derhalve de "basis voor het uitlezen van de informatie, 10 welke in de cel is opgeslagen als een ladingsniveau op de zwevende poort.
Een belangrijk element van de inrichting volgens de uitvinding is een voorspanningselektrode, die zich in de substraat en gedeeltelijk onder de zwevende poort bevindt. De voorspanningselektrode is bij voor-15 keur door een laag silicium dioxyde dielektrisch ten opzichte van de zwevende poort geïsoleerd. Een voorname functie van de voorspanningselektrode is het op de juiste wijze door capaeitieve werking voorspannen van de zwevende poort tijdens het toevoeren van elektronen aan de zwevende poort (registratieperiode). De voorspanningselektrode dient ook om de zwe-20 vende poort door capaeitieve werking op de juiste wijze voor te spannen tijdens het verwijderen van elektronen uit de zwevende poort (wisperiode)v De voorspanningselektrode kan in de substraat zijn gevormd als een laag met tegengesteld geleidingstype ten opzichte van de rest van de substraat en onder gedeelten van de programmeerelektrode, de zwevende poort en 25 de woordkies/wiselektrode zijn opgesteld.
Indien de voorspanningselektrode voldoende positief ten opzichte . - van de programmeerelektrode wordt gemaakt, welke zich eveneens onder de zwevende poort bevindt, zullen elektronen door tunneleffeet uit de programmeerelektrode naar de zwevende poort bewegen. Deze elektronen wijzi-30 gen op hun beurt de potentiaal van de zwevende poort. Zoals aangegeven, kan deze relatief negatieve lading, welke op deze wijze wordt verschaft, • worden bepaald door geschikte organen, zoals een'aftasttransistor. Op een soortgelijke wijze kan de woordkies/wiselektrode, die de zwevende poort tenminste gedeeltelijk overlapt en ten opzichte daarvan is geiso-. 35 leerd, op een voorafbepaalde hoge potentiaal worden gebracht, terwijl de voorspanningselektrode op een voorafbepaalde lage potentiaal wordt gehouden, zodat elektronen door tunneleffeet zich vanuit de zwevende poort
_ ^ — MM
- 8 - naar de woordkies/wiselektrode bewegen. Op deze wijze kan aan de zwevende poort een relatief meer positieve spanning van de daaronder gelegen substraat worden gegeven, welke spanning kan worden bepaald door geschikte organen, zoals een aftasttransistor, waarvan de toevoer- en afvoer-5 elektroden eveneens bij voorkeur in de substraat zijn gevormd.
De niet-vluchtige, elektrisch te wijzigen halfgeleidergeheugen-elementen met zwevende poort kunnen volgens een vierlaags elektrode- en poortstelsel worden vervaardigd, waarbij drie van deze lagen uit een mate-' . riaal, zoals polysilicium bestaan. Een gedeelte van de eerste laag wordt 10 overlapt door en is geïsoleerd ten opzichte van de tweede laag en elk van de andere twee lagen. Een derde laag overlapt een gedeelte van de tweede laag en is ten opzichte van de tweede laag en elk van de andere twee lagen geïsoleerd. Een vierde laag is in de substraat gevormd en ten opzichte van de tweede laag en alle- andere lagen geïsoleerd. De tweede laag 15 vormt de zwevende poort, waarnaar en waaruit elektronen kunnen worden getransporteerd of door tunneleffect worden bewogen en wel door aan de andere lagen spanningen aan te leggen. De aanwezigheid of afwezigheid van elektronen kan worden gedetecteerd door een verwijderd gedeelte van de zwevende poort, welke een aftasttransistorpoort en daardoor als een ge-20 heugenelement werkt. Alle polysilicium lagen zijn ten opzichte van het substraatmateriaal geïsoleerd. De substraat bestaat bij voorkeur uit een monokristallijne silicium substraat, doch kan ook uit een ander halfge-leidermateriaal bestaan. De vierde laag is ten opzichte van de rest van de substraat geïsoleerd door de keerjunetiekarakteristieken van het ma-25 teriaal met tegengesteld · geleidingstype, waaruit dit vierde laaggebied bestaat. Het resulterende stelsel is een dicht, niet-vluchtig, elektrisch te wijzigen MOS-elementstelsel met gunstige elektrische eigenschappen.
Thans zal de uitvinding onder verwijzing naar de tekening meer in het bijzonder worden beschreven voor een bepaalde uitvoeringsvorm van 30 een niet-vluchtige, elektrisch te wissen halfgeleiderinrichting 10 met n-kanaal, welke in de tekening is afgebeeld. Ofschoon de inrichting 10 een MOS-inrichting met n-kanaal is, is het duidelijk, dat andere inrich-tingstechnologieën, zoals configuraties met p-kanaal, eveneens kunnen worden gebruikt en daardoor worden omvat.
35 Fig. 1 toont in bovenaanzicht een uitvoeringsvorm van een stelsel van niet-vluchtige geheugencellen met zwevende poort volgens de uitvinding, welk stelsel de cellen 10 en 12 omvat. De niet-vluchtige geheugen- 8200372 ...................." - 9 - cel 10 is in fig. 1 afgeteeld in het gebied, bepaald door de stippellijnen. Zoals het best uit fig. 2 blijkt, omvat een cel 10 bij voorkeur een in hoofdzaak monokristallijne, uit zilicium van het p-type bestaande halfgeleidersubstraat 11 en drie later sequentieel aangebrachte, van 5 een bepaald patroon voorziene, geëtste en geïsoleerde geleidende lagen 20, 22 en 2k. Een vierde laag 26 met een geleidingstype tegengesteld aan dat van de substraat 11 wordt in de substraat geïntroduceerd en door een keerjunctiewerking ten opzichte van de substraat geïsoleerd. Een diëlek-trische laag isoleert de laag 26 van de polysilicium lagen. De polysici-10 ciumlagen vormen respectievelijk een programmeerelektrode 101, een zich daar boven bevindende zwevende poort 1o2 en een woordkies/wiselektrode 103, die zich boven de zwevende poort bevindt. De vierde geleidende laag is een voorspanningselektrode 10h, welke is gevormd in de substraat 11 en zich onder een gedeelte van de woordkies/wiselektrode, programmeer-15 elektrode en zwevende poort bevindt. Een deel 106 van de zwevende poort 102 vormt de poort van een MOS-aftasttransistor 108, welke in het aftast-transistorkanaal 110 is gevormd om de elektrische potentiaalladingstoe-stand van de zwevende poort 102 te bepalen.
In fig. 1 is een spiegelbeeld symmetrische cel 12 weergegeven, 20 die met de cel 10 samenwerkt. Deze cellen 10, 12 vormen een cellenpaar, dat kan worden herhaald teneinde een geheugenstelsel te vormen, dat zich in zowel de X- (opwaartse-^neerwaartse) en Y-' (linkse-rechtse) richtingen uitstrekt. Bij een dergelijk stelsel strekt de woordkies/wiselektrode 103 zich naar op elkaar aansluitende cellen uit teneinde de X- ("rij’O-woord-25 kieslijnen van het stelsel te vormen. De programméerelektrode 101 wordt in de I-richting herhaald naar op elkaar aansluitende cellen teneinde de kolomprogrammeerlijnen van het stelsel te vormen. De MOS-aftasttransistoren 1' 108 van.de twee cellen 10, 12 delenveen gemeenschappelijke afvoerelektro-de 16 die als een diffusie- of implanteergebied van het n-type-in de sub-30 straat 11’van het p-type is gevormd. De afvoerelektrode 16 is verbonden met een zich daarboven bevindende metalen lijn 17 voor Y-kiesaftasting van de cel als deel van een geheugenstelsel. Hetzelfde type diffusie- of implanteergebied 18 van het n-type in de substraat 11 van het p-type vormt gemeenschappelijke toevoerlijnen voor de transistoren 108 in de Y-richting.
35 Het gebied tussen elke respectieve toevoerelektrode 18 en afvoerelektrode 16 bepaalt het kanaalgebied van de MOS-aftasttransistor. Ofschoon een afzonderlijke toegang tot individuele bits in een geheugenstelsel wordt 32 0 0 3 72 .................................." - 10 - beoogd, zijn "bij de in fig. 1 afgebeelde uitvoeringsvorm de cellen georganiseerd in byte groups van bijvoorbeeld acht cellen of "bits” elk, -waarbij paren cellen, die zich in vertikale richting uitstrekken, deel uitmaken van een dergelijke byte. Zoals later meer gedetailleerd zal 5 worden beschreven, strekt de substraatvoorspanningselektrode 10U zich bij een dergelijke byte stelsel, zoals uit fig. 1 blijkt, eveneens zowel in vertikale als horizontale richting naar naastgelegen cellen uit. Bij werking van de cel 10 kan de substraat tot ongeveer 0 tot -b V worden voorgespannen, het kanaal van het n-type tot ongeveer 0 V worden voorge-10 spannen en kunnen programmeer- en wisspanningen van +25 - Uo V selectief' aan de polykristallijne en substraatelektroden van het n-type worden toegevoerd. Een X-Y-decodeerschakeling kan op normale wijze aanwezig zijn.
De polykristallijne silicium lagen 20, 22 en 2b kunnen worden aangebracht, van een bepaald patroon worden voorzien, geëtst, geoxydeerd 15 en de substraatlaag 26 kan worden gediffundeerd en geïmplanteerd, als op een normale wijze. Zoals het best uit fig. 2 blijkt, isoleren de diëlek-trische silicium dioxyde lagen 112, die bij de weergegeven uitvoeringsvorm uit de respectieve silicium substraat of polysilicium elementen door normale thermische oxydatiemethoden worden gegroeid tot een inter-20 elementdikte van ongeveer 1000 Angstrom, de substraat en polysilicium lagen dielektrisch ten opzichte van elkaar. De zwevende poort 102, de programmeerelektrode 101 en de woordkies/wiselektrode 103 worden gevormd door polysilicium lagen, die op een geschikte wijze sequentieel worden aangebracht en geëtst en geoxydeerd of op een andere wijze van 25 een patroon worden voorzien en door normale fotolithografische methoden worden verkregen, teneinde de opbouw te verkrijgen, welke is weergegeven in fig. 1 - 3- In fig. 1 zijn de verschillende elementen weergegeven, , alsof! de diëlektrisehe lagen 112 transparant zijn, opdat de onderliggende elektrodestruktuur kan worden waargenomen. Verdere details van de op-30 bouw van de inrichting vindt men in de dwarsdoorsneden volgens fig. 2 en 3. · ' .
Zoals uit fig. 2 blijkt, omvatten de polykristallijne silicium en substraat lagen, die de elektroden 101, 102, 103 en 10U vormen, elektro-nentoevoerorganen ij-0 en elektronen emissie-inducerende organen 50. De or-. 35 ganen Ho voor het toevoeren van elektronen aan de zwevende poort 102 omvatten bij voorkeur aan het oppervlak van de programmeerelektrode 101, de eerste polysilicium laag 20 bij de zwevende poort 102, de polysilicium laag 22, ruwheden. Hiertoe wordt deze polysilicium laag 20 bij ongeveer ' 8 2 0 03 72 ·' ..................................
m · - 11 - 1000° C aan een oxydatiebehandeling onderworpen. Bij de hier Beschouwde uitvoeringsvorm wordt de zwevende poort 102 hij voorkeur op de laag 20 gevormd nadat de laag 20 is geëtst en geöxydeerd voor het vormen van de programmeerelektrode 101, en een zich daar hoven bevindende oxydelaag 5 112 is aangebracht. De organen 50 voor het induceren van een elektronen emissie uit de zwevende poort 102 omvatten eveneens hij voorkeur kleine uitsteeksels, in dit geval aan het oppervlak van de zwevende poort 102 zelf, teneinde een elektronenemissie over een zich daarboven bevindende silicium dioxydelaag 11 ii naar de woordkies/wiselektrode 103 te vereen-10 voudigen. Aan de bovenvlakken van de zwevende poort 102 zijn op dezelfde wijze als boven voor de programmeerelektrode 102 is beschreven, bij voorkeur kleine uitsteeksels 3^· gevormd. Bovengenoemde uitsteeksels bestaan uit kleine uitstekende delen aan het oppervlak van een geleider, welke in grote hoeveelheid aanwezig zijn (zo kunnen er bijvoorbeeld 5 x 10^ uit-• 15 steeksels per cm aanwezig zijn). Een groot gedeelte van de uitsteeksels kan een gemiddelde hoogte hebben, welke groter is dan de basisbreedte daarvan (bijvoorbeeld een basisbreedte van ongeveer b-50 Angstrom en een · hoogte van ongeveer 750 Angstrom). Gemeend wordt, dat de uitsteeksels in staat zijn om sterke lokale velden bij relatief kleine gemiddelde veld-20 sterkten te verschaffen, waardoor de interelektrodeveldsterkte, welke nodig is voor een transport- of tunnelbeweging van de elektronen uit de elektrode met de uitsteeksels naar de naastgelegen elektrode onder invloed van een geschikt elektrisch veld daartussen, wordt gereduceerd.
Zonder dat de uitvinding tot een bepaalde theoretische uiteenzetting 25 wordt beperkt, wordt verondersteld, dat deze sterke lokale velden voldoende zijn om elektronen in betrekkelijk dikke oxyden (voor tunneldoel-einden) te injecteren, waarbij gemiddeld een betrekkelijk lage spanning over het oxyde wordt aangelegd. De elektronentraiisportverbetering, die door de uitsteeksels 3¼ wordt verkregen, is evenwel niet bidirektioneel.
30 Wanneer een glad elektrode-oppervlak, dat dergelijke uitsteeksels niet bezit, tegengesteld ten opzichte van een andere elektrode wordt voorgespannen, welke elektrode wel uitsteeksels bezit, worden geen elektronen in het dikke oxyde geïnjecteerd bij de relatief lage spanningen, waarbij een elektronenoverdracht vanuit een oppervlak met uitsteeksels onder 35 overigens identieke omstandigheden zou plaats vinden.
Het is derhalve duidelijk, dat de programme erelektrode 101 en de bijbehorende uitsteeksels 3^ een diode-achtig stelsel met het naast .
8200372 - 12 - gelegen gladde ondervlak van de zwevende poort 102 vormen. Dit stelsel transporteert elektronen uit de programmeerelektrode 101 via liet schei-dingsoxyde 102 met een dikte van ongeveer 1000 Angstrom wanneer de zwevende poort positief ten opzichte van de programmeerelektrode 101 wordt 5 voorgespannen hij een spanningsverschil van minder dan V. Wanneer de programmeerelektrode 101 evenwel positief ten opzichte van de zwevende poort 102 wordt voorgespannen "bij eenzelfde spanningsverschil of 'minder dan ongeveer 30 V, zullen geen elektronen uit de zwevende poort naar de programmeerelektrode worden getransporteerd. De uitsteeksels 3^· 10 voorzien in eenzelfde diode-achtige karakteristiek tussen de zwevende poort en de woordkies/wiselektrode 103, waarbij het versterkte transport vanuit de zwevende poort 102 naar de woordkies/wiselektrode 103 optreedt, wanneer de wiselektrode positief ten opzichte van de zwevende poort 102 wordt voorgespannen. De voorspanningselektrode 26, die in de substraat 15 11 is gevormd, is via het oxyde 112 capacitief met de drie polysilicium- lagen 20, 22 en 2k in verschillende verhoudingen, afhankelijk van de laag-overlapping, gekoppeld. Aangezien op de voor spannings elektrode 2 6 geen uitsteeksels aanwezig zijn, kan de condensator, welke wordt gevormd tussen de voorspanningselektrode 26 en alle polysilicium lagen, hoge spanningen 20 uithouden, welke bidirektioneel worden aangelegd zonder dat een tunnel-stroom vloeit. Deze eigenschap van een substraatelektrode kan van nut zijn voor het voorspannen van de geheugeninrichtingen, meer in het bijzonder wanneer hoge spanningen aanwezig zijn. Geschikte uitsteeksels 3¼ voor het verschaffen van de bovenbeschreven diode-achtige eigenschappen 25 kunnen over een gebied van omstandigheden en eèn gebied van afmetingen worden verkregen en zijn niet beperkt tot het bovenbeschreven, bepaalde - · voorbeeld.
Een derde polysilicium' laag 2k wordt (na etsing en oxydatie van de tweede zevende poortlaag) op de zwevende poort 102 gebracht en behan-30 deld cm een woordkies/wiselektrode 103 te vormen, die in samenwerking met de uitsteeksels aan het bovenvlak van de zwevende poort 102 en de voorspanning, verkregen uit de voorspanningselektrode 10^·, de organen 50 vormt om elektronen uit de zwevende poort te verwijderen, zoals boven is beschreven.
35 De vierde elektrode, de voorspanningselektrode 10^, wordt in de substraat 11 gediffundeerd of geïmplanteerd. Ofschoon fig. 1 aangeeft, dat de voorspanningselektrode 10¼ zich onder gedeelten van de drie poly- 82 0 0 3 72 ..............“ - 13 - silicium lagen "bevindt, "behoeft de elektrode zich slechts onder de zwevende poort 102 te "bevinden* De voorspanningselektrode 10¾ dient om de zwevende poort 102 tijdens de registratie, wis- en uitleeshandelingen op een juiste wijze voor te spannen. In deze substraatelektrode 10¾ dient 5 een hoog döteemiveau te worden verkregen om een grote geleiding te verzekeren. Zoals verder uit fig. 1 blijkt, is de voorspanningselektrode 10¾ gemeenschappelijk met de toevoerlijnen 18 van de MOS-aftasttransis-tor 108, zodat bij de voorkeursuitvoeringsvorm de toevoerlijnen 18 de voorspanning voor de elektrode 10¾ leveren. Er wordt op gewezen, dat de 10 afvoerelektrode 16 eveneens voor dit doel kan worden gebruikt.
Het overlappende gebied tussen de zwevende poort 1p2 en de programmeerelektrode 101 is het gebied, waarin elektronen een tunnelbewe-ging door het scheidingsoxyde 112 vanuit de programmeerelektrode naar de zwevende poort uitvoeren. Door de zwevende poort 102 op de juiste wijze 15 voor te spannen en wel met een positieve polariteit ten opzichte van de programmeerelektrode 101, zullen elektronen een tunnelbeweging vanuit de programmeerelektrode 101 naar de zwevende poort 102 uitvoeren. De elektronenlading wordt vanuit de uitsteeksels 3¾ aan het oppervlak van de programmeerelektrode geïnjecteerd door een versterkte tunnelbeweging 20 naar het scheidingsoayde 112. Deze lading beweegt zich naar en wordt opgezameld door de zwevende poort 102 onder invloed van de positieve voorspanning. Efadat de voorspanning van de zwevende poort 102 is verwijderd, - blijven de tunnelelektroden in de zwevende poort, aangezien zij niet voldoende energie hebben om de energiebarrière van het isolatie-oxyde -- 25 102 te overschrijden. De elektronen kunnen in hoofdzaak gedurende onbe paalde tijd op de zwevende poort worden vast gehouden tenzij zij worden verwijderd en verschaffen voor de zwevende poort een negatieve elektrische lading, welke voldoende is om de MOS-aftasttransistor 108 uit'te schakelen. ·' ' · 30 Elektronen kunnen uit de zwevende poort worden verwijderd door middel van de woordkies/wiselektrode 103. De wiselektrode 103 is door een dielektrische, silieium dioxyde laag 11¾ gescheiden van de zwevende poort 102 en zodanig opgesteld, dat deze elektrode een gedeelte van het oppervlak van de zwevende poort 102 overlapt, welk gedeelte uitsteeksels 35 3¾ bezit. Door de wiselektrode 103 op een geschikte wijze bij een voldoend hoge positieve potentiaal ten opzichte van de zwevende poort voor te spannen, kan men ervoor zorgen, dat de elektronen een tunnelbeweging * 82 0 0 3 72 ......................
- 1¼ - vanuit de uitsteeksels aan het "bovenvlak van de zwevende poort naar de wiselektrode uitvoeren. Op deze wijze kan de zwevende poort 102 worden voorzien van een betrekkelijk positieve lading, welke voldoende positief is om de MOS-transistor 10Ö met n-kanaal in te schakelen.
5 Bij de weergegeven uitvoeringsvorm hebben de oxyden 112, 11¼ een dikte van bij benadering 1000 Angstrom in het gebied, waarin een elek-tronentunnelbeweging plaats vindt en derhalve kunnen deze oxyden gemakkelijk op een betrouwbare en reproduceerbare wijze worden verkregen. In dit verband wordt opgemerkt, dat ofschoon bij de weergegeven uitvoeringsvorm 10 als een optimale dikte een dikte van het silicium dioxyde diëlektrikum van 1000 Angstrom wordt gebruikt, de optimale dikte kan worden gereduceerd wanneer de vervaardigingsmethoden worden verbeterd.
Zoals aangegeven, zijn organen aanwezig om de potentiaal van de zwevende poort 102 te bepalen en in dit verband vormt, als aangegeven in 15 fig. 1, 2 en 3, een gedeelte 106 van de zwevende poort 102 in* een kanaal 110 de poort elektrode van een MOS-aftasttransistor 108, welke is voorzien van toevoer- en afvoergebieden 120, 122, als aangegeven in fig. 3. Deze gebieden 120, 122 zijn respectieve delen van de gemeenschappelijke toevoerlijn 18 en afvoerlijn 16 en zijn van het U+ -geleidingstype. Zoals 20 uit. fig. 3 blijkt, zijn deze gebieden 120, 122 door tussengelegen gedeelten 80, 82 .van de substraat 11 van het p-type gescheiden. De zones 82 worden gemoduleerd door de spanning van de woordkies /wiselektrode 103 en ..r de zone 80 wordt gemoduleerd door de spanning van het gebied 106 van de zevende poort 102. De geleiding van het gebied tussen de toevoer- en af- - 25 voerelektrode wordt derhalve gemoduleerd door de woordkies/wiselektrode 103 en het seriepoortgedeelte 10é van de zwevende poort. Bij de weergegeven uitvoeringsvorm 10 vormen de gebieden 82 versterkingstransistoren, welke vereisen, dat de voorspanningselektrode 103 op een adekwate wijze positief ten opzichte van de substraat in de gebieden 82 wordt voorge-• 30 spannen om een geleiding van stroom uit de toevoerelektrode naar de af- voerelektrode mogelijk te maken wanneer de zwevende poort is ingeschakeld. De gebieden 82 kunnen ook worden uitgevoerd als onttrekkingsinrichtingen. (welke normaliter zijn ingeschakeld), een en ander zodanig, dat het zwevende poortelektrodegedeelte 106 de toevoer-afvoerelektrodestroom van de 35 aftasttransistor 108 direkt moduleert, ofschoon de versterkingsmodus normaliter wordt toegepast wanneer de cellen een stelsel vormen.
Bij de werking van de inrichting 10 wordt de zwevende poort 102 of geladen met een overschot aantal aan elektronen, waardoor de spanning 8200372 - 15 - van de elektrode laag (negatief) is en de elektrode derhalve dient om de verwijderd opgestelde aftasttransistor 108 uit te schakelen, of wordt de zwevende poort relatief positief geladen door een verwijderen van elektronen, dat veroorzaakt, dat de spanning van de poort hoog is, waardoor 5 de aftasttransistor 108 wordt ingeschakeld. Het in- of uit-karakter van de aftasttransistor 108 vormt de basis voor het detecteren van de geheugen-toestand van de zwevende poort 102 van de inrichting 10. Deze geheugen-toestand van de zwevende poort 102 kan worden gewijzigd door elektronen aan de poort toe te voeren (of . "programmering") of door elektronen uit 10 de poort af te voeren (of "uitwissing”).
De vierlaags celelektrode-opbouw van de afgebeelde uitvoeringsvorm 10 voorziet in een snelle, snel te wijzigen en op lange termijn informatie-·vasthoudende geheugencel met gering vermogen, welke gemakkelijk kan worden vervaardigd, dicht is (en derhalve goedkoop is) en gun-15 stige weerstand biedt aan z.g. storingsbeperking. In verband met het betrekkelijk kleine gemiddelde veld, dat nodig is voor een tunnelwerking (bijvoorbeeld 2,5 - ^,0 x 10^ V/cm) kunnen tussen de polysilicium lagen betrekkelijk dikke oxyden (1000 Angstrom) worden toegepast. Deze eigenschappen begunstigen op een sterke wijze de bestaande vervaardigingsme-20 thoden en redelijke ketenontwerpmethoden. Omdat de elektronentoevoer- en afvoerstelsels voor het laden en ontladen van de zwevende poort 102 uit polysilicium'.lagen bestaan, welke dielektrisch ten opzichte van de sub-< · straat 11 zijn gescheiden, vindt de gehele "werking" plaats boven de substraat in het elektrodestelsel, gevormd door de drie polysilicium lagen 25 20, 22 en 2k. '
Onder verwijzing naar fig. k zal de werking van de inrichting . . . 10 thans verder worden beschreven voor het daarin weergegeven vervangings- sehema van de cel . 10. De programmeerelektrode 101 vormt een condensator . k2 met een capaciteit CP met het naastgelegen oppervlak van de zwevende . 30 poort 102 en levert ladingen (elektronen) aan de zwevende poort wanneer over de condensator b2 een voldoende spanning wordt opgewekt. Wanneer de zwevende poort negatief is geladen, is de veldeffecttransistor 108 uitgeschakeld. De zwevende poort 10£ vormt ook een condensator b3 met een capaciteit CW met de woordkies/wiselektrode 103· Wanneer de zwevende poort 35 102 positief wordt geladen, zoals het geval is wanneer de elektronen een tunnelbeweging vanuit de zwevende poort 102 via de uitwiscondensator U3 uitvoeren, wordt de veldeffecttransistor 108 ingeschakeld. De wiselek-1"' i 8200372 - 16 - trode 103 voorziet in een ladingsafvoerorgaan voor het verwijderen van ladingen uit de zwevende poort 102 wanneer de spanning over de condensator 1*3 voldoende groot is cm elektronen een tunnelbeweging vanuit de zwevende poort 102 te laten uitvoeren. Het toevoeren van elektronen aan de 5 zwevende poort 102 wordt betiteld als ''programmering1' en het verwijderen van elektronen uit de zwevende poort wordt betiteld als "wissen".
De voorspanningselektrode 10l*, die in de substraat is gevormd en de laag 26 omvat, vormt een relatief grote condensator 1*1* met een capaciteit CS met de zwevende poort. Tijdens de programmering wordt de elek-10 trische potentiaal van de voorspanningselektrode hoog gemaakt (- 26 V), bij voorkeur door de spanning op-de·· toevoerlijn 18 te verhogen. Tijdens het wissen wordt de potentiaal van de voor spannings elektrode 10l* laag gemaakt (-0 V).
De zevende poort 102 vormt ook een poortcondensator 1*5 met het 15 FET-kanaal van de aftasttransistor 108. Een veldcondensator 1*6 met een parasitaire capaciteit CP ten opzichte van de substraat wordt ook op verschillende plaatsen onder het veldoxyde gevormd. Deze laatste capaciteiten degraderen de programmering en dienen tot een minimum te worden teruggebracht .
20 De capaciteit CS van de voorspanningscondensator 1*1* dient bij voorkeur een aantal malen groter te zijn dan elk van de andere individuele condensatoren, weergegeven in fig. 1*. De capaciteit CS van de condensator 1*1* voert.de potentiaal aan de zwevende poort 102 toe voor programmering en wissing.
25 Om de cel 10 functioneel te maken en de werking en de construc tie daarvan te optimaliseren, dienen geschikte capaciteitsrelaties te worden onderhouden om ervoor te zorgen, dat in de condensatoren 1*2, 1*3, 1*1* . en 1*5 voldoend sterke velden aanwezig zijn voor het programmeren, uitle- ...
zen en wissen van de zwevende poort. In de onderstaande tabel vindt men 30 bij wijze van voorbeeld een resumé van typische voorwaarden,, welke kunnen worden gebruikt bij de werking.van de weergegeven cel 10. Deze voorwaarden illustreren de werking van de cel, doch beogen niet- de algemene beschrijving van de werking daarvan te beperken.
Een programmeerverhouding kan worden gedefinieerd als :
35 ‘ C- + C + C
o W C
PR0GRAMMEERVERH0UDIHG = --- ^ 2 tot 1*
P
8200372 - π - en een visverhouding kan worden gedefinieerd als : C + C '+ c s p e WISVERHOUDIÏÏG = - - 2 tot h
C
w ïïuttige inrichtingen worden verkregen indien aan deze verhoudingen hij benadering wordt voldaan hij de bepaalde configuratie van een stelsel, 5 dat hieronder is beschreven.
Voorspan- ' Program- Woordkies/ Toevoer- Afvoer-Modus ningselek- meerelek- wiselek- lijn lijn trode trode trode (substraat)
Program-·;. 26 0 36 26 26 meren
Wissen 0 0 36 0 0
Uitlezen 0 0 5 0 3-5 10 ’ TABEL 1
Ofschoon de in tabel I opgegeven spanningen de voorkeur verdienen wanneer de cel zich in een stelsel bevindt, moeten deze elektrode-spanningen van de weergegeven uitvoeringsvorm ook worden gemanipuleerd .om een verstoring van informatie in naastgelegen cellen te beletten. Dit 15 aspect is verder beschreven in de hierna volgende tabel II. .
Een belangrijk kenmerk van de compacte cel .10 is, dat deze in een dicht stelsel van compacte cellen kan worden bedreven. Fig. 1 toont twee cellen, die een gemeenschappelijk aftasttransistorafvoercontact • delen, dat een zich herhalende eenheid in een groot gelntegreerde-keten- -20 stelsel van geheugencellen kan vormen. De eenheidscelafmetingen van het weergegeven cellenpaar 10, 12 volgens fig. 1 zijn ongeveer 20 micron (Y-richting) en 30 micron (X-richting) voor ontwerpregels van k micron.
Bij een dergelijk stelsel dienen, indien een enkele cel wordt geregistreerd, gewist of uitgelezen, deze handelingen de informatie in naastge-25 legen cellen niet te verstoren of te wijzigen. Yoor een bespreking van een dergelijke werking in een celstelsel is in fig. 5 eeh symbolische weergave van individuele geheugencellen afgebeeld. Elk van deze cellen is equivalent met de in fig. 1, 2 en 3 afgebeelde cel 10. De uit poly- 8200372 - 18 - silicium bestaande woordkies/wiselektrode 103 kan van cel-tot-cel over het stelsel voortgaan voor celkeuzedoeleinden en zal derhalve in de hiernavolgende toelichting worden betiteld als een woordkiespoort teneinde de werking daarvan in het stelsel duidelijk te doen uitkomen. In fig. 5 5 is een stelsel van cellen, elk in hoofdzaak gelijk aan de inrichting 10, schematisch weergegeven als zijnde onderling verbonden tot een geheugen-stelsel, dat in zowel de X- als Y-richting kan worden uitgebreid voor het vormen van een zeer grote geheugeninrichting 200. De celpakkings-dichtheid wordt bij deze voorkeursstelselorganisatie vergroot aangezien 10 de toevoer- en afvoerlijnen over de spiegelbeeldcellen kunnen worden gedeeld. Bij het afgebeelde stelsel vindt men de cel 201 en de deze cel omgevende buren 202 en 204 en een diagonaal naastgelegen cel 203. De cellen 205, 206, 207 en 208 zijn in een spiegelbeeldpositie ten opzichte van de respectieve cellen 201 - 204 verbonden. De cel 201 kan in het 15 stelsel worden geregistreerd, gewist en uitgelezen zonder dat de onmiddellijk naastgelegen en diagonaal naastgelegen cellen 202, 203 en 204 of de spiegelbeeldcel 205 worden gestoord.
Typerende bedrijfsspanningen, welke aan het stelsel van fig. 5 worden aangelegd voor elk van de elementen van het stelsel om de verschil- 20 lende beschreven geheugenfuncties te vervullen, kunnen de volgende zijn:
Cel Cel Cel Cel 201 202 203 204 P1 S1 ¥1 D1 P2 S2 ¥1 D2 P2 S2 ¥2 D2 P1 S1 ¥2 D1
Programmeren 0 26 36 26 26 26 36 26 26 26 0 26 0 26 0 26 cel 201 F ----------------------------------------------------------------------- .
^ ¥issen . „ , 0 036 0 26263626 2626 026 0000 C cel 201 • T __ __ _______ E Uitlezen . 0055 0050 0000 0005 cel <tUl
TABEL II
WERKOiG VM HET STELSEL
Het is nuttig om een paar voorwaarden uit de tabel nader toe te lichten. Bij programmering of ^registratie van de cel 201 wordt aan de 30 woordkies/wislijn ¥1 een spanningspuls van 36 V toegevoerd. De toevoer- 8200372 - 19 - lijn S1 "bevindt zich op 26 V om de voorspanningselektrode 10¾ verder voor te spannen, welke elektrode daardoor de zwevende poort positief via de condensator Cg voorspant teneinde een elektronenstroom naar de zwevende poort van 201 uit de programmalijn P1 te bevorderen. De woord-5 kies/wislijn wordt voorgespannen met +36 V teneinde de zwevende poort verder op te trekken.. Anders zou de condensator C als een belasting werken en beletten, dat de zwevende poort tot een voldoende niveau stijgt om het mogelijk te maken, dat een programmering plaats vindt. Aangezien S1 zich op 26 V bevindt, moet de afvoerlijn D1 zich op 26 V bevinden om een 10 eventuele stroom door de gebieden 82, 80, 82 te beletten, welke stroom anders lastig zou kunnen worden onderhouden en een ongewenst energieverbruik zou veroorzaken. Teneinde een programmering in de cel 20¾, waarbij"?. ? W2 en P1 zich op 0 Y en S1 zich op +2β Y bevindt, te vermijden, wordt de capacitieve verhouding tussen C^, en Cg zodanig gekozen, dat de po-15 tentiaal van de zwevende poort niet zo groot is, dat een tunnelbeweging van elektronen uit P1 naar de zwevende poort optreedt. Om de naastgelegen cel 202 niet te programmeren, wordt de programmalijn P2 tegelijkertijd op bij benadering +26 Y gehouden teneinde te beletten, dat elektronen de zwevende poort van de niet-gekozen cel 202 bereiken. De toevoerlijn S2 be-20 vindt zich op +26 V, zodat ook D2 zich op +26 Y moet bevinden en wel om dezelfde reden als boven is vermeld, om D1 hoog voor te spannen wanneer S1 hoog is. De lijn P2 heeft een potentiaal van +26 Y, doch kan zich op een andere spanning bevinden, wanneer dit voor een optimalisering van de werking van de cel nodig is- Waar de programmalijn P2 ook een spanning 25 van +26 V aan de cel 203 aanlegt, zou men kunnen menen, dat elektronen vanuit de zwevende poort van de cel 203 naar de programmakieslijn P2 zou-- den kunnen bewegen. Dit geschiedt evenwel niet in verband met de diode-• achtige eigenschap van het laad- en ontlaadstelsel van de zwevende poort, verkregen door de uitsteeksels 3^ die, zoals boven is beschreven, de -. . 30 neiging hebben om in een enkele voorkeursriehting tegengesteld aan de richting, die bij dit storingsvoorbeeld wordt beschouwd, te geleiden. Derhalve wordt de geheugenladingsinhoud van de cel 203 niet verstoord.
"Storing1* wordt hier gedefinieerd als een onbeoogde wijziging van.de geheugenladingsinhoud van een niet-geadresseerde cel door uitlezen, onbe-35 oogd programmeren of uitlezen van de zwevende poort van die cel. De juiste capaciteitsverhouding wordt gebruikt om de werking van de cel te optimaliseren zonder dat storingstoestanden in het stelsel optreden.
8200372 - 20 - .-
Op soortgelijke wijze kan de cel 201 worden gewist zonder dat in naastgelegen cellen 202, 203 of 20k storingsproblemen optreden. In dit geval bevindt de woordkies/wiselektrode W1 zich op +36 V en bevinden alle andere elektroden, behalve P2, S2 en D2 zich op 0 V. De lijn P2 5 wordt voorgespannen op +2β V teneinde een storing van cel 202 te beletten, doordat de potentiaal tussen P2 en W1 zo klein wordt gehouden, dat geen tunneleffect optreedt. In de cel 203 wordt, aangezien P2 hoog is, (bij benadering +26 V ) en S2 hoog is (bij benadering+26 V) de zwevende poort negatief ten opzichte van P2 voorgespannen. De diodewerking van de uit-10 steeksels belet evenwel, dat elektronen de zwevende poort naar P2 verlaten. Tegelijkertijd wordt de capaciteitsverhouding zodanig gekozen, dat ervoor gezorgd wordt, dat geen elektronen zich naar de zwevende poort vanuit de woordkieslijn ¥2 bewegen. Dit geschiedt door de spanning op de zwevende poort onder gebruik van de capacitieve verhoudingen te regelen.
15 In de cel 20^ doen zich geen storingsproblemen voor.
Het blijkt derhalve, dat door de absolute spanning van de zwevende poort via de capacitieve verhoudingen in de cel te regelen en door gebruik te maken van de diode-eigenschappen van de uitsteeksels en de voorspanningsregeling van de voorspanningselektrode een dicht stelsel van 20 cellen kan worden verkregen, dat zonder storingen zal werken.
Bij het uitlezen zijn slechts potentialen van+5 V en 0 V aanwezig. Derhalve kunnen zich geen grote storingsproblemen voordoen, omdat de opgewekte elektrische velden te.zwak zijn. Het is duidelijk, dat door eenvoudige symmetrierelatievoorwaarden, een groot stelsel van geheugencel-25 len zonder storingsproblemen kan worden ópgebouwd en dat de inrichting volgens de uitvinding geschikt is om in een groot stelsel te worden opge-nomen.
Het is duidelijk, dat inrichtingen en stelsels van dergelijke inrichtingen compatibel zijn met verschillende gexntegreerde-ketentech- 30 nologieën, zoals CMOS (inelusief CM0S/S0S) en een bipolair geïntegreerde-ketenontwerp, en kunnen worden toegepast in geïntegreerde ketens met CMOS- en'bipolair geïntegreerde-ketenelementen. Het is verder duidelijk, dat ofschoon de af geheelde uitvoeringsvorm een bepaalde overlapping van de tunnelgebieden van de inrichtingen omvat, inrichtingen met kleine 35 spleet, waarin de tunnelgebieden elkaar niet. overlappen, doch voorzien zijn van uitsteeksels, die lateraal bij oppervlakken van de elektrode en de zwevende poort zijn gelegen en een voldoende laterale afstand hebben 8 2 0 0 3 72 - 21 - om een tunnelstroom te verschaffen, kunnen worden toegepast. Toorts kunnen niet-vluchtige elektrisch programmeerbare inrichtingen in elektrische verbinding in geïntegreerde-ketenstelsels met vluchtige geheugenéle-menten, zoals RAM-cellen, worden toegepast voor het verschaffen van niet-5 vluchtige geheugeninriehtingen, zoals niet-vluchtige RAM-inrichtingen.
De inrichting kan worden gebruikt als een middel voor het afschakelen en inschakelen van defecte of redundante geheugenelementen in een groot geïntegreerde-ketengeheugenstelsel om aan dit stelsel fouttoleran-ties te geven. Defecte geheugenelementen of geheugenlussen in een gexnte-10 greerde keten met geheugeninriehtingen of lussen, die op een geschikte wijze door middel van zwevende poorten van dergelijke inrichtingen kunnen worden in- of uitgeschakeld, kunnen op een eenvoudige wijze tijdens de beproeving na de vervaardiging worden uitgeschakeld om de opbrengst bij de vervaardiging te vergroten. Het uitschakelen van defecte geheugen-15 elementen of lussen en/of het toevoegen van redundante geheugenelementen of lussen kan daarna worden uitgevoerd onder bestuur van de inrichtingen teneinde de werking van de geheugeninrichting te verlengen of te herstellen. Op soortgelijke wijze kunnen inrichtingen volgens de uitvinding worden toegepast in een geïntegreerd-ketenplaatje van een microreken-20 tuig om de logische elementen (waaronder register, geheugen, enz.) en ' lijnen van het microrekentuig een nieuwe configuratie te geven voor het • -verschaffen van een dynamisch, reconfigureerbare microrekeninrichting.
Bij het verschaffen van dergelijke, wat.fouten betreft, tolerante en dynamisch herconfigureerbare stelsels is het duidelijk, dat de zweven-25 de poort van de niet-vluchtige inrichtingen de poort van een MOS-schakel-transistor kan vormen, waarvan het geleiden of niet-geleiden kan worden gebruikt om de gewenste elementen van de geïntegreerde keten te verbinden of uit te schakelen.
82 0 0 3 7 2 “ -

Claims (12)

1. Niet-vluchtige, elektronisch te wijzigen geheugeninrichting met zwevende poort gekenmerkt door een halfgeleidersubstraat, een zwevende poortgeleiders organen om de zwevende poortgeleider dielektrisch te isoleren , organen om de elektrische lading op de zwevende poortgeleider te 5 detecteren, eerste elektrode-organen tussen de substraat en de zwevende poortgeleider voor het toevoeren van elektronen aan de zwevende poort, voorzien van organen om een tunnelbeweging.van ladingen over de diëlek-trische isolatie vanuit de eerste elektrode naar de zwevende poort te vergroten, tweede elektrode-organen, die zich zodanig op de zwevende 10 poortgeleider bevinden, dat de zwevende poortgeleider tussen de substraat en de tweede elektrode is gelegen teneinde elektronen uit de zwevende poort te verwijderen, voorzien van organen om een tunnelbeweging van ladingen over de diëlektrische isolatie vanuit de zwevende poort naar de tweede elektrode te vergroten, organen om de zwevende poortgeleider ca-15 pacitief voor te spannen, voorzien van voorspanningselektrode-organen, die in de substraat zijn gevormd en zich onder tenminste een deel van de zwevende poortgeleider bevinden, en organen om de eerste elektrode-organen en de tweede elektrode-organen diëlektrisch ten opzichte van de substraat en ten.opzichte van elkaar te isoleren.
2. Inrichting volgens conclusie 1 met het kenmerk, dat de organen voor het detecteren van de elektrische lading op de zwevende poortgeleider zijn voorzien van een MOS-aftasttransistor, welke in een zodanige’ positie in de substraat is gevormd, dat de zwevende poortgeleider als poort van de transistor werkt.
3. Inrichting volgens conclusie 1 met het kenmerk, dat de organen voor het detecteren van de elektrische lading van de zwevende poortgeleider zijn voorzien van een aftasttransistor met een toevoer- en een 'j afvoerelektrode, gevormd in de substraat, en een poort van de aftasttransistor, welke poort is voorzien van een eerste gebied, waarvan de • 30 geleiding wordt gemoduleerd door de elektrische lading van de zwevende poortgeleider en tenminste éën extra gebied, dat in serie met het eerste gebied en de toevoer- en afvoerelektrode van de transistor is gelegen van welk gebied de geleiding wordt gemoduleerd door de op de tweede ’ elektrode-organen aanwezige potentiaal. 35 k. Inrichting volgens conclusie 3 met het kenmerk, dat de gebieden 820 0 3 72 ........" ‘ - 23 - zijn gevormd in een punt van de substraat, vaar de organen voor het isoleren van de elektroden ten opzichte van de substraat een kleinere dikte hebben, waarbij de zwevende poort en de voorspanningselektrode in dit punt dichter bij de substraat zijn gelegen dan in andere punten ten 5 opzichte van de substraat.
5. Inrichting volgens conclusie 1 met het kenmerk, dat de organen voor het versterken van de tunnelbeweging uit de eerste elektrode zijn voorzien van een aantal uitsteeksels, die aan het oppervlak van de eerste elektrode zijn gevormd, waarbij de organen voor het versterken van 10 de tunnelbeweging vanuit de zwevende poort zijn voorzien van een aantal uitsteeksels, die aan het oppervlak van de zwevende poort zijn gevormd.
6. Inrichting volgens conclusie 1 met het kenmerk, dat de voorspanningselektrode een geleiding heeft, die tegengesteld is aan die van de omgevende substraat.
7. Inrichting volgens conclusie 1 met het kenmerk, dat de voorspan- ningselektrode-organen onder tenminste een gedeelte van de eerste en tweede elektrode-organen zijn gelegen.
8. Inrichting volgens conclusie 1 met het kenmerk, dat de inrichting is opgenomen in een geïntegreerd-ketengeheugenstelsel met een aantal in 20 hoofdzaak gelijke inrichtingen, die een geintegreerde-ketengeheugencom-ponent vormen.
9. Inrichting volgens conclusie 8 met het kenmerk, dat de tweede elektrode-organen zich naar aansluitende geheugeninrichtingen langs een bepaalde X-asrij het stelsel uitstrekken teneinde woordkies/wislijnen 25 voor de X-as in het stelsel te vormen, een metalen geleider aansluitende aftasttransistoren in het stelsel verbindt teneinde aftastlijnen voor de Y-as te vormen teneinde de toestand van de zwevende poort in een gekozen geheugeninrichting te bepalen, de eerste elektrode-organen zich naar aansluitende geheugeninrichtingen in het stelsel uitstrekken teneinde 30 programmabitlijnen voor de Y-as in het stelsel te vormen, en de voorspan-.1 - ningselektrode-organen zijn voorzien van geleiderorganen, die zich naar aansluitende geheugeninrichtingen voor een bepaalde Y-askolom van het - stelsel uitstrekken cm aansluitende geheugeninrichtingen gemeenschappelijk voor te spannen.
10. Inrichting volgens conclusie 1 met het kenmerk, dat de geheugen, inrichting met zwevende poort een MOS-inrichting is, waarbij de eerste elektrode-organen deel uitmaken van een eerste polysilicium laag, de 8200372................ : - 2h - zwevende poortgeleider deel uitmaakt van een tweede polysilicium laag en de tweede elektrode-organen deel uitmaken van een derde polysilicium laag.
11. Inrichting volgens conclusie 1 met het kenmerk, dat de zwevende 5 poort ten opzichte van de eerste en tweede elektrode-organen is geïsoleerd en de elektrode-organen ten opzichte van de substraat zijn geïsoleerd door een laag silicium dioxyde met een dikte in het gebied van ongeveer 500 Angstrom tot ongeveer 1000 Angstrom.
12. Inrichting volgens conclusie 1 met het kenmerk, dat de capa- 10 citeit tussen de voorspanningselektrode-organen en de zwevende poortge-. leider tenminste tweemaal zo groot is als de capaciteit tussen de.zwevende poortgeleider en de eerste elektrode-organen en tweemaal zo groot is als de capaciteit tussen de zwevende poortgeleider en de tweede elektrode-organen.
13. BTiet-vluchtige, elektrisch te wijzigen geheugeninrichting met zwevende poort gekenmerkt door een halfgeleidersubstraat, een elektrisch geïsoleerde, zwevende poortgeleider, organen om de elektrische lading op de zwevende poortgeleider selectief te bepalen, een eerste elektrode tussen de substraat en de zwevende poortgeleider om elektronen aan de . 20 zwevende poortgeleider toe te voeren, een tweede elektrode, die zodanig op de zwevende poortgeleider is aangebracht, dat de zwevende poortgeleider tussen de substraat en de tweede elektrode is gelegen teneinde elektronen uit de zwevende poort te verwijderen, een voorspannings-elektrode, die in de substraat onder tenminste een deel van de zwevende 25 poortgeleider is gevormd om de zwevende poortgeleider op een positieve potentiaal voor te spannen teneinde het mogelijk te maken, dat de eerste elektrode elektronen aan de zwevende poortgeleider toevoert, en de zwevende poortgeleider op een meer negatieve potentiaal voortte spannen teneinde het mogelijk te maken, dat de tweede elektrode elektronen uit 30 de zwevende poortgeleider verwijdert, en organen om elke elektrode ten • opzichte van de substraat en ten opzichte van naastgelegen elektroden te isoleren. 82 0 0 3 72 ................ “ ' '
NL8200372A 1981-02-02 1982-02-01 Geheugeninrichting. NL8200372A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US23068381 1981-02-02
US06/230,683 US4486769A (en) 1979-01-24 1981-02-02 Dense nonvolatile electrically-alterable memory device with substrate coupling electrode

Publications (1)

Publication Number Publication Date
NL8200372A true NL8200372A (nl) 1982-09-01

Family

ID=22866174

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8200372A NL8200372A (nl) 1981-02-02 1982-02-01 Geheugeninrichting.

Country Status (7)

Country Link
US (1) US4486769A (nl)
JP (1) JPS57147282A (nl)
DE (1) DE3203516A1 (nl)
FR (1) FR2499290B1 (nl)
GB (1) GB2092378B (nl)
IT (1) IT1150377B (nl)
NL (1) NL8200372A (nl)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577215A (en) * 1983-02-18 1986-03-18 Rca Corporation Dual word line, electrically alterable, nonvolatile floating gate memory device
US4590503A (en) * 1983-07-21 1986-05-20 Honeywell Inc. Electrically erasable programmable read only memory
US4608591A (en) * 1983-08-17 1986-08-26 Rca Corporation Electrically alterable programmable nonvolatile floating gate memory device
US4616245A (en) * 1984-10-29 1986-10-07 Ncr Corporation Direct-write silicon nitride EEPROM cell
JPS61274368A (ja) * 1985-02-28 1986-12-04 テキサス インスツルメンツ インコ−ポレイテツド 電気的に消去可能なプログラム可能な固定メモリ・セル
US4599706A (en) * 1985-05-14 1986-07-08 Xicor, Inc. Nonvolatile electrically alterable memory
US4752912A (en) * 1985-05-14 1988-06-21 Xicor, Inc. Nonvolatile electrically alterable memory and method
US4829482A (en) * 1985-10-18 1989-05-09 Xicor, Inc. Current metering apparatus for optimally inducing field emission of electrons in tunneling devices and the like
US4706102A (en) * 1985-11-07 1987-11-10 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
US4774202A (en) * 1985-11-07 1988-09-27 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
US4735919A (en) * 1986-04-15 1988-04-05 General Electric Company Method of making a floating gate memory cell
US4769788A (en) * 1986-09-22 1988-09-06 Ncr Corporation Shared line direct write nonvolatile memory cell array
US4878101A (en) * 1986-12-29 1989-10-31 Ning Hsieh Single transistor cell for electrically-erasable programmable read-only memory and array thereof
JPH0640589B2 (ja) * 1987-03-16 1994-05-25 株式会社東芝 不揮発性半導体記憶装置
US4858185A (en) * 1988-01-28 1989-08-15 National Semiconductor Corporation Zero power, electrically alterable, nonvolatile latch
US5198380A (en) * 1988-06-08 1993-03-30 Sundisk Corporation Method of highly compact EPROM and flash EEPROM devices
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5168465A (en) * 1988-06-08 1992-12-01 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JPH0834297B2 (ja) * 1988-12-28 1996-03-29 三菱電機株式会社 半導体装置
DE69033438T2 (de) * 1989-04-13 2000-07-06 Sandisk Corp Austausch von fehlerhaften Speicherzellen einer EEprommatritze
US5153691A (en) * 1989-06-21 1992-10-06 Xicor, Inc. Apparatus for a dual thickness floating gate memory cell
WO1990016085A1 (en) * 1989-06-21 1990-12-27 Xicor, Inc. Apparatus and method for a dual thickness dielectric floating gate memory cell
US5012132A (en) * 1989-10-05 1991-04-30 Xicor, Inc. Dual mode high voltage coupler
US5512505A (en) * 1990-12-18 1996-04-30 Sandisk Corporation Method of making dense vertical programmable read only memory cell structure
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5291439A (en) * 1991-09-12 1994-03-01 International Business Machines Corporation Semiconductor memory cell and memory array with inversion layer
US5498558A (en) * 1994-05-06 1996-03-12 Lsi Logic Corporation Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same
JP3959125B2 (ja) * 1994-09-14 2007-08-15 株式会社東芝 半導体装置
US5675531A (en) * 1995-04-05 1997-10-07 International Business Machines Corporation Device for information storage using field emission
US5889704A (en) * 1997-02-26 1999-03-30 Lucent Technologies Inc. Load and leave memory cell
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
DE19930531C2 (de) * 1999-07-01 2001-07-05 Infineon Technologies Ag Tunnelkontakt und Verfahren zu seiner Herstellung
US6266075B1 (en) 1999-07-08 2001-07-24 Brady Worldwide, Inc. Printer with memory device for storing platen pressures
US6154392A (en) * 1999-10-12 2000-11-28 Patti; Robert Four-terminal EEPROM cell for storing an analog voltage and memory system using the same to store multiple bits per EEPROM cell
JP2001168306A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US6689668B1 (en) 2000-08-31 2004-02-10 Samsung Austin Semiconductor, L.P. Methods to improve density and uniformity of hemispherical grain silicon layers
US6403455B1 (en) 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
US7586115B2 (en) * 2000-12-28 2009-09-08 Epir Technologies, Inc. Light emission from semiconductor integrated circuits
US6961279B2 (en) * 2004-03-10 2005-11-01 Linear Technology Corporation Floating gate nonvolatile memory circuits and methods
US6982907B1 (en) * 2005-01-27 2006-01-03 National Semiconductor Corporation Retention improvement technique for one time programmable non-volatile memory
WO2006122271A2 (en) * 2005-05-10 2006-11-16 Georgia Tech Research Corporation Systems and methods for programming floating-gate transistors
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US9502581B2 (en) 2014-07-11 2016-11-22 Atmel Corporation Non-volatile floating gate memory cells

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7500550A (nl) * 1975-01-17 1976-07-20 Philips Nv Halfgeleider-geheugeninrichting.
US4119995A (en) * 1976-08-23 1978-10-10 Intel Corporation Electrically programmable and electrically erasable MOS memory cell
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
DE2844878A1 (de) * 1978-10-14 1980-04-30 Itt Ind Gmbh Deutsche Integrierbarer isolierschicht-feldeffekttransistor
US4314265A (en) * 1979-01-24 1982-02-02 Xicor, Inc. Dense nonvolatile electrically-alterable memory devices with four layer electrodes
GB2042296B (en) * 1979-01-24 1983-05-11 Xicor Inc Nonvolatile static random access/memory device
US4274012A (en) * 1979-01-24 1981-06-16 Xicor, Inc. Substrate coupled floating gate memory cell
US4404577A (en) * 1980-06-30 1983-09-13 International Business Machines Corp. Electrically alterable read only memory cell

Also Published As

Publication number Publication date
FR2499290A1 (fr) 1982-08-06
IT1150377B (it) 1986-12-10
JPH0343792B2 (nl) 1991-07-03
GB2092378B (en) 1985-04-11
US4486769A (en) 1984-12-04
DE3203516A1 (de) 1982-09-02
IT8247685A0 (it) 1982-01-29
JPS57147282A (en) 1982-09-11
GB2092378A (en) 1982-08-11
FR2499290B1 (fr) 1989-09-22
DE3203516C2 (nl) 1992-11-19

Similar Documents

Publication Publication Date Title
NL8200372A (nl) Geheugeninrichting.
US4314265A (en) Dense nonvolatile electrically-alterable memory devices with four layer electrodes
KR830001453B1 (ko) 서브스트 레이트와 용량 결합된 부동 게이트의 earom기억 소자
JP4937444B2 (ja) 半導体デバイスを動作させる方法
US6255690B1 (en) Non-volatile semiconductor memory device
US6136652A (en) Preventing dielectric thickening over a channel area of a split-gate transistor
US5633518A (en) Nonvolatile reprogrammable interconnect cell with FN tunneling and programming method thereof
US7449747B2 (en) Semiconductor memory device
US4590504A (en) Nonvolatile MOS memory cell with tunneling element
US5892709A (en) Single level gate nonvolatile memory device and method for accessing the same
KR910007432B1 (ko) 반도체 메모리
US4617652A (en) Integrated high voltage distribution and control systems
EP0557581A2 (en) Non-volatile DRAM cell
US6411545B1 (en) Non-volatile latch
KR20070042585A (ko) 집적 dram-nvram 멀티-레벨 메모리
KR100712089B1 (ko) 반도체메모리장치 및 그 제조방법
BE1008052A3 (nl) Halfgeleiderinrichting.
JP4849517B2 (ja) 不揮発性メモリセル及びeeprom
JP6280428B2 (ja) 不揮発性半導体記憶装置
US8208312B1 (en) Non-volatile memory element integratable with standard CMOS circuitry
KR100930074B1 (ko) 비휘발성 기능을 갖는 단일 트랜지스터 플로팅 바디dram 셀 소자
US5043941A (en) Non-volatile memory
US4520461A (en) Integrated high voltage distribution and control systems
US5019881A (en) Nonvolatile semiconductor memory component
JP3871104B2 (ja) 半導体装置及びその駆動方法

Legal Events

Date Code Title Description
A85 Still pending on 85-01-01
BA A request for search or an international-type search has been filed
BB A search report has been drawn up
BC A request for examination has been filed
BV The patent application has lapsed