DE19930531C2

DE19930531C2 - Tunnelkontakt und Verfahren zu seiner Herstellung

Info

Publication number: DE19930531C2
Application number: DE19930531A
Authority: DE
Inventors: Reiner Winters
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1999-07-01
Filing date: 1999-07-01
Publication date: 2001-07-05
Anticipated expiration: 2019-07-02
Also published as: US20020089886A1; US6617605B2; CN1359540A; CN1177372C; EP1192667A1; DE19930531A1; WO2001003197A1

Description

Die Erfindung betrifft einen Tunnelkontakt und ein Verfahren zu dessen Herstellung. Tunnelkontakte, auch Tunnelübergänge genannt, werden in einer Vielzahl von Halbleiterbauelementen, wie zum Beispiel Tunneldioden und nichtflüchtigen Speichern verwendet. Bei den nichtflüchtigen Speichern handelt es sich typischerweise um EPROM-artige (electical programmable read only memory) Speicher, wie zum Beispiel EAROM (electrical al terable ROM), EEPROM (electrical erasable PROM), EPROM, Flash-EPROM oder OTPROM (one time programmable ROM).

Tunnelkontakte sind elektrische Verbindungen zwischen zwei Elektroden, die im klassischen Sinne als isoliert voneinander zu betrachten sind. Befinden sich die beiden Elektroden in einem geringen Abstand von nur wenigen Nanometern, so wird durch die Quantenmechanik ein Mechanismus beschrieben, der bei Anlegen einer Spannung einen Stromfluß zwischen den Elek troden erklärt. Dabei überwinden die Elektronen eine Poten tialbarriere, die zwischen den Elektroden angeordnet ist, nicht durch Anlegen einer entsprechend hohen Spannung, welche die Elektronen in das Leitungsband der Potentialbarriere he ben würde, sondern es setzt bereits bei wesentlich niedrige ren Spannungen ein Stromfluß zwischen den Elektroden ein. Dieser Stromfluß wird Tunnelstrom genannt und durchtunnelt die isolierende Barriere zwischen den Elektroden.

Die Druckschrift US 4,888,629 beschreibt supraleitende Elek troden, die auf einem Halbleiter angeordnet sind. Eine Steu erelektrode ist zusätzlich auf einer Isolationsschicht oder mittels eines PN-Übergangs von dem Supraleiter isoliert. Ein supraleitender Strom, der zwischen den supraleitenden Elek troden durch den Halbleiter fließt, wird mittels eines elek trischen Signals an der Kontrollelektrode gesteuert.

Die Druckschrift US 4,843,446 betrifft einen Fotodetektor, der bei Tiefsttemperaturen arbeitet um Supraleitfähigkeit auszunutzen.

In der Druckschrift US 4,884,111 wird ebenfalls ein Paar von supraleitenden Elektroden so gebildet, daß ein Halbleiter zwischen Ihnen angeordnet ist. Zusätzlich ist eine Steuer elektrode so gebildet, daß Sie durch einen Isolationsfilm die elektrische Kopplung der beiden supraleitfähigen Elektroden mittels des dazwischen angeordneten Halbleiters steuert.

Die heutigen wiederbeschreibbaren, permanenten Halbleiter speicher basieren auf einem MOS-Transistor (metal oxide semi conductor), der zwischen seinem Kanal und seiner Gate- Elektrode eine zusätzliche elektrisch isolierte Speicherelek trode besitzt (floating Gate). Typischerweise ist die Spei cherelektrode durch eine dünne Oxidschicht vollständig iso liert und wird durch einen Tunnelstrom ge- und entladen, der durch Fowler-Nordheim-Tunneln beziehungsweise energiereiche Elektronen (hot electrons) erzeugt wird. Bei dem Be- und Ent laden der Speicherelektrode durchtunneln Elektronen die dünne Oxidschicht. In der dünnen Oxidschicht entstehen durch die energiereichen Tunnelelektronen Störstellen, wie zum Beispiel aufgebrochene Bindungen. Diese wiederum können einen leiten den Pfad zwischen der Speicherelektrode und dem Kanal, bezie hungsweise zwischen der Speicherelektrode und dem Source- Gebiet bilden. Über einen solchen leitenden Pfad fließt die Ladung von der Speicherelektrode ab, auch wenn keine Spannung an Gate, Source oder Drain anliegt und die Speicherzelle ver liert die in ihr gespeicherte Information. Durch die Entste hung des leitenden Pfades ist die Lebensdauer des Speichers gegenwärtig auf etwa 106 Schreib- und Löschprozesse begrenzt. Nichtflüchtige Speicherzellen dieser Art werden zum Beispiel in den Patenten US 5,844,842, sowie US 5,870,337 beschrieben. Auch die Degradation des Isolationsfilmes, der die Floating- Gate-Elektrode isoliert, und damit die Ausbildung eines lei tenden Pfades, ist dort beschrieben.

Die Aufgabe der vorliegenden Erfindung besteht daher darin, einen Tunnelkontakt zu schaffen, in dem kein permanent lei tender Strompfad entsteht. Eine weitere Aufgabe der Erfindung liegt in der Schaffung eines entsprechenden Herstellungsver fahrens.

Erfindungsgemäß wird diese Aufgabe durch den in Anspruch 1 angegebenen Tunnelkontakt gelöst. Weiterhin wird die gestell te Aufgabe durch das in Anspruch 8 angegebene Verfahren ge löst.

Weiterhin wird die gestellte Aufgabe durch die eine mikro elektronische Struktur mit einem Tunnelkontakt, bestehend aus einer ersten Elektrode, einer zweiten Elektrode und einem Zwischenraum gelöst, wobei sich in dem Zwischenraum der zwi schen der ersten Elektrode und der zweiten Elektrode angeord net ist, Gas oder Vakuum befindet.

Bevorzugte Weiterbildungen sind Gegenstand der jeweiligen Un teransprüche.

Die in der nachfolgenden allgemeinen Beschreibung zur Verein fachung und Vereinheitlichung verwendeten Bezugszeichen wer den in der nachfolgenden Figurenbeschreibung vollständig ein geführt.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht in der Verwendung einer Tunnelbarriere, die aus Gas oder Va kuum besteht. Im Gegensatz zu Siliziumoxid, das üblicherweise in wiederbeschreibbaren, permanenten Halbleiterspeichern als Tunnelbarriere verwendet wird, ist eine Tunnelbarriere, die aus Gas beziehungsweise Vakuum besteht, degradationsfrei. Der verwendete Tunnelkontakt besteht aus einer ersten Elektrode 1, einer zweiten Elektrode 2 und einem Zwischenraum 3, der sich zwischen der ersten Elektrode 1 und der zweiten Elektro de 2 befindet und mit Gas gefüllt, beziehungsweise evakuiert ist.

Der Abstand zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 ist so bemessen, daß ein Tunnelstrom zwischen den beiden Elektroden fließen kann.

Da der Zwischenraum 3 mit Gas gefüllt beziehungsweise evaku iert ist, ist er rundherum abgeschlossen. Die Oberfläche die ses Abschlusses und damit die Oberfläche des Zwischenraums 3 wird sowohl von der ersten Elektrode 1, sowie von der zweiten Elektrode 2 gebildet. Da die beiden Elektroden voneinander isoliert sind, besteht ein Teil der Oberfläche des Zwischen raums 3 aus einem isolierenden Material. Fließt ein Strom von der ersten Elektrode 1 zu der zweiten Elektrode 2, so glie dert sich der Strom in zwei Teilströme auf, von denen der er ste Teilstrom einen Tunnelstrom durch den Zwischenraum 3 dar stellt und der zweite Teilstrom einen Strom entlang der Ober fläche des isolierenden Materials darstellt, welches einen Teil der Oberfläche des Zwischenraums 3 bildet. Daher durchtunnelt in einer vorteilhaften Ausführung der Erfindung ein Strom, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 fließt, zumindest teilweise den mit Gas gefüllten beziehungsweise evakuierten Zwischenraum 3.

In einer weiteren vorteilhaften Ausführung der Erfindung tun nelt jeder Strom, der zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 fließt, durch den mit Gas gefüllten be ziehungsweise evakuierten Zwischenraum 3. Dadurch wird si chergestellt, daß die elektrische Verbindung der beiden Elek troden ausschließlich über den Zwischenraum 3 hergestellt wird. Selbst wenn zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 in Reihe zu dem Zwischenraum 3 eine wei tere dielektrische Schicht angeordnet ist, die nicht frei von Degradation durch Tunnelströme ist, so ist dies unerheblich für die Funktionsweise des Tunnelkontaktes, da weiterhin der mit Gas gefüllte, beziehungsweise evakuierte Zwischenraum 3 als degradationsfreie Barriere die beiden Elektroden vonein ander trennt.

In einer weiteren vorteilhaften Ausführung der Erfindung wird der besagte Tunnelkontakt in einen wiederbeschreibbaren per manenten Halbleiterspeicher integriert. Dadurch wird die Le bensdauer des Halbleiterspeichers in vorteilhafterweise we sentlich verlängert und es sind bei weitem mehr Schreib- und Löschprozesse als die heute üblichen 10⁶ möglich.

In einer weiteren vorteilhaften Ausführung der Erfindung wird eine Speicherelektrode 11 eines Speichers 10 über besagten Tunnelkontakt geladen und/oder entladen. Dadurch werden die vorteilhaften Eigenschaften des Tunnelkontaktes in den beste henden Stand der Technik zu Herstellung von nichtflüchtigen Halbleiterspeichern integriert.

In einer weiteren vorteilhaften Ausführung der Erfindung han delt es sich bei dem Speicher 10 um einen EPROM-artigen Speicher, wie zum Beispiel ein EAROM, EEPROM, EPROM, Flash-EPROM oder ein OTPROM.

In einer weiteren vorteilhaften Ausführung der Erfindung ist zwischen der ersten Elektrode 1 und dem Zwischenraum 3 eine erste zusätzliche Tunnelschicht 4 angeordnet und/oder zwi schen der zweiten Elektrode 2 und dem Zwischenraum 3 eine zweite zusätzliche Tunnelschicht 5 angeordnet. Bei den zu sätzlichen Tunnelschichten 4 und 5 handelt es sich zum Bei spiel um Schutzschichten für die Elektroden 1 und 2, die aus einer Oxidschicht bestehen können. Die erste zusätzliche Tun nelschicht 4 beziehungsweise die zweite zusätzliche Tunnel schicht 5 reduziert die vorteilhaften Eigenschaften des de gradationsfreien Tunnelkontaktes nicht, denn selbst wenn die erste zusätzliche Tunnelschicht 4 oder die zweite zusätzliche Tunnelschicht 5 durch Degradationseffekte leitfähig werden, so ist weiterhin der Zwischenraum 3 als degradationsfreie Tunnelbarriere vorhanden, um die erste Elektrode 1 von der zweiten Elektrode 2 zu isolieren.

In einer weiteren vorteilhaften Ausführung der Erfindung weist die erste Elektrode 1 einen ersten Bereich 6 und/oder die zweite Elektrode 2 einen zweiten Bereich 7 auf. Der erste Bereich 6 beziehungsweise der zweite Bereich 7 hat die Aufga be, den Tunnelstrom zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 bevorzugt durch den ersten Bereich 6 be ziehungsweise den zweiten Bereich 7 hindurchzuleiten. Aus der Elektrodynamik ist bekannt, daß Ströme bevorzugt aus Spitzen, Ecken und Kanten austreten, da diese eine starke Felddiver genz aufweisen. Dieser Effekt wird hier genutzt, um den Tun nelstrom zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 in vorteilhafterweise durch den ersten Bereich 6 beziehungsweise den zweiten Bereich 7 hindurchzuleiten. Wei terhin ist es dadurch möglich, den Tunnelübergang mit niedri geren Spannungen zu betreiben, was sich vorteilhaft auf die Peripherie des Speichers auswirkt, die zur Erzeugung entsprechend niedrigerer Spannungen platzsparender ausgeführt werden kann.

Das erfindungsgemäße Verfahren zur Herstellung des erfin dungsgemäßen Tunnelkontaktes verwendet die Schritte: Herstel len einer ersten Elektrode 1, Herstellen einer zweiten Elek trode 2, so daß zwischen der ersten Elektrode 1 und der zwei ten Elektrode 2 ein Zwischenraum 3 gebildet wird, der mit Gas gefüllt oder evakuiert wird.

Eine vorteilhafte Ausprägung des Herstellungsverfahrens bil det den Tunnelkontakt in einem EPROM-artigen Speicher, wie zum Beispiel einem EAROM, EEPROM, EPROM, Flash-EPROM oder ei nem OTPROM.

Eine weitere vorteilhafte Ausprägung des Herstellungsverfah rens bildet zwischen der ersten Elektrode 1 und dem Zwischen raum 3 eine erste zusätzliche Tunnelschicht 4 und/oder zwi schen der zweiten Elektrode 2 und dem Zwischenraum 3 eine zweite zusätzliche Tunnelschicht 5. Die zusätzlichen Tunnel schichten 4 und 5 dienen als Schutzschicht für die Elektroden 1 und 2.

Eine weitere vorteilhafte Ausführung des erfindungsgemäßen Verfahrens bildet die erste Elektrode 1 mit einem ersten Be reich 6 und/oder die zweite Elektrode 2 mit einem zweiten Be reich 7 so, daß bei dem Betrieb der Anordnung ein Tunnelstrom bevorzugt durch den ersten Bereich 6 beziehungsweise durch den zweiten Bereich 7 fließt.

Ausführungsbeispiele der vorliegenden Erfindung sind in den Zeichnungen dargestellt und nachfolgend näher erläutert.

In den Figuren zeigen:

Fig. 1 ein Ausführungsbeispiel eines Tunnelkontaktes gemäß der vorliegenden Erfindung, entsprechend einer ersten Ausführungsform des erfindungsge mäßen Verfahrens;

Fig. 2 ein weiteres Ausführungsbeispiel eines Tunnel kontaktes gemäß der vorliegenden Erfindung ge mäß einer zweiten Ausführungsform des erfin dungsgemäßen Verfahrens;

Fig. 3 ein weiteres Ausführungsbeispiel eines Tunnel kontaktes entsprechend einer dritten Ausfüh rungsform des erfindungsgemäßen Verfahrens;

Fig. 4 ein Ausführungsbeispiel einer EPROM-artigen Speicherzelle gemäß des Standes der Technik;

Fig. 5 ein Ausführungsbeispiel einer EPROM-artigen Speicherzelle mit Tunnelkontakt gemäß der vor liegenden Erfindung;

Fig. 6 ein weiteres Ausführungsbeispiel einer EPROM- artigen Speicherzelle gemäß der vorliegenden Erfindung;

Fig. 7a-e eine Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer EPROM-artigen Speicherzelle mit Tunnelkontakt;

Fig. 8a-d eine weitere Ausführungsform des erfindungsge mäßen Verfahrens zur Herstellung einer EPROM- artigen Speicherzelle.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Elemente.

Mit Bezug auf Fig. 1 ist eine erste Ausführungsform der vor liegenden Erfindung gezeigt. Der dargestellte Tunnelkontakt besteht aus einer ersten Elektrode 1, einer zweiten Elektrode 2 und einem Zwischenraum 3. Die erste Elektrode und die zwei te Elektrode 2 können aus unterschiedlichen Materialien wie Metallen, Halbleitern, Siliziden oder Nitriden bestehen. Zum Beispiel können Titan, Wolfram, Tantal, Molybdän, Silizium, Polysilizium, dotiertes Silizium, Wolframsilizid, Wolframni trid, Titansilizid, Titannitrid und weitere Kombinationen der genannten Materialien verwendet werden. Der Zwischenraum 3, der sich zwischen der ersten Elektrode 1 und der zweiten Elektrode 2 befindet, ist mit Gas gefüllt beziehungsweise evakuiert. Bei den Gasen, die den Zwischenraum 3 füllen, han delt es sich vorzugsweise um inaktive (inerte) Gase, wie zum Beispiel Stickstoff oder Argon. Auch Gasrückstände, die bei der Abschließung des Zwischenraums 3 oder bei der Herstellung der zweiten Elektrode 2 frei werden, wie zum Beispiel Phos phor, Bor, Silan, Wasserstoff und/oder Sauerstoff, können sich in dem Zwischenraum 3 befinden. Die erste Elektrode 1 und die zweite Elektrode 2 sind so angeordnet, daß ein Tun nelstrom durch den Zwischenraum 3 fließen kann.

In Fig. 2 ist eine weitere Ausführung des erfindungsgemäßen Tunnelkontaktes gezeigt, die sich von der in Fig. 1 gezeig ten Ausführung durch eine erste zusätzliche Tunnelschicht 4 beziehungsweise eine zweite zusätzliche Tunnelschicht 5 un terscheidet. Bei den beiden zusätzlichen Tunnelschichten kann es sich zum Beispiel um natürliche oder prozessierte dielek trische Schichten handeln, die durch Oxidation der ersten Elektrode 1 beziehungsweise zweiten Elektrode 2 entstanden sind. Es ist auch möglich, daß es sich bei den zusätzlichen Tunnelschichten 4, 5 um abgeschiedene dielektrische Schichten handelt, die zum Beispiel mit einem CVD-Verfahren (chemical vapor deposition) hergestellt werden.

In Fig. 3 ist eine weitere Ausführung des erfindungsgemäßen Tunnelkontaktes gezeigt, die sich von der in Fig. 1 darge stellten Variante durch einen ersten Bereich 6 beziehungswei se einen zweiten Bereich 7 unterscheidet. Der erste Bereich 6 beziehungsweise der zweite Bereich 7 hat die Eigenschaft, die Dicke der Tunnelbarriere lokal zu dünnen und dadurch den Tun nelstrom auf diesem Bereich der Tunnelbarriere zu konzentrie ren, denn die Stromstärke eines Tunnelstromes hängt exponen tiell von der Dicke der Tunnelbarriere ab. Weiterhin haben der erste Bereich 6 beziehungsweise der zweite Bereich 7 die Eigenschaft, durch ihre geometrische Form das elektrische Feld lokal zu modifizieren, so daß ein Tunnelstrom, der be vorzugt aus Spitzen, Ecken und Kanten austritt, vorzugsweise durch den ersten Bereich 6 beziehungsweise den zweiten Be reich 7 hindurchfließt. Durch diese Anordnung ist es möglich, den Tunnelstrom zwischen der ersten Elektrode 1 und der zwei ten Elektrode 2, der üblicherweise an einer willkürlichen Stelle zwischen den Elektroden übertritt, gezielt auf den er sten Bereich 6 beziehungsweise den zweiten Bereich 7 zu kon zentrieren.

In Abb. 4 ist der prinzipielle Aufbau einer EPROM- artigen Speicherzelle dargestellt, wie er aus dem Stand der Technik bekannt ist. Die Speicherzelle 10 besteht aus einem Source-Gebiet 13 und einem Drain-Gebiet 14, die durch einen Kanal 15 miteinander verbunden sind. Oberhalb des Kanals ist ein Gate-Oxid 16 angeordnet, welches den Kanal 15 von einer Speicherelektrode 11 isoliert. Oberhalb der Speicherelektrode 11 ist ein zweites Gate-Oxid 20 angeordnet, welches eine Ga te-Elektrode 12, die oberhalb des zweiten Gate-Oxids 20 ange ordnet ist, von der Speicherelektrode 11 isoliert. Zusätzlich ist der Gate-Stapel von einer Isolation 21 umgeben. Die Gate- Elektrode 12 bildet mit der Speicherelektrode 11 und dem Ka nal 15 einen kapazitiven Spannungsteiler. Wird an die Gate- Elektrode 12 gegenüber dem Substrat 28 eine positive Spannung angelegt, so tunneln bei hinreichend großer Feldstärke Elek tronen aus dem Kanal 15 auf die Speicherelektrode 11 und la den diese negativ auf. Da die Speicherelektrode 11 sowohl durch das Gate-Oxid 16 als auch durch das zweite Gate-Oxid 20 sowie die Isolation 21 vollständig isoliert ist, bleibt die negative Ladung auf der Speicherelektrode 11 auch nach Ab schalten der Spannungsversorgung erhalten. Durch die auf der Speicherelektrode 11 gespeicherte Ladung wird die Einsatz spannung des Transistors 26 verschoben, so daß der Ladungszu stand der Speicherelektrode 11 und somit der in der Speicher zelle 10 gespeicherte Wert ausgelesen werden kann. Zum Lö schen der Speicherzelle 10 wird eine negative Spannung an die Gate-Elektrode 12 und eine positive Spannung an das Source- Gebiet 13 angelegt. Da nun das Source-Gebiet 13 auf die höch ste positive Spannung gelegt ist, fließen die Elektronen be vorzugt an der Stelle aus der Speicherelektrode 11, die dem Source-Gebiet 13 am nächsten liegt. Der Tunnelstrom wird durch die angelegte Spannung und die Geometrie der Speichere lektrode 11, die in der Nähe des Source-Gebiets 13 eine Ecke, beziehungsweise eine Kante aufweist, auf den Bereich der Ecke beziehungsweise Kante konzentriert. Daher tritt in diesem Be reich die stärkste Degradation des Gate-Oxids auf.

Zum Auslesen der Speicherzelle 10 wird zum Beispiel an das Source-Gebiet 13 eine erste Spannung und an die Gate- Elektrode eine zweite Spannung angelegt. Falls sich keine zu sätzliche Ladung auf der Speicherelektrode befindet, so öff net sich der Transistor und es fließt ein Strom von dem Sour ce-Gebiet 13 zu dem Drain-Gebiet 14, der von Leseverstärkern bewertet wird und den Speicherzustand der Speicherzelle wie dergibt. Falls sich zusätzliche Ladung auf der Speicherelek trode 11 befindet, die beispielsweise durch einen Schreibvor gang auf die Speicherelektrode 11 gelangt ist, so wird das effektive elektrische Feld, welches von der Spannung der Gate-Elektrode 12 erzeugt wird, durch die Ladung, die sich auf der Speicherelektrode 11 befindet, abgeschwächt und der Transistor bleibt geschlossen. In diesem Fall fließt kein Strom von dem Source-Gebiet 13 zu dem Drain-Gebiet 14.

In Fig. 5 ist die Integration des erfindungsgemäßen Tunnel kontaktes in eine EPROM-artige Speicherzelle gezeigt. Die Speicherzelle besteht aus einem Source-Gebiet 13 und einem Drain-Gebiet 14, welche durch einen Kanal 15 miteinander ver bunden sind. Oberhalb des Kanals 15 befindet sich in diesem Ausführungsbeispiel kein Gate-Oxid sondern eine erste Ausbil dung 17 des Zwischenraums 3. Oberhalb der ersten Ausbildung 17 des Zwischenraums 3 befindet sich die Speicherelektrode 11, die durch das darüberliegende zweite Gate-Oxid 20 von der Gate-Elektrode 12 isoliert ist, welche oberhalb des Gate- Oxids 20 angeordnet ist. Zusätzlich ist diese Anordnung von einer Isolation 21 umgeben. Bei dem Kanal 15 handelt es sich beispielsweise um leicht p-dotiertes einkristallines Silizi um. Das Source-Gebiet 13 und das Drain-Gebiet 14 bestehen zum Beispiel aus hoch n-dotiertem Silizium und können durch eine Implantation erzeugt werden. In diesem Ausführungsbeispiel besteht die Speicherelektrode 11 beispielsweise aus hochdo tiertem Polysilizium. Das zweite Gate-Oxid 20 besteht in die ser Ausführungsform zum Beispiel aus Siliziumoxid und die Ga te-Elektrode 12 beispielsweise aus hochdotiertem Polysilizi um. Die Isolation 21, welche die Anordnung umgibt, wird bei spielsweise aus undotiertem Silikatglas oder aus Bor-Phos phor-Silikatglas (BPSG) gebildet. Die erste Ausbildung 17 des Zwischenraums 3 ist beispielsweise ein mit Gas gefüllter Zwi schenraum 3, der die Speicherelektrode 11 von dem Source- Gebiet 13, dem Drain-Gebiet 14 und dem Kanal 15 isoliert. Da zu kann die erste Ausbildung 17 des Zwischenraums 3 mit inak tiven (inerten) Gasen wie zum Beispiel Argon, Stickstoff, He lium usw. gefüllt sein. Auch Gasrückstände der Gase und Gas gemische, die bei der Prozessierung der ersten Ausbildung 17 des Zwischenraumes 3 verwendet werden, können in dem Zwi schenraum 3 enthalten sein. Ebenso können sich Restgase wie Sauerstoff oder Silan, die bei der Herstellung der Isolation 21 verwendet werden, in dem Zwischenraum 3 befinden.

In Fig. 6 ist eine weitere Integration des erfindungsgemäßen Tunnelkontaktes in eine EPROM-artige Speicherzelle 10 ge zeigt. Im Unterschied zu Fig. 5 befindet sich der Zwischen raum 3 nicht unter der gesamten Speicherelektrode 11, sondern vorzugsweise in dem Bereich, der bei dem Beschreiben bezie hungsweise Löschen der Speicherzelle 10 sehr stark bean sprucht wird und in dem, bei herkömmlichen Speicherzellen gemäß Stand der Technik, üblicherweise das Gate-Oxid 16 als er stes geschädigt wird. Um die Schädigung des Gate-Oxids 16 er findungsgemäß zu verhindern befindet sich eine linke Ausbil dung 18 des Zwischenraums 3 zwischen dem Source-Gebiet 13 und der Speicherelektrode 11. Zwischen dem Kanal 15 und der Spei cherelektrode 11 befindet sich weiterhin das Gate-Oxid 16, welches zusätzlich das Drain-Gebiet 14 von der Speicherelek trode 11 isoliert. Diese Anordnung ist vorteilhaft, da auf grund der angelegten Spannung, deren Differenz zwischen dem Source-Gebiet 13 und der Speicherelektrode am größten ist, die Elektronen vorzugsweise von der Speicherelektrode 11 durch die linke Ausbildung 18 des Zwischenraums 3 in das Source-Gebiet 13 tunneln. Die Lokalisierung des Tunnelstromes wird zusätzlich durch die Feldgeometrie, die sich an der Ecke beziehungsweise Kante der Speicherelektrode 11 ausbildet, un terstützt. Daher kann das Gate-Oxid 16 oberhalb des Kanals und zwischen Speicherelektrode 11 und Drain-Gebiet 14 wei testgehend erhalten bleiben, denn es wird nicht durch Tunnel ströme beschädigt.

Mit Bezug auf Fig. 7a wird ein geeignetes, zum Beispiel leicht p-dotiertes Substrat 28 bereitgestellt. Auf dem Sub strat 28 wird zunächst eine Schichtfolge gebildet, aus der später durch Strukturierung der Gate-Stapel erzeugt wird. Die Schichtfolge beginnt mit einer dielektrischen Schicht, die zum Beispiel durch Oxidation des Substrats 28 hergestellt, wird und aus der durch die spätere Strukturierung das Gate- Oxid 16 entsteht. Darüber wird eine leitfähige Schicht gebil det, aus der später die Speicherelektrode 11 entsteht. Die Speicherelektrode 11 besteht beispielsweise aus hochdotiertem Polysilizium. Darüber wird eine ganzflächige dielektrische Schicht angeordnet, aus der das zweite Gate-Oxid 20 gebildet wird. Das zweite Gate-Oxid 20 kann zum Beispiel durch eine TEOS-Abscheidung (thetra ethyl ortho silicate) oder aber durch eine thermische Oxidation der darunter liegenden Spei cherelektrode 11 gebildet werden. Darüber wird eine leitende Schicht gebildet, aus der die Gate-Elektrode 12 gebildet wird. Die Gate-Elektrode 12 kann zum Beispiel aus einer do tierten Polysiliziumschicht gebildet werden. Zum Abschluß wird eine Deckschicht 22 gebildet, die zum Beispiel aus Ni trid besteht und mit Hilfe von CVD-Abscheideprozessen gebil det werden kann.

Mit Bezug auf Fig. 7b werden die gebildeten Schichten mit Hilfe von üblicher Photolithographie und Ätztechnik zu einem Gate-Stapel strukturiert. Dabei werden nur die oberen vier Schichten strukturiert und die Schicht, die das Gate-Oxid 16 bildet, bleibt erhalten. Zu diesem Zeitpunkt kann optional eine LDD-Implantation (lightly doped drain) durchgeführt wer den.

Wie in Fig. 7c gezeigt, wird anschließend ein Abstandssteg 23 gebildet, der zum Beispiel aus Nitrid besteht. Der Ab standssteg 23 dient dazu, die anschließende Implantation des Source-Gebiets 13 und Drain-Gebiets 14 zu maskieren.

Mit Bezug auf Fig. 7d wird nachfolgend das Gate-Oxid 16 mit einer Ätzung selektiv gegenüber Silizium und Siliziumnitrid entfernt. Da es sich bei der Ätzung um eine isotrope Ätzung handelt, wird der Gate-Stapel teilweise unterätzt. Zur Ätzung des Gate-Oxids 16 kann zum Beispiel eine naßchemische Ätzung verwendet werden, die gepufferte Flußsäure (HF) enthält.

Mit Bezug auf Fig. 7e wird die Deckschicht 22 und der Ab standssteg 23 entfernt, welche in diesem Ausführungsbeispiel beide aus Nitrid bestehen. Dies kann zum Beispiel durch eine naßchemische Ätzung durchgeführt werden, die selektiv das Ni trid gegenüber Oxid und Silizium ätzt. Anschließend wird eine dielektrische Schicht 27 abgeschieden, die eine schlechte Kantenabdeckung aufweist. Dadurch werden die linke Ausbildung 18 des Zwischenraums 3 und die rechte Ausbildung 19 des Zwi schenraums 3 gebildet. Die dielektrische Schicht 27 kann zum Beispiel aus Oxid bestehen.

Als Abscheideverfahren für die dielektrische Schicht 27 mit schlechter Kantenabdeckung ist TEOS (Tetra Ethyl Ortho Sili kat) aufgrund seiner guten Kantenabdeckung weniger geeignet. Schlechtere Kantenabdeckung wird zum Beispiel mit PECVD (Plasma enhanced CVD) oder LTO (Low Temperature Oxide) er zielt. Am geeignetsten ist derzeit ein Silanoxid, das eine schlechte Kantenabdeckung aufweist und bei ca. 1000 hPa und einer Temperatur von ca. 430°C durchgeführt werden kann.

Die weitere Prozessierung der EPROM-artigen Speicherzelle 10 wird gemäß Stand der Technik durchgeführt. Dabei werden unter anderem das Source-Gebiet 13, das Drain-Gebiet 14 und die Ga te-Elektrode 12 elektrisch angeschlossen.

Mit Bezug auf Fig. 8a ist ein weiteres Herstellungsverfahren einer EPROM-artigen Speicherzelle 10 dargestellt, welches den erfindungsgemäßen Tunnelkontakt bildet. Auch hier wird zu nächst ein Substrat bereitgestellt, welches aus Silizium be steht und zum Beispiel leicht p-dotiert ist. Darauf wird eine Schichtfolge, beginnend mit einer dielektrischen Schicht er zeugt, aus welcher das Gate-Oxid 16 gebildet wird. Dazu wird das Substrat beispielsweise thermisch oxidiert. Auf die die lektrische Schicht wird eine leitende Schicht abgeschieden, aus der die Speicherelektrode 11 gebildet wird. Beispielswei se besteht die Schicht, aus der die Speicherelektrode 11 ge bildet wird, aus dotiertem Polysilizium. Darüber wird eine weitere Schicht angeordnet, aus der das zweite Gate-Oxid 20 gebildet wird. Diese Schicht besteht beispielsweise aus Sili ziumoxid und kann durch eine TEOS-Abscheidung beziehungsweise durch thermische Oxidation der darunter liegenden Schicht, aus der die Speicherelektrode 11 gebildet wird, hergestellt werden. Darüber wird eine weitere leitende Schicht abgeschie den, aus der die Gate-Elektrode 12 gebildet wird. Diese Schicht besteht beispielsweise aus dotiertem Polysilizium. Abschließend wird eine weitere Schicht abgeschieden, aus der die Deckschicht 22 gebildet wird. Die Deckschicht 22 besteht beispielsweise aus Siliziumnitrid und kann durch eine CVD- Abscheidung hergestellt werden. Anschießend wird mit einem photolithographischen Schritt der Gate-Stapel definiert und durch entsprechende Ätzschritte strukturiert. Dabei wird zu nächst das Gate-Oxid 16 stehengelassen, welches als Streuoxid für eine optionale LDD-Implantation dient. Daran anschließend wird zunächst des Abstandssteg 23 gebildet, der seitlich an dem Gate-Stapel angeordnet wird und beispielsweise aus Nitrid besteht. Zusätzlich wird ein Opfer-Abstandssteg 24 gebildet, der in diesem Ausführungsbeispiel aus Oxid besteht und seit lich an dem Gate-Stapel, neben dem Abstandssteg 23, angeord net wird.

Mit Bezug auf Fig. 8b wird ein äußerer Abstandssteg 25 ge bildet, der seitlich an dem Gate-Stapel neben dem Opfer- Abstandssteg 24 angeordnet wird, und in diesem Ausführungs beispiel aus Polysilizium besteht. Maskiert durch die drei Abstandsstege 23, 24 und 25 kann die Implantation des Source- Gebiets 13 und des Drain-Gebiets 14 erfolgen. Dabei wird der äußere Abstandssteg 25, der in diesem Ausführungsbeispiel aus Polysilizium besteht, ebenfalls dotiert.

In Fig. 8c ist gezeigt, wie mit einer Ätzung der Opfer- Abstandssteg 24, der in diesem Ausführungsbeispiel aus Sili ziumoxid besteht, entfernt wird. Bei der Ätzung handelt es sich vorzugsweise um eine anisotrope Ätzung. Dabei wird die Oxidätzung so lange fortgesetzt, bis die Speicherelektrode 11 teilweise unterätzt ist. Anschließend wird die Deckschicht 22 und der Abstandssteg 23 entfernt, welche in diesem Ausfüh rungsbeispiel beide aus Nitrid bestehen. Dazu wird beispiels weise eine selektive Nitridätzung verwendet.

Mit Bezug auf Fig. 8d wird eine dielektrische Schicht 27 ge bildet. Die dielektrische Schicht 27 weist eine schlechte Kantenabdeckung auf, so daß an den Flanken des Gate-Stapels und unterhalb der Speicherelektrode 11 die linke Ausbildung 18 des Zwischenraums 3 und die rechte Ausbildung 19 des Zwi schenraums 3 gebildet werden. In diesem Ausführungsbeispiel weist die Speicherelektrode 11 einen zweiten Bereich 7 auf, der hier eine Kante darstellt. Die Kante bildet durch ihre Geometrie bei einer angelegten Spannung ein stark divergentes Feld und läßt den Tunnelstrom zwischen der Speicherelektrode 11 und dem Source-Gebiet 13 bevorzugt durch den zweiten Be reich 7 fließen. Der äußere Abstandssteg 25 beeinflußt die Feldverteilung bei dem Programmieren beziehungsweise Löschen der Speicherzelle 10 in der Art, daß der Tunnelstrom im we sentlichen über die Ecke beziehungsweise die Kante der Spei cherelektrode fließt, die den zweiten Bereich 7 bildet. Da durch kann auf eine Unterdiffusion des Source-Gebiets 13 so wie des Drain-Gebiets 14, die den Kanal unnötig verkürzen würde, verzichtet werden.

Die weiterführende Prozessierung zur Fertigstellung der er findungsgemäßen Speicherzelle wird durchgeführt, wie aus dem Stand der Technik bekannt ist.

Bezugszeichenliste

1

erste Elektrode

2

zweite Elektrode

3

Zwischenraum

4

erste zusätzliche Tunnelschicht

5

zweite zusätzliche Tunnelschicht

6

erster Bereich

7

zweiter Bereich

10

Speicher

11

Speicherelektrode

12

Gate-Elektrode

13

Source-Gebiet

14

Drain-Gebiet

15

Kanal

16

Gate-Oxid

17

erste Ausbildung des Zwischenraums

3

18

linke Ausbildung des Zwischenraums

3

19

rechte Ausbildung des Zwischenraums

3

20

zweites Gate-Oxid

21

Isolation

22

Deckschicht

23

Abstandssteg

24

Opfer-Abstandssteg

25

äußerer Abstandssteg

26

Transistor

27

dielektrische Schicht

28

Substrat

Claims

1. Tunnelkontakt mit einer ersten Elektrode (1) und einer zweiten Elektrode (2) und einem Zwischenraum (3) dadurch gekennzeichnet, daß sich in dem Zwischenraum (3), der zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) angeordnet ist, Gas oder Vakuum befindet und daß eine Speicherelektrode (11) eines Speichers (10) über besagten Tunnelkontakt ladbar und/oder entladbar ist.

2. Tunnelkontakt nach Anspruch 1, dadurch gekennzeichnet, daß ein Strom zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) wenigstens teilweise das Gas oder das Vakuum durchtunnelt.

3. Tunnelkontakt nach Anspruch 1, dadurch gekennzeichnet, daß ein Strom, der zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) fließt, insgesamt durch das Gas oder das Vakuum tunnelt.

4. Tunnelkontakt nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es sich bei dem Speicher (10) um einen EPROM-artigen Speicher wie EAROM, EEPROM, EPROM, Flash-EPROM oder OTPROM handelt.

5. Tunnelkontakt nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zwischen der ersten Elektrode (1) und dem Zwischenraum (3) eine erste zusätzliche Tunnelschicht (4) angeordnet ist und/oder zwischen der zweiten Elektrode (2) und dem Zwischen raum (3) eine zweite zusätzliche Tunnelschicht (5) angeordnet ist.

6. Tunnelkontakt nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die erste Elektrode (1) einen ersten Bereich (6) und/oder die zweite Elektrode (2) einen zweiten Bereich (7) aufweist, der den Tunnelstrom bevorzugt durch den ersten Bereich (6) beziehungsweise den zweiten Bereich (7) hindurchleitet.

7. Verfahren zur Herstellung eines Tunnelkontaktes mit den Schritten

- Herstellen einer ersten Elektrode (1)
- Herstellen einer zweiten Elektrode (2)

dadurch gekennzeichnet, daß zwischen der ersten Elektrode (1) und der zweiten Elektrode (2) ein Zwischenraum (3) gebildet wird, der mit Gas gefüllt oder evakuiert wird und daß eine Speicherelektrode (11) eines Speichers (10) gebildet wird, die über den Tunnelkontakt ladbar und/oder entladbar ist.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Tunnelkontakt in einem EPROM-artigen Speicher wie einem EAROM, EEPROM, EPROM, Flash-EPROM oder OTPROM gebildet wird.

9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß zwischen der ersten Elektrode (1) und dem Zwischenraum (3) eine erste zusätzliche Tunnelschicht (4) gebildet wird und/oder zwischen der zweiten Elektrode (2) und dem Zwischen raum (3) eine zweite zusätzliche Tunnelschicht (5) gebildet wird.

10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die erste Elektrode (1) mit einem erstem Bereich (6) und/oder die zweite Elektrode (2) mit einem zweiten Bereich (7) so gebildet wird, daß bei dem Betrieb der Anordnung ein Tunnelstrom bevorzugt durch den ersten Bereich (6) bezie hungsweise durch den zweiten Bereich (7) fließt.