CN1359540A - 隧道触点及其制造方法 - Google Patents
隧道触点及其制造方法 Download PDFInfo
- Publication number
- CN1359540A CN1359540A CN00809877.8A CN00809877A CN1359540A CN 1359540 A CN1359540 A CN 1359540A CN 00809877 A CN00809877 A CN 00809877A CN 1359540 A CN1359540 A CN 1359540A
- Authority
- CN
- China
- Prior art keywords
- electrode
- memory
- tunnel
- separate cavities
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 58
- 239000007789 gas Substances 0.000 description 19
- 230000004888 barrier function Effects 0.000 description 13
- 125000006850 spacer group Chemical group 0.000 description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005520 electrodynamics Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/515—Insulating materials associated therewith with cavities, e.g. containing a gas
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及一种隧道触点及其制造方法。所述隧道触点具有一个第一电极(1)和一个第二电极(2)以及一个布置在所述第一电极(1)和第二电极(2)之间的隔离腔(3)。所述隔离腔(3)内有气体或真空,所以在所述第一电极(1)和第二电极(2)之间流动的隧道电流隧穿气体或真空。根据本发明,所述隧道触点可用于非易失性存储器(10),使得存储器电极(11)能够通过电子实现充电和放电。所述非易失性存储器(10)例如是一种EPROM类型的存储器。
Description
技术领域
本发明涉及一种隧道触点及其制造方法。隧道触点也称为隧道过渡区，它被使用在许多半导体器件中，例如用于隧道二极管和非易失性存储器中。典型的非易失性存储器涉及的是EPROM(可编程只读存储器)类型的存储器，例如EAROM(可电改写的只读存储器)，EEPROM(电可擦可编程只读存储器)，EPROM，闪存EPROM或OTPROM(一次性可编程只读存储器)。
背景技术
隧道触点是两个电极之间的电连接，它在传统意义上被认为是相互绝缘的。两个电极之间有一个仅仅为若干纳米的间隔，因此可通过量子机制描述其机理，当施加一个电压时，将在电极之间产生一个电流。其中电子将克服一个处在所述电极之间的势垒，并不需要施加一个相应于电子在势垒导流带中产生的高电压，只需要在电极之间施加很低的电压即可产生电流。这种电流被称为隧道电流，并且可隧穿电极之间的绝缘壁垒。
目前使用的可重写的永久性半导体存储器是基于MOS晶体管(金属氧化物半导体)制成的，该晶体管在其沟道和其栅电极之间具有一个附加的电绝缘存储器电极(浮栅)。典型的存储器电极是通过一个很薄的氧化层完全绝缘的，并且通过一个隧道电流充电和放电，所述隧道电流是通过富勒—诺德海姆(Fowler-Nordheim-Tunneln)隧道或者高能电极(热电子)产生的。在存储器电极充电和放电时，电子将隧穿所述薄氧化层。在所述薄氧化层内，通过高能隧道电子产生的缺陷例如可将连接中断。但它可在存储器电极和沟道之间重新产生一条导电路径，例如在存储器电极和源区之间。通过这种导电路径，可由存储器电极进行充电，即便在栅极、源极或漏极上没有电压，而且存储器单元失去了其中存储的信息。通过导电路径的产生，存储器的寿命目前被限制在大约106次写、擦过程。这种类型的非易失性存储器单元例如公开在专利文献US5844842和US5870337中。其中也描述了将浮栅电极绝缘的绝缘膜递降，从而构成导电路径的方法。
发明内容
本发明的任务是提供一种隧道触点，其中不会构成永久性导电的电流路径。本发明的另一个任务是，提供一种相应的制造方法。
以上任务的解决方案体现在权利要求1给出的隧道触点中。此外，所提出的任务还通过权利要求8所述的方法得到解决。
所述任务的解决方案在于提出了一种具有隧道触点的微电子结构，所述隧道触点具有一个第一电极和一个第二电极以及一个隔离腔，其中在位于所述第一电极和第二电极之间的隔离腔内有气体或真空。
优选的改进方案是各个从属权利要求的主题。
在下面的一般性描述中，为简化和统一起见，所使用的标号与后面的附图说明中使用的标号完全一致。
本发明的基本构思是应用了一种由气体或真空构成的隧道壁垒。氧化硅通常在可重写的永久性半导体存储器中作为隧道壁垒使用，本发明则与其不同，其隧道壁垒由气体或真空构成，所以不会递降。所使用的隧道触点具有一个第一电极和一个第二电极以及一个隔离腔，其中在位于所述第一电极和第二电极之间的隔离腔内有气体或者抽真空。
所述第一电极1和第二电极2之间的间隔的尺寸应当保证两个电极之间能够有隧道电流流动。
因为所述隔离腔3内充有气体或者抽真空，所以它是完全封闭的。该封闭表面即隔离腔3的表面不仅是由第一电极1，而且也是由第二电极2构成的。因为两个电极是相互绝缘的，所以隔离腔3的表面的一部分是由一种绝缘材料制成的。当电流从第一电极1流向第二电极2时，该电流将分成两个分电流，其中第一个分电流是穿过隔离腔3的隧道电流，第二个分电流是一个沿所述绝缘材料表面流动的电流，所述绝缘材料构成了隔离腔3的表面的一部分。因此在本发明的一个优选实施例中，隧穿电流在所述第一电极1和第二电极2之间流动，至少部分地穿过充有气体或抽真空的隔离腔3。
在本发明的另一个有利的实施例中，在所述第一电极1和第二电极2之间流动的任何电流均隧穿所述充有气体或抽真空的隔离腔3。这样可保证两个电极之间的电连接完全通过隔离腔3建立。即便当第一电极1和第二电极2之间相对隔离腔3串联设置了另一个介电层，该层不会由于隧道电流而自由递降，也不会对所述隧道触点的功能造成影响，因为充有气体或抽真空的隔离腔3作为无递降壁垒已经将两个电极隔离开来。
在本发明的另一个有利的实施例中，所述的隧道触点被集成在一个可重写的永久性半导体存储器内。因此能够以有利的方式大大延长所述半导体存储器的寿命，其寿命大大长于迄今为止的106次写、擦过程。
在本发明的另一个有利的实施例中，一个存储器10的存储器电极11可经所述隧道触点充电和/或放电。因此所述隧道触点的有利性能可以集成在目前的制造非易失性半导体存储器的已有技术中。
在本发明的另一个有利的实施例中，所述存储器10涉及的是一种EPROM类型的存储器，例如EAROM，EEPROM，EPROM，闪存EPROM或OTPROM。
在本发明的另一个有利的实施例中，在所述第一电极1和隔离腔3之间设置一个第一附加隧道层4和/或在所述第二电极2和隔离腔3之间设置一个第二附加隧道层5。所述附加隧道层4和5涉及的例如是电极1和2的保护层，它可以用一种氧化层制成。所述第一附加隧道层4或者所述第二附加隧道层5不会降低无递降隧道触点的有利特性，因为即便所述第一附加隧道层4或者第二附加隧道层5由于递降效应而导电，则作为无递降隧道壁垒的隔离腔3还是可以将第一电极1与第二电极2绝缘。
在本发明的另一个有利的实施例中，所述第一电极1具有一个第一区域6和/或所述第二电极2具有一个第二区域7，所述第一区域6或者第二区域7的任务是，使第一电极1和第二电极2之间的隧道电流优选穿过所述第一区域6或第二区域7传输。从电动力学中可知，电流会优先从尖端、折角和棱边处导出，因为此处具有较强的电场梯度。所以此处利用了该效应，使所述第一电极1和第二电极2之间的隧道电流优选穿过第一区域6或者第二区域7传输。此外还由于用较低的电压驱动隧道过渡，对存储器外部结构产生了有利的影响，从而使产生相应较低电压的器件更加紧凑。
本发明所述隧道触点的制造方法具有以下步骤：制造一个第一电极1，制造一个第二电极2，在所述第一电极1和第二电极2之间构成一个充有气体或抽真空的隔离腔3。
所述方法的一种有利构成是，隧道触点是在一种EPROM类型的存储器内构成的，所述存储器例如是EAROM，EEPROM，EPROM，闪存EPROM或OTPROM。
所述方法的另一种有利构成是，在所述第一电极1和隔离腔3之间设置一个第一附加隧道层4和/或在所述第二电极2和隔离腔3之间设置一个第二附加隧道层5。所述附加隧道层4和5的作用是作为电极1和2的保护层。
本发明所述方法的另一种有利构成是，所述第一电极1具有一个第一区域6和/或所述第二电极2具有一个第二区域7，其构成方式是在该装置的工作中，隧道电流优选穿过所述第一区域6或第二区域7流动。
附图说明
下面对照附图所示实施例对本发明作进一步的说明。
图1表示本发明所述隧道触点的一个实施例，它对应于本发明所述方法的第一实施例；
图2表示本发明所述隧道触点的另一个实施例，它对应于本发明所述方法的第二实施例；
图3表示隧道触点的另一个实施例，它对应于本发明所述方法的第三实施例；
图4表示已有技术中的一种EPROM类型存储器单元的实施例；
图5表示本发明所述的一种EPROM类型存储器单元的实施例；
图6表示本发明所述的另一种EPROM类型存储器单元的实施例；
图7a-e表示根据本发明所述方法制造一种具有隧道触点的EPROM类型存储器单元的实施例；
图8a-d表示另一个根据本发明所述方法制造一种具有隧道触点的EPROM类型存储器单元的实施例。
在附图中，相同或功能相同的元件具有相同的标号。
实施例详细描述
图1表示本发明的第一个实施例。图中所示的隧道触点具有一个第一电极1和一个第二电极2以及一个隔离腔3。所述第一电极1和第二电极2可以采用不同的材料制成，例如金属、半导体、硅化物或氮化物。例如可以使用钛、钨、钽、钼、硅、多晶硅、掺杂的硅、硅化钨、氮化钨。硅化钛、氮化钛以及所述材料的其他组合。所述隔离腔3位于所述第一电极1和第二电极2之间，它例如充有气体或者抽真空。所述隔离腔3内充的气体优选采用惰性气体，例如氮气或者氩气。也可采用封闭隔离腔3或制造第二电极2时释放出的尾气，例如磷、硼、氢和/或氧，将其置于隔离腔3内。所述第一电极1和第二电极2的布置方式是，隧道电流能够穿过所述隔离腔3流动。
在图2中表示的是本发明所述隧道触点的另一个实施例，它和图1所示实施例的区别是增加了一个第一附加隧道层4或第二附加隧道层5。其中所述两个附加隧道层例如可以是自然生成或者工艺生成的介电层，它可通过第一电极1或者第二电极2的氧化产生。所述附加隧道层4和5也可以采用淀积的介电层，例如采用CVD方法(化学蒸气淀积法)制造。
图3表示的是本发明所述隧道触点的另一个实施例，它和图1所示方案的区别是增加了一个第一区域6或一个第二区域7。所述第一区域6或第二区域7的特性是，使所述隧道壁垒的厚度在局部变薄，并且通过该方式使隧道电流集中在这个隧道壁垒区域内，因为隧道电流的电流强度与隧道壁垒的厚度成指数关系。此外所述第一区域6或第二区域7的特性是，通过其几何形状对电场进行局部修正，使得优先从尖端、折角和棱边引出的隧道电流优选通过所述第一区域6或第二区域7流动。通过这种方案可以使处在所述第一电极1和第二电极2之间的隧道电流有针对性地集中在所述第一区域6或第二区域7内，而该电流通常则是在电极之间的任意一个位置上流动。
图4中表示的是一个EPROM类型的存储器单元的原理结构图，它公开在已有技术中。所述存储器单元10由一个源区13和一个漏区14，两者通过沟道15相连。在沟道上方设置了一层栅极氧化物16，它将沟道15与存储器电极11绝缘。在所述存储器电极11上部设置一层第二栅极氧化物20，它将位于所述第二栅极氧化物20上部的栅电极12与存储器电极11绝缘。此外所述多层栅极由绝缘层21所包围。所述栅电极12与存储器电极11和沟道15构成了一个电容性分压器。如果处在栅电极12上有一个相对于基片28的正向电压，则当电场强度足够大时，电子将从沟道15隧穿到存储器电极11上，并且对后者充以负电荷。因为存储器电极11不仅通过栅极氧化物16，而且通过第二层栅极氧化物20绝缘层21完全绝缘，所以负电荷在电源供应停止后还将保持在存储器电极11上。通过存储在所述存储器电极11上的电荷，可使晶体管26的起始电压偏移，使得存储器电极11的充电状态以及存储器单元10内存储的值能够读出。为了清除存储器单元10，要在栅电极12上施加一个负电压，在源区13上施加一个正电压。因为仅在源区13上施加最高的正电压，所以电子优先从存储器电极11流向与源区13最接近的位置。隧道电流通过所施加的电压以及存储器电极11的几何形状集中在折角或棱边区域内，因为所述存储器电极在源区13附近构成了折角或棱边。因此在该区域内将出现栅氧化物的最大递降。
为了读取存储器单元10，例如在源区13施加一个第一电压，在栅电极上施加一个第二电压。如果在存储器电极上没有附加的电荷，则晶体管导通，电流从源区13流向漏区14，该电流由读取放大器计数，并且重建存储器单元的存储状态。如果在存储器电极11上有附加电荷，例如通过在存储器电极11上进行的写过程产生的电荷，则由栅电极12的电压产生的有效电场通过处在存储器电极11上的电荷而受到削弱，使晶体管保持截止。在这种情况下，没有电流从源区13流向漏区14。
图5表示的是本发明所述隧道触点集成在一个EPROM类型的存储器单元内。所述存储器单元由一个源区13和一个漏区14构成，两者之间通过沟道15相连。在该实施例中，在沟道15的上部并没有栅极氧化物，而是隔离腔3的第一层构造17。在所述隔离腔3的第一层构造17的上部是存储器电极11，它通过位于其上面的第二层栅极氧化物20与栅电极12实现绝缘，后者设置在栅极氧化物20上部。此外该构造还被一层绝缘层21所包围。所述沟道15涉及的例如是一种少量p掺杂的单晶硅。所述源区13和漏区14例如由一种大量n掺杂的硅制成，可以通过注入法产生。在该实施例中，所述存储器电极11例如由高掺杂的多晶硅制成。第二层栅极氧化物20在该实施例中例如由氧化硅制成，栅电极12例如由高掺杂多晶硅制成。所述包围整个装置的绝缘层21例如由未掺杂的硅玻璃或者硼磷硅玻璃(BPSG)构成。所述隔离腔3的第一层构造17例如是一种充有气体的隔离腔3，它将存储器电极11与源区13、漏区14和沟道15绝缘。其中可在隔离腔3的第一层构造17中用惰性气体填充，例如氩气、氮气、氦气等。也可以使用加工隔离腔3的第一层构造17过程中所使用的气体尾气和气体混合物，它包含在隔离腔3内。同样也可使用处在隔离腔3内的在制造绝缘层21时使用的剩余气体，例如氧气或硅烷。
图6表示的是本发明所述隧道触点集成在EPROM类型存储器单元10内的另一种情况。和图5的区别是，隔离腔3并没有位于整个存储器电极11的下部，而是优选处在擦写存储器单元10时非常强烈地受到作用的区域内，即在已有技术中公知的存储器单元中通常所述栅极氧化物16是首先受到损坏。本发明为了防止所述栅极氧化物16损坏，在源区13和存储器电极11之间设置出隔离腔3的一个左侧构造18。在沟道15和存储器电极11之间还有栅极氧化物16，它在漏区14和存储器电极11之间提供了附加的绝缘。这种构造的优点是，由于所作用的电压在源区13和存储器电极之间的差别最大，所以电子优先从存储器电极11隧穿过隔离腔3的左侧构造18进入源区13。隧道电流的定位还额外通过电场的几何形状得到支持，所述形状是在存储器电极11的折角或棱边处构成的。因此所述栅极氧化物16可长时间保持在沟道上面以及存储器电极11和漏区14之间，因为它不会通过隧道电流受到损坏。
图7a表示的例如是一种少量p掺杂的基片28。在该基片28上首先构成一个多层结构，基于该结构可通过构图产生出多层栅极。该多层结构以一个介电层开始，它例如可通过基片28的氧化制成，并且用该层通过随后的构图产生出栅极氧化物16。在它上面构成一个导电层，由该导电层产生出随后的存储器电极11。所述存储器电极11例如由高掺杂多晶硅制成。在其上面布置一个全表面介电层，由该层制出所述第二层栅极氧化物20。所述栅极氧化物20例如可以通过TEOS淀积法(正硅酸四乙酯)构成，但是也可以通过一种热氧化下面的存储器电极11构成。在其上面构成一个导电层，由该层制出所述栅电极12。所述栅电极12例如可以用掺杂的多晶硅层构成。最后构成一层覆盖层22，它例如由氮化物组成，并采用CVD淀积工艺构成。
图7b表示所构成的各层借助于通常的照相光刻技术和蚀刻技术实现多层栅极构图。其中只对上面的4层进行构图，保留构成所述栅极氧化物16的层构造。在该时刻可以选择进行LDD(少掺杂漏极)注入法。
如图7c所示，随后构成一个隔离片23，它例如由氮化物组成。所述隔离片23的作用是，对随后的源区13和漏区14的注入进行掩模。
图7d表示随后相对于硅和氮化硅通过腐蚀选择性除掉栅极氧化物16。因为腐蚀是一种各向同性的腐蚀，所以部分地腐蚀掉所述多层栅极。为了栅极氧化物16的腐蚀，例如可以采用一种湿法化学腐蚀，它含有缓冲流态酸(HF)
在图7e中表示的是除掉了覆盖层22和隔离片23，它们两者在该实施例中均由氮化物组成。除掉的方法例如可采用湿法化学腐蚀进行，选择性地相对于氧化物和硅腐蚀掉氮化物，随后淀积出一层介电层27，它具有较差的边缘覆盖。通过该构造可形成隔离腔3的左侧构造18和隔离腔3的右侧构造19。所述介电层27例如可以由氧化物组成。
作为所述具有较差边缘覆盖的介电层27的淀积方法采用TEOS(正硅酸四乙酯)时，由于其良好的边缘覆盖性，所以并不合适，较差的边缘覆盖例如可采用PECVD(等离子增强型CVD)或者LTO(低温氧化物)实现。目前最合适的是硅烷氧化物，它具有较差的边缘覆盖性，并且可在大约1000hPa和大约430℃的温度下实施。
所述EPROM类型的存储器单元10的进一步加工工艺可按照已有技术进行。其中要在源区13、漏区14和栅电极12之间建立电连接。
图8a表示的是另一种EPROM类型存储器单元10的制造方法，其中构成了本发明所述隧道触点。这里也是首先准备一个基片，它例如是一种少量p掺杂的硅基片。在该基片上构成一个多层结构，该多层结构以一个介电层开始，它将构成所述栅极氧化物16。为此要对所述基片例如进行热氧化。在所述介电层上淀积出一个导电层，由该导电层产生出存储器电极11。所述存储器电极11例如由高掺杂多晶硅制成。在其上面制出所述第二层栅极氧化物20。所述栅极氧化物20例如可以通过TEOS淀积法由氧化硅构成，由该层可制出存储器电极11。在其上面淀积出另一个导电层，由该层制出所述栅电极12。该层例如可以用掺杂的多晶硅制成。最后淀积出一层覆盖层22，该覆盖层22例如由氮化硅组成，并采用CVD淀积工艺制成。随后采用照相光刻步骤定义出多层栅极，并且通过相应的蚀刻步骤进行构图。其中首先要保留栅极氧化物16，它的作用是作为选择性LDD注入的分散氧化物。随后首先构成隔离片23，它布置在多层栅极的侧面，例如由氮化物组成。还额外构成一个消耗隔离片24，它在本实施例中由氧化物组成，并且布置在多层栅极侧面，隔离片23的旁边。
图8b表示构成了一个外隔离片25，它布置在多层栅极侧面，消耗隔离片24的旁边，它在本实施例中由多晶硅组成。通过3个隔离片23、24和25的掩模可以进行源区13和漏区14的注入。其中外隔离片25在本实施例中由多晶硅组成，它同样是掺杂的。
如图8c所示，通过腐蚀将在本实施例中由氧化硅组成的消耗隔离片24除掉。所述腐蚀优选是一种各向异性腐蚀。其中的氧化腐蚀要持续进行，直到将存储器电极11部分地腐蚀。随后除掉覆盖层22和隔离片23，这两者在本实施例中是由氮化物组成的。所以例如可采用一种选择性的氮化物腐蚀方法。
图8d表示构成一个介电层27。该介电层27具有较差的边缘覆盖，所以多层栅极的棱边上以及存储器电极11的下面构成了隔离腔3的左侧构造18和隔离腔3的右侧构造19。在该实施例中，所述存储器电极11具有一个第二区域7，它在图中是一个棱边。该棱边通过其几何形状在施加电压的情况下构成了一个很强的发散电场，使得存储器电极11和源区13之间的隧道电流优先通过第二区域7流动。外隔离片25在存储器单元10编程或删除的过程中对电场分布的影响方式是，隧道电流主要通过构成了所述第二区域7的存储器电极的折角或棱边流动。因此可以放弃在源区13和漏区14上的下部扩散，该扩散会不必要地缩短沟道。
其他制造本发明所述存储器单元时的处理工艺已经公开在已有技术中。
Claims (11)
1.隧道触点，具有一个第一电极(1)和一个第二电极(2)以及一个隔离腔(3)，本发明的特征在于，在位于所述第一电极(1)和第二电极(2)之间的所述隔离腔(3)内有气体或真空。
2.如权利要求1所述的沟道触点，其特征在于，所述第一电极(1)和第二电极(2)之间的电流至少部分地隧穿所述气体或真空。
3.如权利要求1所述的沟道触点，其特征在于，在所述第一电极(1)和第二电极(2)之间流动的电流全部隧穿所述气体或真空。
4.如权利要求1至3中任何一项所述的沟道触点，其特征在于，一个存储器(10)的存储器电极(11)可经所述隧道触点充电和/或放电。
5.如权利要求4所述的沟道触点，其特征在于，所述存储器(10)涉及的是一种EPROM类型的存储器，例如EAROM，EEPROM，EPROM，闪存EPROM或OTPROM。
6.如权利要求1至5中任何一项所述的沟道触点，其特征在于，在所述第一电极(1)和隔离腔(3)之间设置一个第一附加隧道层(4)和/或在所述第二电极(2)和隔离腔(3)之间设置一个第二附加隧道层(5)。
7.如权利要求1至6中任何一项所述的沟道触点，其特征在于，所述第一电极(1)具有一个第一区域(6)和/或所述第二电极(2)具有一个第二区域(7)，隧道电流优选穿过所述第一区域(6)或第二区域(7)传输。
8.隧道触点的制造方法，具有以下步骤：
—制造一个第一电极(1)，
—制造一个第二电极(2)，
本发明的特征在于，在所述第一电极(1)和第二电极(2)之间构成一个充有气体或抽真空的隔离腔(3)。
9.如权利要求8所述的方法，其特征在于，所述隧道触点是在一种EPROM类型的存储器内构成的，所述存储器例如是EAROM，EEPROM，EPROM，闪存EPROM或OTPROM。
10.如权利要求8或9所述的方法，其特征在于，在所述第一电极(1)和隔离腔(3)之间设置一个第一附加隧道层(4)和/或在所述第二电极(2)和隔离腔(3)之间设置一个第二附加隧道层(5)。
11.如权利要求8至10中任何一项所述的方法，其特征在于，所述第一电极(1)具有一个第一区域(6)和/或所述第二电极(2)具有一个第二区域(7)，其构成方式是在该装置的工作中，隧道电流优选穿过所述第一区域(6)或第二区域(7)流动。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19930531.5 | 1999-07-01 | ||
| DE19930531A DE19930531C2 (de) | 1999-07-01 | 1999-07-01 | Tunnelkontakt und Verfahren zu seiner Herstellung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1359540A true CN1359540A (zh) | 2002-07-17 |
| CN1177372C CN1177372C (zh) | 2004-11-24 |
Family
ID=7913412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008098778A Expired - Fee Related CN1177372C (zh) | 1999-07-01 | 2000-06-23 | 非易失性存储器单元及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6617605B2 (zh) |
| EP (1) | EP1192667A1 (zh) |
| CN (1) | CN1177372C (zh) |
| DE (1) | DE19930531C2 (zh) |
| WO (1) | WO2001003197A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101375373B (zh) * | 2005-12-15 | 2010-06-16 | Nxp股份有限公司 | 隧道绝缘层中具有间隙的非易失性存储器件及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10238784A1 (de) * | 2002-08-23 | 2004-03-11 | Infineon Technologies Ag | Nichtflüchtiges Halbleiterspeicherelement sowie zugehöriges Herstellungs- und Ansteuerverfahren |
| US20070212832A1 (en) * | 2006-03-08 | 2007-09-13 | Freescale Semiconductor Inc. | Method for making a multibit transistor |
| WO2009017871A1 (en) * | 2007-07-27 | 2009-02-05 | Rambus Inc. | Non-volatile memory device with reduced write-erase cycle time |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486769A (en) * | 1979-01-24 | 1984-12-04 | Xicor, Inc. | Dense nonvolatile electrically-alterable memory device with substrate coupling electrode |
| DE3588114T2 (de) * | 1984-04-19 | 1997-02-06 | Hitachi Ltd | Supraleitende Anordnung |
| EP0667645A1 (en) * | 1984-11-05 | 1995-08-16 | Hitachi, Ltd. | Superconducting device |
| US4843446A (en) * | 1986-02-27 | 1989-06-27 | Hitachi, Ltd. | Superconducting photodetector |
| US5844842A (en) | 1989-02-06 | 1998-12-01 | Hitachi, Ltd. | Nonvolatile semiconductor memory device |
| DE69232950T2 (de) | 1991-11-20 | 2003-08-28 | Fujitsu Ltd., Kawasaki | Halbleiterspeichervorrichtung |
| JP2924604B2 (ja) * | 1993-10-14 | 1999-07-26 | 富士電機株式会社 | 記憶装置 |
| JP3450438B2 (ja) * | 1994-06-30 | 2003-09-22 | 株式会社東芝 | 半導体装置 |
-
1999
- 1999-07-01 DE DE19930531A patent/DE19930531C2/de not_active Expired - Fee Related
-
2000
- 2000-06-23 EP EP00952863A patent/EP1192667A1/de not_active Withdrawn
- 2000-06-23 WO PCT/DE2000/002034 patent/WO2001003197A1/de active Application Filing
- 2000-06-23 CN CNB008098778A patent/CN1177372C/zh not_active Expired - Fee Related
-
2002
- 2002-01-02 US US10/040,137 patent/US6617605B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101375373B (zh) * | 2005-12-15 | 2010-06-16 | Nxp股份有限公司 | 隧道绝缘层中具有间隙的非易失性存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6617605B2 (en) | 2003-09-09 |
| US20020089886A1 (en) | 2002-07-11 |
| DE19930531A1 (de) | 2001-03-01 |
| EP1192667A1 (de) | 2002-04-03 |
| WO2001003197A1 (de) | 2001-01-11 |
| CN1177372C (zh) | 2004-11-24 |
| DE19930531C2 (de) | 2001-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100485941C (zh) | 可程式化非挥发性记忆体及其形成方法 | |
| US7615446B2 (en) | Charge trap flash memory device, fabrication method thereof, and write/read operation control method thereof | |
| CN1917234A (zh) | 快闪存储器的低介电系数侧壁子结构 | |
| US7923335B2 (en) | Non-volatile memory device and manufacturing method thereof | |
| CN1909251A (zh) | 有着一ono上介电层的非易失性存储器半导体元件 | |
| US6458677B1 (en) | Process for fabricating an ONO structure | |
| CN101438392A (zh) | 非易失纳米晶体存储器及其方法 | |
| CN101421827A (zh) | 具有纳米柱的半导体器件及其方法 | |
| KR100949231B1 (ko) | 불휘발성 반도체 메모리 장치 및 그 제조 방법 | |
| CN101496152A (zh) | 包括不连续存储元件的电子器件 | |
| US6734055B1 (en) | Multi-level (4 state/2-bit) stacked gate flash memory cell | |
| CN1832147A (zh) | 制造快闪存储器的方法 | |
| TW201214677A (en) | EEPROM cell | |
| US6744105B1 (en) | Memory array having shallow bit line with silicide contact portion and method of formation | |
| CN1653621A (zh) | 耦合率增大的浮栅存储单元 | |
| CN101207024B (zh) | 半导体存储器及其形成方法 | |
| CN100561690C (zh) | 非挥发性半导体存储器及其制作方法 | |
| CN1177372C (zh) | 非易失性存储器单元及其制造方法 | |
| CN101814322A (zh) | 非挥发性记忆胞的操作方法及运用该方法的记忆体装置 | |
| US6008517A (en) | High density and low power flash memories with a high capacitive-coupling ratio | |
| CN102810541B (zh) | 一种存储器及其制造方法 | |
| US20080042191A1 (en) | Non-volatile memory device and method of fabricating the same | |
| US8330207B2 (en) | Flash memory device including multilayer tunnel insulator and method of fabricating the same | |
| US7498222B1 (en) | Enhanced etching of a high dielectric constant layer | |
| TW201214559A (en) | Dielectric stack |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041124 Termination date: 20160623 |