NL8005506A

NL8005506A - Inrichting voor het uitvoeren van een matnematische operatie en enkele toepassingen van deze inrichting.

Info

Publication number: NL8005506A
Application number: NL8005506A
Authority: NL
Original assignee: Philips Nv
Priority date: 1980-10-06
Filing date: 1980-10-06
Publication date: 1982-05-03
Also published as: US4513388A; JPS64739B2; GB2087608B; JPS5793474A; DE3138833A1; FR2491652B1; GB2087608A; FR2491652A1

Description

ί· ΐ FHN 9859 1

N.V. PHILIPS' GLOEILAMPENFABRIEKEN TE EINDHOVEN

"Inrichting voor het uitvoeren van een mathematische operatie en enkele toepassingen van deze inrichting".

ACHTERGROND VAN DE UITVINDING

De uitvinding betreft een inrichting voor het uitvoeren van een mathematische operatie langs elektronische weg, welke mathematische operatie uitvoerbaar is qp ten hoogste drie digitale variabelen, waarvan 5 er twee, elk m-bits groot, de ingangssignalen (A en B) voorstellen, en een derde, (n+1) -bits groot (n^ 0) als gewichtsfactor fungeert, waarbij de mathematische operatie, uitgevoerd op deze genoemde digitale variabelen, van de vorm K.A+(1-K) ,B is, en waarbij het resultaat Z=K.A+(1-K)B het digitale uitgangssignaal voorstelt, welk genoemd uitgangssignaal 10 ontstaat door de mathematische operatie bitsgewijs uit te voeren en waarbij per bitcoëfficient van A(a^) of B(bj) en K(k^) een deeluitgangssig- naal van de vorm Z. .=k.a. + (i-k.)b. wordt verkregen.

13 i 3 i 3

Het is bekend cm langs elektronische weg mathematische operaties zoals optellen en vermenigvuldigen te realiseren. Wanneer een cciribi-15 natie van twee of meerdere mathematische operaties moet worden uitgevoerd is het bekend deze operaties in de tijd na, elkaar uit te voeren en gebruik te maken van voor elke operatie specifiek bestemde middelen. Zo is het gebruikelijk om bijvoorbeeld bij recursieve digitale filters waar een operatie aan de aard Y (n)=^Q a^x (n-i) b^y (n-i) dient te worden ge-20 realiseerd, eerst de operatie vermenigvuldigen uit te voeren, en daarna de operaties optellen en aftrekken. Hiervoor zijn dan elementen als vermenigvuldigers en optellers nodig. Een dergelijke opzet voor een recursief digitaal filter staat beschreven op de pagina's 40 t/m 46 en op pagina 306 van het boek "Theory and application of digital signal pro-25 cessing" van L.R. Rabiner en B. Gold uitgegeven bij Prentice Hall Ine Englewood Cliffs, New Yersey.

Door het in de tijd na elkaar uitvoeren van de verschillende mathematische operaties is de benodigde bewerkingstijd bepaald door de som van de afzonderlijke bewerkingstijden. Bovendien is het voor de operaties 30 gebruiken van afzonderlijke elementen een inefficiënte wijze van werken en kostbaar. Opgemerkt zij dat het natuurlijk onmogelijk is om met behulp van de geprogrammeerde processoreenheden, dezelfde 80 05 50 6 PHN 9859 2 r «

r I

eenheid daartoe aangestuurd door zijn programma voor meerdere operaties te gebruiken, maar dat vraagt in het algemeen ook een langere bewerkings-tijd. Een lange bewerkingstijd kan in bepaalde toepassingen hinderlijk zijn. Dit is bijvoorbeeld het geval bij digitale video signaal proces-5 sing, waar frequenties in de orde van 35 MHz gebruikelijk zijn. Een circuit dat bij zo'n frequentie operationeel is, biedt dan ook in dit gebied een oplossing.

Het doel van de uitvinding is om een nieuwe weg aan te geven voor het uitvoeren van mathematische operaties, waarbij in het bijzonder een 10 aantal operaties gelijktijdig uitvoerbaar zijn.

Verder stelt de uitvinding zich ten doel deze mathematische operaties met minder elementen, sneller en eenvoudiger te realiseren.

Daartoe heeft de in de aanhef genoemde inrichting het kenmerk dat genoemd deeluitgang-signaal door één circuit (Y) binnen één 15 periode wordt gevormd, dat alle elektronische circuits welke de deeluitgangsignalen voor de verschillende bits van A, B en K vormen als matrix-ëlementen Y.. van een (n+1) bij m matrix worden gerangschikt, en waarbij voor de gewichtsfaktor K, de bitwaarde van de coëfficiënt van de nulde orde bit (KQ), rechtstreeks aan alle genoemde elementen 20 (Υ^) uit één van de rijen (of kolortmen) van de matrix' wordt aange boden, en dat de bitwaarde van de overige bitorde coëfficiënten van K, elk via een logische poort met alle elementen uit één rij (of één kolom) van de matrix, verbonden zijn, waarbij elke genoemde overige bitordecoëfficient met een eerste ingang van één logische poort ver-25 tonden is, en waarbij de genoemde nulde orde coëfficiënt van K verder met een tweede ingang van elke logische poort verbonden is, om zodoende een realisatie van de vorm K = (KiVKo)2_1 + (K2 V Ko) 2~2 +...........+ (I^VK0) 2~n + Kö2'n (waarin V staat voor het mathematische "OF") voor de variabele K te ver- 30 krijgen, en dat verder de deeluitgangsignalen (Zi .) van elk circuit (Y)

^J

verbonden zijn met fulladders die ervoor dienen om alle genoemde deeluitgangsignalen , voor het verkrijgen van het uitgangsignaal (Z), met elkaar te sommeren.

Op deze manier wordt zo'n genoemde universele bouwsteen gere-35 aliseerd. De operaties vermenigvuldigen, inverteren en optellen worden met behulp van één zo'n circuit Y uitgevoerd in één periode welke uit twee klokfasen bestaats Verder zijn er een aantal fulladders die de 80 05 50 6 * . * ·* EHN 9859 3 verschillende deeluitgangsignalen bij elkaar optellen en zo het uitgang-signaal bepalen. Deze full-adders werken met dezelfde logica en klok-fasen als de elemental Y. De inrichting volgens de uitvinding wordt bij voorkeur door één bouwsteen, ook wel chip genaarrd, gerealiseerd. Verder 5 is het mogelijk cm door gebruik van meerdere inrichtingen volgens de uitvinding, die bij voorkeur op een of meer chips aangebracht zijn, deze voor meerdere doeleinden te gebruiken.

De inrichting volgens de uitvinding biedt verder een gunstige oplossing bij het ontwerpen van een opteller voor ten hoogste twee 10 operanden doordat zij het kenmerk heeft dat door genoemde gewichts- _ voor deze operatie optellen factor K aan beide ingangsignalen een zeirae gewicht^Aworat toegekend.

Dit wordt eenvoudig gerealiseerd door bijvoorbeeld de gewichtsfactor K

op een vaste waarde te blokkeren.

De inrichting volgens de uitvinding biedt verder een gunstige 15 oplossing bij het ontwerpen van een opteller voor meer dan twee operanden, doordat zij het kenmerk heeft dat er meerdere van genoemde inrichtingen worden gebruikt on een som van meer dan twee ingangsignalen te verkrijgen, en dat voor de gewichtsfaktor aan alle genoemde meerdere inrichtingen dezelfde waarde wordt toegekend Pit- cadat het kombineren net 20 elkaar van meerdere inrichtingen eenvoudig is.

De inrichting volgens de uitvinding biedt verder een gunstige oplossing bij het ontwerpen van een m bij n bits vermenigvuldiger, doordat tenminste één van de ingangsignalen gelijk aan nul wordt gesteld én waarbij zodoende genoemd , uitgangsignaal van de vorm Z = KA. of 25 z = (1-K) B is.-

De gewichtsfaktor K vervult hier dan de rol van vermenigvuldiger en A of B die van vermenigvuldigtal.

De inrichting volgens de uitvinding biedt ook een gunstige oplossing bij het ontwerpen van een (m-r) bij (n+lr)-bits vermenigvuldiger 30 doordat tenminste één van de ingangsignalen gelijk aan nul wordt gesteld, en dat er meerdere van genoemde inrichtingen worden gebruikt,, en dat van het m-bits grote ingangsignaal dat aan een eerste genoemde inrichting wordt aangeboden een fraktie namelijk de r (r £ IfJ) hoogste orde bits niet actief zijn, en dat de daarop in rangorde volgende r bits aan ten-35 minste één van de 1 verdere genoemde inrichitngen wordt aangeboden, en wel aan de r-hoogste orde bits van die genoemde inrichtingen, en dat het uitgangssignaal van genoemde eerste inrichting wordt opgeteld bij de som van de uitgangssignalen van genoemde 1 verdere inrichtingen.

80 05 50 6 PEN 9859 4

Dit is voordelig wanneer de verminigvuldiger uit een groot aantal bits is samengesteld en het vermenigvuldigtal uit een klein aantal bits is samengesteld.

De inrichting volgens de uitvinding biedt ook een gunstige _ hierbij 5 oplossing bi] het ontwerpen van een multiplexer doordat^ ae gewichtsfak- tor K, afwisselend zijn twee extreme waarde aanneemt/ en zodoende de ingangssignalen (A en B) afwisselend als uitgangssignaal afgeeft.

Dit is te gebruiken wanneer de ingangssignalen afkomstig zijn van een inrichting waarvan de operationele frequentie kleiner is dan die van 10 de inrichting volgens de uitvinding. Deze laatst genoemde inrichting werkt dan als het ware als een schakelaar.

De inrichting volgens de uitvinding biedt ook een gunstige oplossing bij het ontwerpen van een digitaal mixeer doordat er meerdere van genoemde inrichtingen worden gebruikt en dat de ingangssignalen 15 aan verschillende van genoemde inricbtngen worden aangeboden en dat de uitgangssignalen van genoemde verschillende inrichtingen bij elkaar worden opgeteld .

Dit biedt een oplossing wanneer een hogere resolutie nodig is, dan die met één inrichting te verkrijgen is.

20 De inrichting volgens de uitvinding biedt verder een gunstige hier oplossing bij het ontwerpen van een begrenzer doordat^ voor de gewichts-faktor K één bit voldoende is, en indien er meerdere aanwezig zijn, deze laatstgenoemde gelijk aan nul worden gesteld, en dat de waarde van de genoemde nulde orde bit wordt bepaald door de waarde van 25 ^ coé'fficienten van de meest significante bits van het ingangssignaal, en dat verder van genoemd ingangssignaal het tweede ingangssignaal volledig bepaald wordt door het eerste ingangssignaal.

Omdat de inrichting op eenvoudige wijze blokkeerbaar of doorlaatbaar kan warden gemaakt.

30 De inrichting volgens de uitvinding biedt verder een gunstige oplossing bij het ontwerpen van een recursief digitaal filter doordat het bepalen van een fractie van het in de tijd vertraagd uitgangssignaal en het optellen in één periode worden gedaan.

Dit omdat een recursie relatie eenvoudig met de inrichting is te verwe-35 zenlijken. Zo'n filter wordt bijvoorbeeld gebruikt bij digitale video processing als ruisonderdrukker.

Het is gunstig dat alle genoemde elementen Y, poorten (G), 80 05 50 6 ‘ 4 PEN 9859 5 full-adders (FA) verbindingen, zijn uitgevoerd volgens de techniek van de geïntegreerde schakeling.

Dit is een bruikbare techniek.

Het is gunstig dat alle genoemde elementen Y, poorten (G), 5 full-adders (FA) en verbindingen zijn uitgevoerd in NMQS-technologie.

Op deze manier werden er hardware componenten bespaard.

BESCHRIJVING VAN DE FIGUREN

De uitvinding zal door figuren nader worden toegelicht.

Fig. ia geeft een voorbeeld aan van een realisatie van een 10 deeluitgangssignaal langs elektronische weg,

Fig. 1b geeft het verloop van het kloksignaal voor het Y circuit aan.

Fig., 2a en 2b geven een realisatie aan van het uitgangssignaal Z = KA + (1-K) B, langs elektronische weg,

Fig. 3 geeft een voorbeeld van een opteller voor vier ingangs-15 signalen, welke van meerdere matrix-circuits gebruik maakt,

Fig. 4 geeft een voorbeeld van een realisatie van een (m-r) -bij (n+r) -bits vermenigvuldiger,

Fig. 5 geeft een voorbeeld van het gebruik van het matrix-circuit als multiplexer, 20 Fig. 6a en 6b geven voorbeelden aan van een digitale mixer, opgebouwd uit meerdere matrixcircuits en Fig.' 6c in tabelvorm het uitgangssignaal voor zo'n digitaal mixer,

Fig. 7a laat een begrenzer, die gebruik maakt van een matrix zien, en fig. 7b is een tabel die de opbouw van een "begrensd signaal" 25 aangeeft,

Fig. 8a geeft een voorbeeld van een ontwerp van een recursief filter met behulp van een matrixcircuit,

Fig. 8b geeft de grafiek van de overdrachtsfunctie H(fn) als 4 functie van de genormaliseerde frequentie f voor een digitaal filter 30 met variabele bandbreedtes

Fig. 9 geeft een tabel met de coëfficiënten en l-KjNE^, K. V K en K. V K .

X O X o BESCHRIJVING VAN DE VOORKEURSUITVOERING De Mathematiek 35 Door wiskundige manipulatie kan een matnematische expressie, in een dusdanige vorm worden omgewerkt dat deze functie op eenvoudige wijze elektronisch realiseerbaar is door een universele bouwsteen.

1-1 1-1

Zo kan de expressie Z = K q A + (T-K q ) B

80 05 50 6 * » * PHN 9859 6 2r of Z = KA + (1-K) B waarbij K = K'/q (2) = KA + IB waarbij L = 1-K (2’) met een digitale processor worden uitgewerkt. In deze expressie 2ijn A en B ingangsvariabelen die allebei m-bits groot zijn.

5 K is een gewichtsf actor. Verder is q = 2n, een positieve macht van twee (n£/N ) en 0 «ξ K' ^ q waarbij K' ^2

Er kunnen zich gevallen voordoen waar het noodzakelijk is één van o de beide uiterste waarden van K, zijnde K = 0 en K = 1 te gebruiken.

Dit is het geval wanneer één van de beide ingangsvariabelen A of B 10 het maximale gewicht ontvangt. Stel bijvoorbeeld dat ingangsvariabele A het maximale gewicht krijgt, dan moet K = 1 en is 1-K = 1-1 = 0, en is Z = 1 .A + 0.B = A. Als nu K een resolutie van 1/q heeft, is K=Kv 2° + K. 2~1 + K9 2~2 + K, 2 3...............+K 1 2~n+1 +Kn 2 15 dan zijn er (n+1) bits nodig voor alle waarden, inclusief de uitersten, te realiseren. De waarde K = 1 kan nu verkregen worden door de nulde orde bit KQ = 1 te stellen en alle overige K^ = 0, Dit geeft echter een inefficient gebruik van de meest significante bitwaarde zijnde 2°, die alleen in het geval K=1 gebruikt wordt en verder altijd nul is.

20 Een andere mogelijkheid cm K=1 te verkrijgen, en welke dit inefficient gebruikt niet heeft is K=(K,VK..)2_1 + (K-VK_) 2*"2 +........+ (K.VK ) 2_Π + K . 2~Ω (4)

Mo 2 o' ' n o o

Dit wordt verkregen door in betrekking (3) de meest significante bitwaarde K 2° te laten vallen en K 2 n, het produkt van K met de minst o o c o 25 significante bitwaarde, bij de overige termen op te tellen, en verder de overige bitwaarde, 2 1 met (K V K ) als coëfficiënt te vermenigvuldigen. Als nu de waarde K=1 nodig is, dan is KM . In dit geval worden de overige K^ waarden onderdrukt door de K waarde, dus K=1=K1 2_1 + K. 2~2 +.......+ K 2_n+1 + K 2~n + K 2“n ° -1 0 0 0 n o n 30 = 1 2 1 + 1 2 +.......+ 1 2 ' + 1 2 + 1 2"n

Als nu K ψ 1, dan is KQ = 0 en bijgevolg is K = K1 2~1 + K_ 2-2 +.......+ K 2_n + K 2™n of ingevuld 1 1 2 ~ n o = K 2" + K« 2 +.......+ K 2 12 n

De laatste tem Kq 2 kcrnt dus te vervallen aangezien KQ = O en alle 35 overige bitwaarde 2 1 worden met hun respektievelijke coëfficiënt K vermenigvuldigd. Door K op deze manier te schrijven is de bitwaarde 2° niet meer noodzakelijk en kan er toch de waarde K = 1 verkregen worden door een efficiënter gebruik van de overige bitwaarde 2 -1.

80 0 5 5 0 6 EHN 9859 7

Bij digitale representatie is het duidelijk dat K en (1-K) eikaars inverse zijn want K + (1-K) =1 of K = (1-K).

Bijgevolg is 1-K dan op analoge manier als K te schrijven lr= 1-K = (K1 V%) Γ1 + (Κ2 V %) 2 2 +.....+ (Κη V Κο)2"η+ϊΓ 2~n (5) 5 In Fig„ 9 staan de coëfficiënten K^ en 1-Ki = voor de beide schrijfwijzen van K (volgens uitdrukking (3) en (4)) afgeheeld.

Uit de tabel 1 is te zien dat als 1^ =0, de waarde van (¾ V 1¾)dezelfde is als waarde van K... Ms K . = 1 worden de waarden van de overige K i o i door de waarde van K^ onderdrukt en bijgevolg is de waarde van (KV V KQ) 10 =1 onafhankelijk van de waarde van K^. Een analoge redenering geldt voor L·.. en K.‘ V K- .

1 ï o

Zodoende is de functie Z = KA + (1-K) B bitsgewijs uit te schrijven als deelfuncties Y' .. = (Κ. V K ) a + (K_ V K ) b.', (13) '1 o' v 1 o' 3' waarbij K., de coëfficiënt van de i-de bit van K is en a., b. de 1C .. 1 3 3 10 coefficient van de j-de bit van A, B. De functie wordt dan geschreven in de vorm Z = Y ... . Daar nufb V K ) en (KV V K ) eikaars

binaire tegengestelde zijn is het duidelijk dat als (K^ VKQ) = "1" dan (K^ V KQ) = "O" en vice versa. Zodoende is het resultaat van zo'n y ±j . = Of (Κ V K0) a: Of (ϊΓνΊΓ) bj 20 DE ELEKTRONISCHE REALISATIE

Door de beschreven mathematische handelingen is de functie Z = KA + LB nu eenvoudig elektronisch te realiseren.

Een voorbeeld van een elektronische realisatie van een deelfunctie Y·... = (Κ. V K ) a. + (Κ. V K )bj die het deeluitgangssignaal

J» v J X U

25 γ ^ voorstelt is getoond in fig. if In dit voorbeeld is het circuit gerealiseerd door gebruik te maken van NMDS technologie. Het circuit bevat 10 transistoren, T1 t/m T10/ waarvan alleen T9 een depletion transistor is, en de overige transistoren zijn allen enhancement transistoren.

Verder stelt C een condensator voor en de getallen ¢, (2), (f), (f) en (5) knoopje 30 punten. Op de ingangen a,. en b^ wordt de waarde van de j - bit van de ingangssignalen A en B aangeboden. Het circuit ziet verder KQ of één van de coëfficiënten K., afhankelijk van de waarde van K , zoals beschreven bij de mathematiek. De waarde van de coëfficiënten van K zoals gezien door het circuit wordt met K^ in de figuur aangegeven. Aan een uitgang, 35 knooppunt (f) van dit circuit, Y-circuit genaamd, wordt dan het resultaat Y .. = K-. a. + K .. b. aangeboden, 13 01 3 01 3 v

Het circuit ontvangt twee kloksignalen φ^: (precharge) en 80 05 50 6 PHN 9859 8 * f * * (sampling). Het verloop van de kloksignalen is uitgebeeld in fig. 1b.

Verder wordt alleen de waarde K van een ingang van het circuit aange- _ 01 boden, de inverse waarde K :wordt door het circuit zelf gegenereerd . oi _ en wel op het knooppunt QA Het genereren van Si kan onder bepaalde 5 omstandigheden een spanningsverval veroorzaken. Op het knooppunt φbij -voorbeeld onmiddelijk na het opkomen van <§r.

Cm dit spanningsverval te compenseren wordt de bootstrap-condensator C ingeschakeld. Dit heeft tot gevolg dat het knooppunt naar een hogere potentiaal wordt opgetrokken. Het gebruik en de functie van 10 zo'n bootstrapcondensator wordt nader uitgelegd in de nog niet ter visie gelegde Nederlandse octrooiaanvrage No 800 35 19 (PHN 9780) van dezelfde aanvraagster. Als hoog is, in de precharge fase, worden de knooppunten φ en @ voorgeladen. Als φΛ hoog is, in de sampling fase, wordt er afhankelijk van de logische waarde van en de logische 15 waarde van a_. en b^ op het knooppunt @ het product (K^ a ) of (KQ^ bj) gevormd. Het circuit kan dus als het ware als een schakelaar worden beschouwd. (De inverse waarde is een gevolg van het gebruik van NMOS technologie). Daar φ. hoog is wordt het gevormde product op knooppunt φ geïnverteerd aan het knooppunt φ afgegeven. Aan het knooppunt(5)wordt 20 dus het resultaat Y = R . a . of Y = K . b. afgegeven. Door deze realisate is één uitgang voor de gevormde functie Y voldoende.

Een realisatie van z = KA + (1-K) B is in fig. 2a en b uitgebeeld. De Y's stellen de verschillende Y-circuits voor zoals beschreven bij fig. FA's stellen de full-adders voor, G1, G2, ....... Gn zijn 25 logische OF-poorten, en $^de kloksignalen. Zoals beschreven bij de mathematiek wordt deze functie gevormd door z = Y-.

1/3 ij n (m-1) _ = ^ (K.. V K ) a. + (K. V K· ) b. (6) £ r=o 3=0 ' i o' j v x o' j v ’ 30 Zo opgesteld kan dit beschouwd worden als een product van een m bij n+1 matrix met een (n+1) bij m matrix.

/ K00 K01 K02.....Kon\ /a0 a1 ----. am-1 \ /foo Κο£~Καη\ fh0 b1 •’Hb-iI

Koo Koi : I/ ®ο ,aK ; · Koo £ ' :'' ; j : : I : f · °1 1 : \ : * \ : : : / : \ : _ : : Koo K01........'”KJU.....Vi/'Ko— RJ\bo-~ Vi/ 80 0 5 50 6 PHN 9859 9

Op deze manier krijgt de schakeling voor het verkrijgen van de functie Z een matrix ophouw. Als het ware staat er dan in de rijen de

K. coëfficiënt van K en in de kolommen de coëfficiënten ai en b van A

ca. J 3 en_B. Fig. 2a laat deze opzet zien. Naar deze schakeling_%èl dan ook g verder verwezen worden onder de naam matrixcircuit. 611 ^

De elektronische realisatie vai de coëfficiënten (K^ v KQ) van K uit de formule (4) wordt verkregen door de OF-poorten G1, G2, ...,Gn.

Als nu KQ = 1 is het duidelijk dat de waarde "1" aan elteK^ -ingang van de Y-circuits wordt aangeboden.

10 Als nu Kq = 0 is het duidelijk dat aan alle Y-circuits uit de eerste rij de waarde "O" aan de Koi-ingang wordt aangeboden. Het toegevoegde element 2 n in formule (4) heeft in dit geval dus de waarde O.

De elementen Y uit de overige rijen ontvangen dan via de logische OF-poorten aan hun K .-ingang . De elementen Y ontvangen verder de ingang-15 signalen a^ en b\, telkens één bit van A en B per kolom. Het ligt voor de hand dat de rijen en de kolommen met elkaar verwisselbaar zijn.

De uitgang van elk Y-circuit is verbonden met een ingang van een full-adder, dit is in fig. 2b uitgebeeld. Voor de qp zichzelf bekende full-adders (FA) is dezelfde logica en technologie gebruikt als voor de 20 Y-circuits. De full-adders zijn op de bekende wijze met elkaar verbonden.

een

Som (signaal aan uitgang S van/full-adder) aan een ingang van een full-adder uit de daaropvolgende rij full-adders, maar wel in dezelfde kolom . Carry (signaal aan uitgang C van een full-adder) aan een ingang van een full-adder uit de daaropvolgende rij full-adders, 25 maar uit een volgende, bij een hogere bitorde van de ingangssignalen horende kolom. De delay elemental (DL) zijn bestemd voor de synchronisatie van de in-en uitgangssignalen van de verschillende full-adders met de klokpuls. Deze kloksignalen φΑ en <£ zijn per rij van full-adders om en om geïnverteerd, op deze manier kan het debiet van de datastroom ver-30 dubbeld worden. Daar φ en § eikaars inverse zijn, zal bij een dus-danige werkwijze de ene rij full-adders in de "sampling" fase zijn en de daaropvolgende rij fulladders in de "precharge" fase. Anders uitgedrukt, de genoemde daaropvolgende rij wordt "voorbereid", terwijl de genoemde rij wordt afgehandeld. In de volgende fase kan de genoemde daar-35 opvolgende rij dan af gehandeld worden. Zodoende worden de signalen aanzienlijk sneller verwerkt. Aan het einde van elke kolom full-adders wordt dan het uitgangssignaal Z bitsgewijs afgegeven. De full-adders .

80 05 50 6 f- » EHN 9859 *10 realiseren dus de sormatié over alle bits i van K en j van A en B sralg vermeld in uitdrukking (6).

TOEPASSINGEN

Het matrixcircuit kan voor vele doeleinden worden gebruikt.

5 Hieronder wordt ter illustratie een niet uitputtende rij van mogelijkheden gegeven, waarin een of meerdere matrixcircuits worden gebruikt.

1) Een zeer voor de hand liggende toepassing is namelijk het

matrix-circuit te gebruiken als een m bij m bits opteller. Hierbij dient te worden opgemerkt dat de ingangssignalen A en B niet noodzake-10 lijk uit eenzelfde aantal bits moeten bestaan, mdien ze echter een verschillend aantal bits hebben, dan kan door toevoeging van geschikte bitwaarde coëfficiënten aan het ingangssignaal met het minste aantal bits, toch signalen bestaande uit eenzelfde aantal bits aan het matrix circuit worden aangeboden. In dat geval is de te realiseren functie 15 Z = ¼ A + ½ B of Z' = 2Z = A + B

want en het binaire stelsel eenvoudig overeenkomt met één orde hoger te gaan (vgl in het tiendelig stelsel het kcmnaverschuiven).

'De waarde K = %enL = 1-K = % wordt verkregen door = 1 te stellen (tweede rij uit fig. 2a) alle overige IL. = 0. In de uitdrukking (4) 20 voor K ingevuld levert dit dan K= (L VK ' 2~1 + (LVRJ 2-2+ _____ + (K V KJ 2~n + K . 2_n 1 1 o ? 2 σ ' o o' o K = 1.2~ + 0.2 * + ........0.2 + 0.2~n = ½

In de uitdrukking (5) voor L = 1-K levert dit dan 25 L = (K, VK.) 2“1 + (K0 V K J 2 2 +.....+ (K V K') 2_Π + ΪΓ · 2~n 1- o « 2 cr ° o' o = 0.2 1 + 1.2 +.......+ 1.2~n + 1.2 = ½

Door gebruik te maken van meerdere matrixcircuits is het mogelijk om meerdere ingangssignalen bij elkaar op te tellen. Fig. 3 geeft 30 een voorbeeld van hoe vier uitgangssignalen A, B, C en D bij elkaar worden opgeteld door gebruik te maken van drie matrixcircuits (M1, M2 en M3). Analoog aan het geval hiervoor beschreven bij het gebruik van één matrixcircuit is ook hier gekozen voor = ½

Het uitgangssignaal van M1 is dan 35 Z1 = \A + %B

Het uitgangssignaal van M2 is dan z2 = hC + %D

80 05 50 6

‘ * Λ A

EHN 9859 11

Het uitgangssignaal van M3 is dan ----- Z » 1/4A + 1/4 B + 1/4 C + 1/4 D 4Z = A+B+C+D In dit geval wordt dan 2 orden hoger gegaan.

. 5 - 2) Het natrixcircuit kan ook als een m bij n-bits vermenigvuldiger gebruikt worden. Dit wordt verkregen door één van beide ingangssignalen hetzij Α, hetzij B gelijk aan nul te stellen.

De te realiseren functie is dan of Z = KA of Z = (1-K) B

10 Het is verder ook mogelijk om door gebruik van meerdere matrixcircuits een (m-r) bij (n+lr) bits vermenigvuldiger te verkrijgen. Dit betekent dat de reductie van het aantal bits van het ingangssignaal, namelijk van m-bits naar (m-r)-bits, ten goede karnt aan een vermeerdering van het aantal bits van de gewichtsfactor K, en wel met een veelvoud 1, van het 15 aantal bits r, waarmee het uitgangssignaal gereduceerd werd.

Fig. 4 geeft een voorbeeld van een mogelijke realisatie van een (m-r) bij (n+r) bits vermenigvuldiger. In het gekozen voorbeeld zijn er 3 matrix-circuits gebruikt (Ml, M2, M3). Voor de duidelijkheid is het B uitgangssignaal gelijk aan nul gesteld. Bij het matrix-circuit 20 M1 worden alleen de bits aQ t/m a^^ van A gebruikt. De bits-a^ t/m ^_2r+1 w^den aan de ingang A, bits ^Jp/m van matrixcircuit M2 mede aangeboden. Op die manier warden de bits am_r t/m ^>^+1 r -rangorden hoger of r bits opgeschoven. Deze opzet wordt verderop geïllustreerd aan de hand van een eenvoudig voorbeeld.

25 iet matrixcircuit M3 kan bijvoorbeeld als een gewone opteller gebruikt worden, waarbij dan = 1 wordt gesteld en alle overige =0. Aan een uitgang Z'^ van matrixcircuit Ml wordt het resultaat Z^ = K^A afgegeven, waarbij v-£o H'1 <*ii * wi_1 "i **) 30 Aan een uitgang Z2 van matrixcircuit M2 wordt het resultaat Z2 = K2A' afgegeven waarbij n m-r-1 ¾ = ΣΙ Z (K12 v Ko2) 2^ a. i+r i=o j=m-2r 35 Het resultaat Z^ en Z^ wordt aan de ingangen van het matrix circuit M3 aangeboden.

Daar in dit voorbeeld M3 als opteller werd gekozen, is het resultaat aan 80 0 5 50 6 ‘ * EHN#859 12 de uitgang van M3: Z = ½ Z1 + ^ Z2 of 2Z = Z1 + Z2 n m-r-1 n m-r-1 , . · 2Γ 2Z=fl Σ. (Ky VK01) 2'1 (a^ 2]) +£1 21 (¾ VKo2’2’1V',+ i=o j=o i=o j=m-2r 5 Dit kan ook geschreven worden als n m-r-1 n m-r-1 2Z= ZL SI (¾^1.)2^(^ 2j) + Σ- 2H (Ki2 V Kq2)2_1+r(a_. 2j) i=o j=o i=o j=m-2r waarbij er een deel/ namelijk r, van de exponent van 2 welke bij aj hoort, 10 ten goede komt aan de exponent van 2 welke bij (K^ V Khoort, deze laatste wordt dan -i+r.

De uitdrukking voor 2Z is ook te schrijven als n m-2r-1 2Ζ=Σ1 ZZ (K±1 VKq1) 2”1 (a. sj) 15 i=o j=o n m-r-1 + 2L ' 21 [(Κ12 v Ko2) i‘i+r + (¾ V Ko112-j/ aj 2s i=o j=m-2r n m-2r-1 20 =^-ΣΖ (¾ VKol) 2‘1 (Sj 2^) i=0 j=o n m-r-1 + 21 ((¾ V Ko2> 2r + <Kn v K nH 2'1 <aj 23) 1=0 j=m-2r 25 Hieruit volgt nu dat het resultaat aan de uitgang van het matrixcircuit M3, zijnde %= K x A een (n+r)-bits getal oplevert voor K en een (m-r)-bits getal voor A.

Deze redenering wordt hieronder aan de hand van een eenvoudig voorbeeld waarin K = 3 bits en A = 4 bits groot is, en waarbij 30 r=1. uitgelegd.

K, = (K„ VK01) 2-1 + (K21 VK01) 2-2 + ¾ 2-2 K2 - ®12 V K02> 2 + <K22 V K02> 2 + K02 2 A = aQ 2° + a. 2^ +a. 2^ + 0 2^ (ingangssignaal voor M1) 35 A'= a2 2 (ingangssignaal voor M2)

Z1 = K.A

“C-CK,, VK0I) 2-1 + (K21 VK01) 2’2 +K s‘5 X [a02°+a121+a222j - ^11 V K01> “O2 2 + <K21 V K0 a02 2 + K01 a0 2 2° 80 05 50 6 PHN 9859 13 + (Kt1 VL ) a 2~V + (K2 VK ) a- 2 "2 21 + K a 2~2 21 + (ΚΉ V K01) a2 2γ122 + (K21 V KQ1) a2 2-¾2 + KQ1 a2 2"2 a2 Z2 = K2 Ai ' 5 = (K12 V KQ2) a2 2'1 22 + <K22 V a, 2'2 23 + KQ2 a, 2* 22 = (K12 V K02) a2 :2U 2' (K22 V K02) a2 2'1 22 + K02 a2 2'1 2* z -z + Z2 <K11 v K01> 30 2_' 2° + <K21 V »01) a02'* 2° + % «b 2'l 2° 10 + (K V K ) a 2” 2 + (K,. V K..) a.2^ 21 + Kn1 a 2 21 + <KirV K01' a2 2'1 22 + <K21 V V 22 + K01 a2 2~' 2' + (K12 V K02) aj 2Ü 2 + (K22 V KQ1)a2 2_1 22 + KQ2 33 2_1 22 = (K,1 V K01) a0 2-1 2° + (¾ V K01) a02'2 2° + KQ1 aQ 2t2 2° 15 1- Λ, V KQ1) a 2* 2 + (¾ V K ) aT 21 * KQ1 «, Γ2 21

+L(Ki2 VK02) 2U + (Kl1 V K01) 2-J a22 + L (¾ V ^)2.-(¾ V

+ (KQ2i + K01-2 ) a2 2

Daar in de laatste regel de coëfficiënten van K2 bij een hogere rangorde horen dan die van , vervalt in het binaire stelsel het 20 plus teken en kunnen ze naast elkaar geschreven worden. Op deze manier is een 3 bij 4 vermenigvuldiger ontstaan.

3) Het matrixcircuit kan ook als een multiplexer

Fig. 5 geeft een voorbeeld van het gebruik van het matrixcircuit als multiplexer. Hierin is bijvoorbeeld een databron (1) aanwezig die werkt 25 met een klokfrequentie die dezelfde is als de klokfrequentie van het matrixcircuit M, bijvoorbeeld 35 MHz. De elementen 2 en 3 zijn bijvoorbeeld geheugens, die werkzaam zijn met de halve klokfrequentie, zijnde in dit geval dan 17,5 MHz. Door nu geheugen 2 en 3 met tegengestelde klokken (b.v. geheugen 2 met β en geheugen 3 met jjf) aan te sturen én 30 K afwisselend de waarde 0 (alle = 0) en 1 (alle = 1) te geven, kan er in de tijd gemultiplexed worden en wel met twee woorden van elk m-bits. voor K=1 is dan Z = KA + (1-K) B

Z = A + QB = A

Voor K=0 " " Z = QA + (1-0)B = B

35 Aan de uitgang Z wordt dan alternerend A of B afgegeven, wat overeenkomt met het uitgangssignaal van geheugen 2 respektievèlijk het uitgangssignaal van geheugen 3.

4) Het matrixcircuit kan ook gebruikt worden als een digitale 80 05 50 6 PHN 9859 14 mixer. Door de gerealiseerde functie Z = KA + (1 —K) B warden fracties van de ingangsgrootheden A en B met elkaar gemengd. Het is verder ook mogelijk om met een beperkt aantal bits voor K de resolutie te verhogen. Het gebruik van meerdere matrix-circuits biedt hiervoor een oplossing.

5 Fig. 6°geeft een voorbeeld van hoe met drie matrix-circuits de resolutie van 2-n tot 2_η_1 kan warden verhoogd.

Kies bijvoorbeeld

Km “-Mts 1¾ = (¾ V ) 2"1 r....... + Kj, 2-0 1 1 Η Ί0 10 * ^ 2'bits V (V V 2'1 + %v So12-2+So2"2 % 2'bltS ^ 3 = ^ 3, V ^ 30’ 2_1 + X V i_2 + V2 en zijn matrixcircuits.

15 Zoals aangegeven bij het gebruik van matrixcircuits als een opteller is ook hier gekozen voor K^ = \ (¾ = 1). Verder worden er voor KM twee mogelijkheden gebruikt, zijnd!11¾ = 1 en respektievelijk 1¾2 = 0 (alle K^ = 1 resp. alle ^ = oj

Ali nu Kj. = 0 ^dan is het resultaal^aan de uitgang van M2 :

20 Z2=KM2A+ (1“V B=B

Het resultaat aan de uitgang van :

Z1 = \A+ ‘-"V B

Het eindresultaat aan de uitgang is dan: Z = ^2^ + % Z2

25 =¾¾ A+^ (1-¾ ) B + ½ B

Analoog als K, = 1 dan is Z2 = A ^

30 en Z = ½ K^A + ½ (1-K^) B+U

2=½ (Km+ 1) A+ ^1-¾ ) B

In Fig.' 6c is dit voor K.1 = 2 bits uitgewerkt.

In Fig. 6c Is te zien hoe de resultaten van het uitgangssignaal Z1 -2

35 van matrixeircuit M., welke 2 = 1/4 is, nu voor het uitgangssignaal Z

1 11 van matrixeircuit M^, = —j = q geworden is.

, 2 2 80 0 5 50 6 » e .

EHN 9859 15

Verdere verhoging van de resolutie kan vrorden verkregen door nog meer matrix - circuits te gebruiken. Pig. 6b geeft een voorbeeld van hoe een resolutie verhoging van 2~ntot 2”n”rkan worden verkregen. Met een analoge opzet zoals in fig. 6a behandeld. In dit vooorbeeld zijn er vijf 5 matrixcircuits gebruikt, t/m Mg . Als het uitgangssignaal van matrix-circuit H| dan een resolutie heeft van 2 n(KM n-bits) en de uitgangssignalen en Z2 van de matrixcircuits beide een”'resolutie 1 hebben (K^ en beide 1 bit) en verder en K^. beide 2 bibs groot zijn, dan is het?uitgangssignaal Z van matrixcircuit Mg: 10 ^ Z = ½ z3 + ½ z4

z * % z3 + % )]½ z., + % z,7 2-½ <b+ ^<£1A+ B)+^J

2

Met O^K' 4 2nen waarbij staat voor A of B ,5 Ζ=%<Α.1/4^& + φ β+(Λ 1 1 1

Nu is 7 . - = —-r· , wat de resolutie van Z is.

4 2n jn+2

Het gebruik van meerdere bits voor de verschillende waarden van 20 de verschillende matrixcircuits zoals getekend in "Hie figuren 6a en 6b, schept ook weer een mogelijkheid cm de resolutie te verhogen.

Er dient te worden opgemerkt dat deze opsomming van mogelijkheden niet uitputtend is.

5) Een begrenzer is een verdere . toepassing van het matrixcircuit gebruik van een matrixcircuit van een 25 Het is mogelijk om met/m-bits representatie (in de 2-complements representatie) van een bepaalde grootheid naar een (nrp)-bits (P£N) representatie van die genoemde grootheid over te gaan. Fig. 7a en Fig. 1 7b illustreren deze mogelijkheid.

Vfeor de gewichtsfaktor K is êên bit voldoende, K = 1 of 0 30 Wanneer er meerdere bits voor K ter beschikking zijn, is het voldoende om alleen bijvoorbeeld KQ te gebruiken en alle overige aan aarde te leggen. De laagst significante bits van een ingangssignaal c (C0, G, ........Cm_p_r) worden zonder enige modificatie aan de ingang A van het matrixcircuit (M^) aangeboden omdat hun waarde in beide represen-35 taties identiek is.

De procedure bij de meest significante bits (C „ .....C J wordt m-p-1 irrr hieronder voor de verschillende gevallen beschreven.

80 05 50 6 PHN 9859 16 r t a) Crtr1 = °' Cm-2 = °' .......' Cm-p-1 = 0

Door de Inverterende OF-poort (21) en de OF-poort (23) is K=1.

Aan de uitgang van het matrixcircuit (M) wordt dan de waarde Z = 1 .A or O.B = A afgegeven, wat hier overeenkomt met 5 a = c=i:=o'ci.........

b) CmH = 0; 0^2 ......... Cmrp-1 zi3n niet al1®0

Aan de uitgang van de inverterende OF-poort 21 "0"

Aan de uitgang van de EN-poort 22 "O"

Aan de uitgang van de OF-poort 23 "O" 10 Zodoende is K = 0

Aan de uitgang van het matrixcircuit (M) wordt dan de waarde % = 0 + 1 .B = B af gegeven.·

De ingangswaarde B wordt samengesteld door voor de bits b ^, .....

bjn—p—1 de kitwasröö van / de meest signifikante bit van C, welke 15 in deze 2-complements representatie het teken aangeeft, te nemen. Zodoende wordt in deze (m-p)-bits representatie ook veer door de meest significante bit b^^ het teken aangegeven.

Daar nu C . = 0 zijn b. .....= b . = 0.

m-1 J m-1 m-p-1

De overige bits, zijnde bQ, ......, b^^^ ^^ben alleen de inverse 20 waarde van . Deze wordt gerealiseerd door aan de ingang van de inverterende poort (24) het signaal van aan te bieden. De uitgang van de inverterende poort (24) is verbonden met de ingangen bQ, ...., b_^ _ van B. Daar nu C. = 0 zijn b = b. =......= b „ = 1.

m-p-2 m-1 o 1 m-p-2

Aan de uitgang Z van het matrixcircuit (M) wordt dan de maximale waarde 25 in (m-p)-bits representatie afgegeven. Dit laatste lag in de lijn van de verwachting daar in het positieve(c^ = 0} ingangssignaal C in zijn meest significante bits , .....Cm-p-1' de waarcie "1" voorkomt.

c) Cjn_1 = 1; C^, ..... 0^^2, zijn "O" of "1" maar niet allen "1"

Aan de uitgang van de inverterende OF-poort 21: "O” 30 " " " " " EN-poort 22: "O" " " " " " OF-poort 23: "0"

Zodoende is K = 0 en Z = B

Verder verloopt alles analoog aan het hiervoor onder b) geschetste.

35 Alleen de waarden van de b.-bits zijn nu anders daar C „ = 1.

ï m-1

Vi =......=WrT

V-2 -..... i bo * "°" 80 0 5 50 6 I ' PHN 9859 17

Aan de uitgang Z van het matrixcircuit (M) wordt dan de minimale waarde in (m-p) -bits representatie.' afgegeven. Dit laatste lag ook in de lijn van de verwachting daar in het negatieve (C^ = 1) ingangssignaal C, in zijn meest significante bits , ...... de waarde "1" 5 voor-komt.

d) Cm-1 = Cm-2 = ------ = Cm-p-1 = 1

Aan de uitgang van de inverterende OF-poort 21 : "O" " " " " " EN-poort 22 : "1" " " " ” " OF-poort 23 : "1"

10 Zodoende is K = 1 en Z = A wat hier opnieuw overeenkomt met A = C

e) Het matrixcircuit biedt een gunstige oplossing bij het ontwerpen van recursieve filters. Recursieve filters zijn digitale filters die gerealiseerd zijn via een recursie relatie, dat wil zeggen dat het signaal aan de uitgang van de filter bepaald wordt door een "gewogen" scan van 15 een signaal dat ten tijde t aan de ingang van zo'n filterelement wordt aangeboden en tevens door een teruggekoppeld signaal dat vertraagd is, met een vertraging 'l' , ten opzichte van het ingangssignaal.

Fig. 8a geeft een voorbeeld van een ontwerp van een recursief filter met behulp van een matrixcircuit. Het matrixcircuit (M) heeft een 20 uitgangssignaal van de vorm Z' = KA + (1—K) B en is daarom geschikt bij het ontwerpen van een recursief filter. Door ten tijde t aan dé ene ingang (100) van het matrixcircuit (M) het ingangssignaal A(t) aan te bieden en aan de andere ingang (101) het teruggekoppelde vertraagde uitgangssignaal Z (t-T^) als Ingangssignaal B (t) te gebruiken, wordt 25 als uitgangssignaal een "gewogen" som K A(t) f (1-K) B(t) aangeboden.

Dus op het tijdstip t is aan de uitgang van het matrixcircuit ^Mj Z (t) = KA (t) + (1-K) ;Zr (t) (10) waarbij Z' (t) het uitgangssignaal is van het vertragingselement 102 met vertragingstijd ^ . Dus Z' (t) = Z (t- £* ) '(11) 30 Substitutie van (10) in (11) geeft z' (t) = KA (t~ '^ ) + (1-K) Z‘ (t - '?" ) (12)

Door nu gebruik te maken van de 2-transformatie (z-transformatie staat beschreven in het artikel van L. Rabiner et al IEEE Transc. Vol. AU-20 December '72 p. 323) is 35 f Z' (t- ‘Τ' ) = Z' (t) Z_n I A(t-T) = A (t) 2~n en dit laatste in betrekking (12) in te vullen 8005506 1 1 PHN 9859 18 Z' (t) = KA (t) z“n + (1-K) Z' (t) z"n Z' (t) 1 + (K-1) z.^1 = KA (t) ζ"Ω Z' (t) = Kz~n A (t) 1-(K-1)z”n 5 Hieruit volgt dan de overdrachtsfunctie voor een recursief filter H(z) = K z.~n 1-(K-1)z"n

Daar nu de K waarde bij het matrixcircuit kan variëren, is het mogelijk om zodoende de bandbreedte van het recursieve filter te variëren. In 10 fig. 8b staat H (fft.) als functie van fde genormaliseerde frequentie ^ = f/fklok uitgebeeld voor een aantal waarden van K.

15 20 25 30 35 80 05 50 6

Claims

1. Inrichting voor het uitvoeren van een mathematische operatie langs electronische weg, welke mathematische operatie uitvoerbaar is op ten hoogste drie digitale variabelen, waarvan er twee, elk m-bits groot, de ingangssignalen (A en B) voorstellen, en een derde, (n+1)-bits 5 groot (n ^ 0) als gewichtsfactor fungeert, waarbij de mathematische operatie, uitgevoerd op deze genoemde digitale variabelen, van de vorm K.A + (1-K) .B is, en waarbij het resultaat Z= KA + (1-K)B het digitale uitgangssignaal voorstelt, welk genoemd uitgangssignaal ontstaat door de mathematische operatie bitsgewijs uit te voeren en waarbij per 10 bit coëfficiënt van A (a;j) of B (b^; en K (Ki.) een deeluitgangssignaal van de vorm Zi . = k. a · f· (A K.) b- wordt verkregen, met het kennerk, dat genoemde deeluitgangssignaal door één circuit (Y) binnen één periode wordt gevormd, dat alle elektronische circuits welke de deeluitgangssig-nalen voor de verschillende bits van A, B en K vormen als matrixelementen 15 Y^j van een (n+1) bij m matrix warden gerangschikt, en waarbij voor de gewichtsfaktor K, de bitwaarde van de coëfficiënt van de nulde orde bit (k ), rechtstreeks aan alle genoemde elementen (Y. ) uit één van ' o ij de rijen (of kolommen) van de matrix wordt aangeboden, en dat de bitwaarde van de overige bitorde coëfficiënten van K, elk via een logische 20 poort met alle elementen uit één rij (of één kolom) van de matrix verbonden zijn, waarbij elke genoemde overige bitordecoëfficient met een eerste ingang van één logische poort verbonden is, en waarbij de genoemde nulde orde coëfficiënt van K verder met een tweede ingang van elke logische poort verbonden is, om zodoende een realisatie van de vorm

25 K = (K. V K ) 2"1 + (K, V KJ 22 + .... + (K V KJ 2~n + K 2“n • w ¢4 no o (waarin V staat voor het mathematische "OF") voor de variabele K te verkrijgen, en dat verder de deeluitgangssignalen (Z^) van elk circuit (Y) verbonden zijn met fulladders die ervoor dienen cm alle genoemde deeluitgangssignalen, voor het verkrijgen van het uitgangssignaal (Z), 30 met elkaar te sommeren.

2. Een opteller voor ten hoogste twee operanden welke gebruik maakt van een inrichting volgens conclusie 1 met het kenmerk dat door genoemde gewichtsfactor K aan beide ingangssignalen eenzelfde gewicht wordt toegekend.

3. Een opteller voor meer dan twee operanden welke gebruik maakt van een inrichting volgens conclusie 1, met het kenmerk dat er meerdere van genoemde inrichtingen worden gebruikt on een son van meer dan twee 80 05 50 6 PHN 9859 20 r * h ingangssignalen te verkrijgen, en dat voor de gewichtsfaktor aan alle genoemde meerdere inrichtingen dezelfde waarde wordt toegekend.

4. Een m bij n «bits vermenigvuldiger welke gebruikt maakt van een inrichting volgens conclusie 1, met het kenmerk, dat tenminste één 5 van de ingangssignalen gelijk aan nul wordt gesteld en waarbij zodoende genoemde uitgangssignaal van de vorm Z = KA of Z = (1-K)B is.

5. Een (m-r) bij (n+lr)-bits (1 & ihi ) vermenigvuldiger, welke gebruik maakt van een inrichting volgens conclusie 1, met het kenmerk dat tenminste ssn van de ingangssignalen gelijk aan nul wordt gesteld, 10 en dat er meerdere van genoemde inrichtingen warden gebruikt, en dat van het m-bits grote ingangssignaal dat aan een eerste genoemde inrichting wordt aangeboden een fractie namelijk de r (r e IM ) hoogste orde bits niet actief zijn, en dat de daarop in rangorde volgende r bits aan tenminste één van de 1 verdere genoemde inrichtingen wordt aangeboden, 15 en wel aan de r-hoogste orde bits van die genoemde inrichtingen, en dat wordt opgeteld bij de sou van de het uitgangssignaal van genoemde eerste inricnting/uitgangssignalen van genoemde 1 verdere inrichtingen.

6. Een multiplexer welke gebruik maakt van een inrichting volgens conclusie 1, met het kenmerk dat de gewichtsfactor K, afwisselend zijn 20 twee extreme waarde aanneemt, en zodoende de ingangssignalen (A en B) afwisselend als uitgangssignaal afgeeft.

7. Een digitaal mixer · welke gebruik maakt van een inrichting volgens conclusie 1 en 2 met het kenmerk dat er meerdere van genoemde inrichtingen worden gebruikt en dat de ingangssignalen aan verschillende 25 van genoemde inrichtingen worden aangeboden en dat de uitgangssignalen van genoemde verschillende inrichtingen bij elkaar worden ppgeteld. . 8. Een begrenzer welke gebruik maakt van een inrichting volgens conclusie 1, met het kenmerk dat voor de gewichtsfaktor K één bit voldoende is, en indien er meerdere aanwezig zijn, deze laatstgenoemde gelijk 30 aan nul worden gesteld, en dat de waarde van genoemde nulde orde bit - wordt bepaald door de waarde van de coëfficiënten van de meest significante bits van het ingangssignaal, en dat verder van genoemd ingangssignaal het tweede ingangssignaal volledig bepaald wordt door het eerste ingangssignaal.

9. Een recursief digitaal filter met variabele bandbreedte dat gebruik maakt van een inrichting volgens conclusie 1, waarbij bij het ingangssignaal een fractie van het in de tijd vertraagde uitgangssignaal 80 0 5 50 6 .¾ PHN 9859 21 to wordt opgeteld, net het kenmerk, dat het bepalen van de functie van het in de tijd vertraagd uitgangssignaal en het optellen in één periode worden gedaan.

10. Inrichting volgens conclusie 1, net het kenmerk, dat alle 5 genoemde elementen Y, poorten (G), full-adders (PA) en verbindingen zijn uitgevoerd volgens de techniek van de geïntegreerde schakeling.

11. Inrichting volgens conclusies" 1* en 10 met het kenmerk dat alle genoemde elementen Y, poorten (G), fulladders (FA) en verbindingen zijn uitgevoerd in NMOS-technologie. 10 15 20 25 30 80 0 5 50 6 35