NL192485C

NL192485C - Semiconductor video camera.

Info

Publication number: NL192485C
Application number: NL8100741A
Authority: NL
Original assignee: Sony Corp
Priority date: 1980-02-20
Filing date: 1981-02-16
Publication date: 1997-08-04
Also published as: DE3106359A1; GB2071959B; DE3106359C2; JPS6255349B2; NL192485B; JPS56116374A; CA1161548A; AT381425B; NL8100741A; CA1165434A; GB2071959A; ATA76581A

Description

1 1924851 192485

Halfgeleider videocameraSemiconductor video camera

De uitvinding heeft betrekking op een halfgeleidervideocamera omvattende een halfgeleiderbeeldopneem-schakeling van het ladingsgekoppelde type (CCD-type) met fotodetecterende elementen die in een 5 matrixverband zijn opgesteld, een verticaal schuif register voor het verschuiven van ladingen die gegenereerd zijn in de fotodetecterende elementen in verticale richting, een horizontaal schuifregister voor het verschuiven van een lading van het verticale schuifregister in de horizontale richting en voor het geneieren van een gepulst video-intelligentiesignaai, een misverwijderende kring met een eerste bemonsteringshoud-kring die gekoppeld is met het horizontale schuifregister en het eerste kloksignaal dat het horizontale 10 schuifregister stuurt, een tweede bemonsteringshoudkring, die gekoppeld is met het horizontale schuif-legister en parallel staat aan de eerste bemonsteringshoudkring en een tweede kloksignaal opneemt met dezelfde frequentie als die van het kloksignaal dat het horizontale schuifregister stuurt, een derde bemonsteringshoudkring die gekoppeld is met de uitgang van de tweede bemonsteringshoudkring en een derde kloksignaal opneemt met dezelfde frequentie als het kloksignaal dat het horizontale schuifregister stuurt en 15 een verschilversterker welke de uitgang van eerste bemonsteringshoudkring opneemt op zijn inverterende ingang en de uitgang van de derde bemonsteringshoudkring aan zijn niet-inverterende ingang.The invention relates to a semiconductor video camera comprising a charge-coupled type (CCD-type) semiconductor image pick-up circuit having photo-detecting elements arranged in a matrix relationship, a vertical shift register for shifting charges generated in the photo-detecting elements in vertical direction, a horizontal shift register for shifting a charge of the vertical shift register in the horizontal direction and for generating a pulsed video intelligence signal, a deleting circuit with a first sampling hold circuit coupled to the horizontal shift register and the first clock signal which controls the horizontal shift register, a second sample hold circuit, which is coupled to the horizontal shift legister and is parallel to the first sample hold circuit and records a second clock signal at the same frequency as the clock signal that the horizontal shift register, a third sampling holding circuit coupled to the output of the second sampling holding circuit and recording a third clock signal at the same frequency as the clock signal driving the horizontal shift register and 15 a differential amplifier which records the output of first sampling holding circuit at its inverting input and the output of the third sample holding circuit at its non-inverting input.

Een algemene bekende maatregel voor het verkrijgen van de signaallading, die verkregen is door foto-elektrische omzetting in een vast lichaam-beeldopnameinrichting of een beeldraster, welke bijvoorbeeld gebruik maakt van een ladingsgestuurd bouwelement (CCD) en waaruit een uitgangssignaal gebruikt wordt, 20 wordt in het volgende verduidelijkt.A generally known measure for obtaining the signal charge, which has been obtained by photoelectric conversion in a solid-state image recording device or an image frame, which for instance uses a charge-controlled building element (CCD) and from which an output signal is used, is described in clarifies the following.

Figuur 1 toont het aansluitschema van een bekende uitvoeringsvorm van een signaalopneemschakeling voor een met een ladingsgekoppelde inrichting werkende beeldopneeminrichting. Bij deze uitvoeringsvorm werkt de ladingsgekoppelde beeldopneeminrichting op basis van videobeeldoverdracht (frame transfer system), waarbij de voor informatie-opslag dienende minderheidsdragers uit elektronen bestaan. In figuur 1 25 vormt het links van de gebroken lijn P getekende gedeelte de ladingsgekoppelde beeldopneeminrichting, welke als ’’one chip” geïntegreerde schakeling is uitgevoerd; het rechts van de gebroken lijn P getekende gedeelte van de schakeling vormt een bemonster- en houdschakeling, welke als golfvormcorrectieschakeling dient.Figure 1 shows the connection diagram of a known embodiment of a signal recording circuit for an image recording device operating with a charge-coupled device. In this embodiment, the charge-coupled image pickup device operates on the basis of a video image transfer system (frame transfer system), the minority carriers for information storage consisting of electrons. In Figure 1 25, the portion drawn to the left of the broken line P forms the charge-coupled image pickup device, which is designed as a "one chip" integrated circuit; the part of the circuit drawn to the right of the broken line P forms a sample and hold circuit, which serves as a waveform correction circuit.

In het schema volgens figuur 1 wordt uitgegaan van een ladingsgekoppelde beeldopneeminrichting 1 met 30 een lichtgevoelig gebied 2, een daaraan toegevoegd opslaggebied 3, een aan het opslaggebied 2 toegevoegd uitleesregister 4 en een uitgangspoort- en uitgangsdiodegedeelte 5, dat onder blokkeringsinstel-spanning staat.In the scheme according to figure 1, a charge-coupled image pick-up device 1 is assumed, with a photosensitive area 2, a storage area 3 added thereto, a read register 4 added to the storage area 2 and an output gate and output diode section 5, which is under blocking setting voltage.

De in het lichtgevoelige gebied 2 opgewekte signaallading wordt overgebracht naar het opslaggebied 3, waarbij binnen het lichtgevoelige gebied 2 een foto-elektrische omzetting plaatsvindt, zodanig, dat de tijdelijk 35 in het opslaggebied 3 opgeslagen signaallading bij iedere zich in de horizontale richting uitstrekkende beeldregel naar het uitleesregister 4 wordt overgebracht en in serievorm via het uitgangspoort- en uitgangsdiodegedeelte 5 wordt afgegeven. De uitgangsaansluiting van het zojuist genoemde gedeelte 5 is geaard via een capaciteit 6 en voorts verbonden met de aanvoerelektrode van een veldeffecttransistor 7, waarvan de afvoerelektrode op een gelijkspanning ER wordt gehouden en de poortelektrode een vóórop-40 laadimpuls Pa (zie figuur 2A) krijgt toegevoerd, welke is gesynchroniseerd met de overdrachtsklokimpuls van het uitleesregister 4. Het verbindingspunt van het uitgangspoort- en uitgangsdiodegedeelte 5 en de capaciteit 6 is verbonden met de poortelektrode van een veldeffecttransistor 8, waarvan de afvoerelektrode op een gelijkspanning E wordt gehouden en de aanvoerelektrode met de uitgangsaansluiting 1a van de door de componenten 6, 7 en 8 gevormde signaalopneemschakeling is verbonden.The signal charge generated in the photosensitive area 2 is transferred to the storage area 3, a photoelectric conversion takes place within the photosensitive area 2, such that the signal charge temporarily stored in the storage area 3 with each image line extending in the horizontal direction is the readout register 4 is transferred and output in series form through the output gate and output diode portion 5. The output terminal of the aforementioned portion 5 is grounded through a capacitance 6 and further connected to the input electrode of a field effect transistor 7, the output electrode of which is maintained at a DC voltage ER and the gate electrode is supplied with a pre-40 charging pulse Pa (see Figure 2A). which is synchronized with the transfer clock pulse of the readout register 4. The junction of the output gate and output diode portion 5 and the capacitance 6 is connected to the gate of a field effect transistor 8, the drain of which is maintained at a DC voltage E and the feed electrode of the output terminal 1a of the signal recording circuit formed by components 6, 7 and 8 is connected.

45 Bij deze signaalopneemschakeling van bekend type geldt, dat gedurende een tijdsinterval Tp,- waarin de vóóroplaadimpuls Pa een hoog niveau vertoont (zie figuur 2A), de veldeffecttransistor 7 in zijn geleidende toestand verkeert, zodat de capaciteit 6 wordt vóóropgeladen tot de spanningswaarde ER. Bij het begin van het daarop volgende tijdsinterval Ts, waarin de vóóroplaadimpuls Pa een laag niveau vertoont, gaat de veldeffecttransistor 7 naar zijn niet-geleidende toestand over, zodat de spanning over de capaciteit 6 in 50 reactie op de afgegeven signaallading een lage waarde aanneemt. Wanneer nu het spanningsniveau ER als referentieniveau wordt aangenomen, zal de spanning over de capaciteit 6 gedurende het interval Ts het signaalniveau vormen. Aangezien de vóóriaadimpuls Pa met de overdrachtsklokimpuls van het uitleesregister 4 is gesynchroniseerd, zoals reeds is opgemerkt, zal een op ladingsdetectie gebaseerde uitgangs-spanning V0, waarin het vóóroplaadniveau en het signaalniveau elkaar bij iedere trap van het uitleesregister 55 4, dat wil zeggen bij ieder bit, opvolgen, over de capaciteit 6 verschijnen; deze uitgangsspanning verschijnt via de als bufferversterker werkende veldeffecttransistor 8 aan de uitgangsaansluiting 1a (zie figuur 2B).In this known type signal recording circuit, it holds that during a time interval Tp, in which the precharge pulse Pa shows a high level (see figure 2A), the field effect transistor 7 is in its conducting state, so that the capacitance 6 is precharged to the voltage value ER. At the beginning of the subsequent time interval Ts, in which the precharge pulse Pa shows a low level, the field effect transistor 7 transitions to its nonconductive state, so that the voltage across capacitance 6 in response to the output signal charge assumes a low value. If the voltage level ER is now taken as the reference level, the voltage across the capacitance 6 during the interval Ts will form the signal level. Since the precharge pulse Pa is synchronized with the transfer clock pulse of the readout register 4, as already noted, a charge detection based output voltage V0 in which the precharge level and the signal level will be matched at each stage of the readout register 55, i.e. at each bit, follow up, about the capacity 6 appear; this output voltage appears via the field effect transistor 8 acting as a buffer amplifier at the output terminal 1a (see figure 2B).

Bij de hier beschreven uitvoeringsvorm van bekend type van een signaalopneemschakeling komt de 192485 2 vóóroplaadimpuls Pa via de parasitaire capaciteit tussen de poortelektrode en de toevoerelektrode van de veldeffecttransistor 7 in de signaalbaan terecht, zodat een door deze impuls Pa veroorzaakte spannings-component Ep op de aan de uitgangsaansluiting 1a verschijnende uitgangsspanning V0 is gesuperponeerd, zoals in figuur 2B te zien is. Aangezien deze in de signaalbaan binnengedrongen spanningscomponent Ep 5 bij benadering een constante waarde heeft, zal zich geen probleem voordoen wanneer als referentieniveau voor het signaal V0 het met een bedrag Ep boven het signaalniveau En liggende signaalniveau wordt gekozen. Evenmin doet zich een probleem voor wanneer een boven het normale vóóroplaadniveau Ep gelegen spanningsniveau ER + EP als vóóroplaadniveau wordt beschouwd.In the known-type embodiment of a signal recording circuit described here, the 192485 2 precharging pulse Pa enters the signal path via the parasitic capacitance between the gate electrode and the supply electrode of the field-effect transistor 7, so that a voltage component Ep caused by this pulse Pa is applied to the the output voltage V0 appearing at the output terminal 1a is superimposed, as can be seen in figure 2B. Since this voltage component Ep 5 penetrated into the signal path has an approximately constant value, no problem will arise if the signal level chosen by the amount V above the signal level En is situated as the reference level for the signal V0. Neither does a problem arise when a voltage level ER + EP above the normal precharge level Ep is regarded as a precharge level.

De aldus aan de uitgangsaansluiting 1a van de signaalopneemschakeling verschijnende uitgangs-10 spanning VQ wordt aan de bemonster- en houdschakeling 10, meer in het bijzonder aan de afvoerelektrode van een veldeffecttransistor 11 van deze schakeling, toegevoerd voor bemonstering. De veldeffecttransistor 11 krijgt aan zijn poortelektrode een bemonsterimpuls Pb toegevoerd, welke gedurende het signaalniveau-interval Ts van de uitgangsspanning V0 een hoog niveau aan neemt, zoals figuur 2C laat zien, zodat de veldeffecttransistor 11 binnen het interval van hoog niveau van de impuls Pb in zijn geleidende toestand 15 komt, waardoor het signaalniveau van de uitgangsspanning VQ wordt bemonsterd. Daardoor wordt een capaciteit 12 van de schakeling 10 tot het signaalniveau van het bemonsterde signaal opgeladen of ontladen, zodat het desbetreffende signaalniveau in de capaciteit 11 wordt vastgehouden. De over de capaciteit 12 resterende, dat wil zeggen vastgehouden, spanning VH wordt afgenomen via een als bufferversterker dienende veldeffecttransistor 13 en komt ter beschikking aan een uitgangsaansluiting 1b. In 20 figuur 1 vormen de weerstanden 9 en 14 respectievelijke belastingsweerstanden van de veldeffect-transistoren 8 en 13.The output voltage VQ thus appearing at the output terminal 1a of the signal pick-up circuit is applied to the sample and hold circuit 10, more particularly to the drain of a field effect transistor 11 of this circuit, for sampling. The field effect transistor 11 is supplied to its gate electrode with a sampling pulse Pb, which assumes a high level during the signal level interval Ts of the output voltage V0, as shown in Figure 2C, so that the field effect transistor 11 is within the high level interval of the pulse Pb in its conductive state 15, whereby the signal level of the output voltage VQ is sampled. Thereby, a capacitance 12 of the circuit 10 is charged or discharged to the signal level of the sampled signal, so that the relevant signal level is held in the capacitance 11. The voltage VH remaining over the capacitance 12, that is to say held, is taken off via a field effect transistor 13 serving as a buffer amplifier and becomes available at an output terminal 1b. In Figure 1, resistors 9 and 14 form respective load resistors of the field effect transistors 8 and 13.

Wanneer de in de ladingsgekoppelde beeldopneeminrichting 1 opgeslagen lading na omzetting in een spanning op de hiervoor beschreven wijze wordt afgenomen, is het noodzakelijk, dat wanneer als minderheidsdtager een elektron dient, de capaciteit 6 bij ieder bit wordt vóóropgeladen. Tijdens een 25 dergelijke vóóroplading treedt echter ruis op, bijvoorbeeld in de veldeffecttransistor 7 en in de voeding voor deze veldeffecttransistor, waardoor het bij de vóóroplading geldende of toegepaste referentieniveau wordt beïnvloed. Een dergelijk tijdens het vóóroplaadinterval optredende ruisniveau N wordt vervolgens door de capaciteit gedurende het 1-bits interval τΒ = TP + Ts vastgehouden en komt deihalve in het uitgangssignaal van de bemonster- en houdschakeling terecht. De uitgangsspanning VQ zal dit ruisniveau, als weergegeven 30 met een gebroken lijn in figuur 2B, derhalve eveneens vertonen, zodat ook het signaalniveau tijdens het interval Ts ruisschommelingen vertoont. Samenvattend kan worden gesteld, dat bij eenvoudige bemonstering en vasthouding van het signaalniveaudeel van de uitgangsspanning VQ op de bekende wijze volgens figuur 1 vermenging optreedt van de signaalcomponent S met een ruiscomponent N, welke vervolgens in het uitgangssignaal verschijnt.When the charge stored in the charge-coupled image pick-up device 1 is withdrawn after conversion to a voltage in the manner described above, it is necessary that when an electron serves as a minor detector, the capacitance 6 is precharged with each bit. During such a precharge, however, noise occurs, for example in the field effect transistor 7 and in the power supply for this field effect transistor, which influences the reference level applicable or applied during the precharge. Such a noise level N occurring during the precharge interval is then held by the capacitance during the 1-bit interval τΒ = TP + Ts and thus enters the output signal of the sample and hold circuit. The output voltage VQ will therefore also show this noise level, as shown with a broken line in Figure 2B, so that the signal level also exhibits fluctuations during the interval Ts. In summary, it can be stated that with simple sampling and holding of the signal level part of the output voltage VQ, mixing of the signal component S with a noise component N occurs in the known manner according to Figure 1, which subsequently appears in the output signal.

35 De onderhavige uitvinding stelt zich nu ten doel, een signaalopneemschakeling te verschaffen, welke vrij is van dergelijke nadelen.The present invention aims to provide a signal recording circuit which is free from such drawbacks.

Voorts stelt de uitvinding zich ten doel, een signaalopneemschakeling voor toepassing bij een beeldopneeminrichting te verschaffen, waarmee effectieve vermindering of eliminatie van tijdens de vóóroplading optredende ruis wordt verkregen.Another object of the invention is to provide a signal recording circuit for use with an image pick-up device, whereby effective reduction or elimination of noise occurring during the precharge is obtained.

40 Dit wordt volgens de uitvinding bereikt doordat aan het uitgangsgedeelte het horizontale schuifregister is gekoppeld met een vooriaadkring met een condensator, die via een vooriaadtransistor gehouden wordt op een referentiespanning op de basis van een voorlaadpuls die optreedt met dezelfde frequentie als die van het kloksignaal dat het horizontale schuifregister stuurt gedurende de tijdsduur daarvan en dan respectievelijk ontladen wordt tot het niveau van het video-intelligentiesignaal, de eerste en derde kioksignalen in fase 45 met elkaar zijn en een fase hebben die correspondeert met een signaalgedeette van de uitgang van de vooriaadkring, die correspondeert met de spanning op de condensator, en dat het kloksignaal uit fase is ten opzichte van de eerste en derde kioksignalen en een fase heeft die correspondeert met het referentie-spanningsgedeelte van de uitgang van de vooriaadkring.40 This is achieved according to the invention in that the horizontal shift register is coupled to the output section with a pre-charging circuit with a capacitor, which is maintained via a pre-charging transistor at a reference voltage on the basis of a pre-charging pulse occurring at the same frequency as that of the clock signal horizontal shift register controls during its duration and then is respectively discharged to the level of the video intelligence signal, the first and third clock signals in phase 45 are together and have a phase corresponding to a signal portion of the pre-circuit output corresponding to with the voltage on the capacitor, and that the clock signal is out of phase with respect to the first and third clock signals and has a phase corresponding to the reference voltage portion of the pre-circuit output.

50 De uitvinding zal worden verduidelijkt in de nu volgende beschrijving aan de hand van de tekening van enige uitvoeringsvormen, waartoe de uitvinding zich echter niet beperkt. In de tekening tonen: figuur 1 een schema van een uitvoeringsvorm van bekend type van een signaalopneemschakeling, welke is toegevoegd aan een ladingsgekoppelde beeldopneeminrichting, figuur 2A-2C enige golfvormen ter verduidelijking van de werking van de bekende schakeling volgens 55 figuur 1, figuur 3 een prindpeschema van het belangrijkste gedeelte van een signaalopneemschakeling volgens een uitvoeringsvorm van de verbeterde signaalopneemschakeling, 3 192485 figuur 4A-4C enige golfvoimen ter verduidelijking van de werking van de uitvoeringsvorm volgens figuur 3, figuur 5 een principeschema van het belangrijkste gedeelte van een andere uitvoeringsvorm van de verbeterde signaalopneemschakeling, en 5 figuur 6A-6Q enige golfvormen ter verduidelijking van de werking van de uitvoeringsvorm volgens figuur 5.The invention will be elucidated in the following description with reference to the drawing of some embodiments, to which the invention is not, however, limited. In the drawing: figure 1 shows a diagram of an embodiment of the known type of a signal recording circuit, which has been added to a charge-coupled image pick-up device, figures 2A-2C show some waveforms to clarify the operation of the known circuit according to 55 figure 1, figure 3 a circuit diagram of the main part of a signal recording circuit according to an embodiment of the improved signal recording circuit, 3 192485 Figure 4A-4C some wave voices to explain the operation of the embodiment according to Figure 3, Figure 5 a schematic diagram of the main part of another embodiment of the improved signal recording circuit, and FIGS. 6A-6Q show some waveforms to explain the operation of the embodiment of FIG. 5.

De verbeterde signaalopneemschakeling is gebaseerd op het feit, dat het ruisniveau gedurende het 1-bits interval xB constant is en dat tijdens het vóóroplaadinterval TP geen signaalcomponent verschijnt. De ruis 10 wordt geëlimineerd door detectie van het niveauverschil tussen het signaalniveau tijdens het vóóroplaadinterval Tp en het signaalniveau tijdens het signaalinterval Ts.The improved signal recording circuit is based on the fact that the noise level during the 1-bit interval xB is constant and that no signal component appears during the precharge interval TP. The noise 10 is eliminated by detecting the level difference between the signal level during the precharge interval Tp and the signal level during the signal interval Ts.

Figuur 3 toont het principeschema van het belangrijkste gedeelte, overeenkomende met het gedeelte links van de gebroken lijn P in figuur 1, van een verbeterde signaalopneemschakeling.Figure 3 shows the principle diagram of the main part, corresponding to the part to the left of the broken line P in Figure 1, of an improved signal recording circuit.

Bij de uitvoeringsvorm volgens figuur 3 wordt de aan de uitgangsaansluiting 1a verschijnende uitgangs-15 spanning VQ (zie figuur 4A) toegevoerd aan een vertragingsschakeling of -lijn 15 voor vertraging over een duur xd (0<xd<xB) tot een signaal V,-^ (zie figuur 4B). Dit vertraagde signaal V^j wordt toegevoerd asm de omkeeringangsaansluiting van een verschilversterker 16, waarvan de niet-omkeeringangsaansluiting het oorspronkelijke signaal V0 krijgt toegevoerd. De verschilversterker 16 geeft een met het verschil tussen de beide signalen VQ en νΜ overeenkomend verschiluitgangssignaal af.In the embodiment of Figure 3, the output voltage VQ (see Figure 4A) appearing at the output terminal 1a is applied to a delay circuit or line 15 for delay over a duration xd (0 <xd <xB) to a signal V, - ^ (see Figure 4B). This delayed signal Vj is supplied as the reversing input terminal of a differential amplifier 16, the non-reversing input terminal of which receives the original signal V0. The differential amplifier 16 outputs a differential output signal corresponding to the difference between the two signals VQ and νΜ.

20 Dit verschiluitgangssignaal van de verschilversterker 16 wordt aan een soortgelijke bemonster- en houdschakeling 10 als in figuur 1 toegevoerd. Bij de hier beschreven uitvoeringsvorm krijgt de bemonsteren houdschakeling 10 een bemonsterimpuls SP0 (zie figuur 4C) toegevoerd, waarvan de periodeduur gelijk xB is en welke gedurende het vóóroplaadinterval TP' van het signaal Vod het niveau ”1” vertoont. De waarde van het gedurende de periode TP' van het verschiluitgangssignaal van de versterker 16 wordt derhalve 25 bemonsterd en vastgehouden.This difference output signal from the differential amplifier 16 is applied to a similar sample and hold circuit 10 as in Figure 1. In the embodiment described here, the sample holding circuit 10 is supplied with a sample pulse SP0 (see Figure 4C), the period duration of which is equal to xB and which exhibits the level "1" during the precharge interval TP 'of the signal Vod. The value of the difference output signal of the amplifier 16 during the period TP 'is therefore sampled and held.

Bij de hier beschreven uitvoeringsvorm vomit het ene ingangssignaal VQ van de verschilversterker tijdens het vóóroplaad interval Tp' van het signaal νΜ de combinatie of superpositie van de signaalcomponent en de ruiscomponent, terwijl het andere ingangssignaal Vod van de verschilversterker 16 slechts de ruiscomponent vertegenwoordigt, zodat het verschiluitgangssignaal van de verschilversterker 16 gedurende de 30 periode TP' de gedaante heeft van het oorspronkelijke uitgangssignaal Vo. ontdaan van de ruiscomponent. Derhalve wordt het van de ruiscomponent ontdane signaalniveau door de schakeling 10 bemonsterd en vastgehouden en vervolgens aan de uitgangsaansluiting 1b afgegeven. In de figuren 4A en 4B zijn de signaalcomponenten, welke nog ruiscomponenten bevatten, met gebroken lijnen weergegeven.In the embodiment described here, one input signal VQ of the differential amplifier during the precharge interval Tp 'of the signal νΜ takes the combination or superposition of the signal component and the noise component, while the other input signal Vod of the difference amplifier 16 represents only the noise component, so that the difference output signal of the differential amplifier 16 during the period TP 'has the form of the original output signal Vo. stripped of the noise component. Therefore, the signal level stripped of the noise component is sampled and held by the circuit 10 and then output to the output terminal 1b. Figures 4A and 4B show the signal components, which still contain noise components, with broken lines.

Teneinde bij de in figuur 3 weergegeven uitvoeringsvorm een doeltreffende eliminatie van de tuis-35 component uit de signaalcomponent te verkrijgen, i.c. door aftrekking van signaalcomponenten met behulp van de verschilversterker 16, is het wenselijk, dat de desbetreffende signaalbewerking wordt uitgevoerd gedurende het laatste deel van de signaalniveauperiode Ts, waarin het signaalniveau zijn correcte waarde krijgt. Voor de vertragingsduur xd van de vertragingsschakeling of vertragingslijn 15 geldt derhalve xd = Ts -(duur van Tp) als optimale waarde.In order to obtain an effective elimination of the tube 35 component from the signal component in the embodiment shown in Figure 3, i.e. by subtracting signal components using the differential amplifier 16, it is desirable that the respective signal processing be performed during the last part of the signal level period Ts, in which the signal level gets its correct value. Therefore, for the delay duration xd of the delay circuit or delay line 15, xd = Ts - (duration of Tp) is the optimum value.

40 Daarbij zal het duidelijk zijn, dat zolang als de impulsduur van de bemonsterimpuls SPQ binnen de periodeduur TP' ligt, de impulsduur van de impuls SP0 kleiner kan zijn dan de periodeduur TP'.It will be clear that as long as the pulse duration of the sampling pulse SPQ is within the period duration TP ', the pulse duration of the pulse SP0 may be less than the period duration TP'.

Figuur 5 toont het principeschema van het belangrijkste gedeelte van een andere uitvoeringsvorm van een signaalopneemschakeling volgens figuur 5. In plaats van de vertragingslijn 15, welke bij de uitvoeringsvorm volgens figuur 3 wordt toegepast, wordt in dit geval voor vertraging van het signaal VQ een bemonster-45 en houdschakeling toegepast.Figure 5 shows the principle diagram of the main part of another embodiment of a signal recording circuit according to Figure 5. Instead of the delay line 15, which is used in the embodiment according to Figure 3, in this case a sample is used for delay of the signal VQ. 45 and hold circuit applied.

Meer in details kan worden gesteld, dat het aan de uitgangsaansluiting 1a verschijnende uitgangssignaal V0 volgens figuur 6A wordt toegevoerd aan een bemonster- en houdschakeling 17, welke tevens een bemonsterimpuls SP1 (zie figuur 6B) krijgt toegevoerd, waarvan de herhalingsperiodeduur gelijk is aan τΒ, terwijl de stijgende flank of voorflank van de bemonsterimpuls SP, ten opzichte van dié van het vóóroplaad-50 interval TP van het uitgangssignaal VQ is vertraagd met een bedrag xd = τΒ - TP; de impulsduur van de bemonsterimpuls SP1 is gelijk aan de periodeduur Tp. Dit heeft tot gevolg, dat het signaalniveaudeel van het uitgangssignaal V0 door de bemonster- en houdschakeling 17 wordt bemonsterd en vastgehouden in de vorm van het signaal Hs volgens figuur 6D. Dit vastgehouden signaal Hs wordt aan de omkeeringangsaansluiting van een verschilversterker 20 toegevoerd.More in detail, it can be stated that the output signal V0 according to figure 6A, which appears at the output terminal 1a, is applied to a sample and hold circuit 17, which is also supplied with a sample pulse SP1 (see figure 6B), the repetition period of which is equal to τΒ, while the rising edge or leading edge of the sampling pulse SP, relative to that of the precharge 50 interval TP of the output signal VQ, is delayed by an amount xd = τΒ - TP; the pulse duration of the sampling pulse SP1 is equal to the period duration Tp. As a result, the signal level portion of the output signal V0 is sampled and held by the sample and hold circuit 17 in the form of the signal Hs of Figure 6D. This held signal Hs is applied to the reversing input terminal of a differential amplifier 20.

55 Het uitgangssignaal VD wordt voorts toegevoerd aan een bemonster- en houdschakeling 18, welke bovendien een bemonsterimpuls SP2 volgens figuur 6C krijgt toegevoerd, welke gedurende het vóóroplaadinterval TP van het signaal VQ het niveau ”1” krijgt. Het niveau van het signaal V0 gedurende dit interval TpThe output signal VD is further applied to a sample and hold circuit 18, which is additionally supplied with a sample pulse SP2 according to Figure 6C, which is given the level "1" during the precharge interval TP of the signal VQ. The level of the signal V0 during this interval Tp

Claims

192485 4 is therefore sampled and held by the circuit 18 in the form of the signal HN, according to Figure 6E, which is supplied to a further sampling and holding circuit 19, which is additionally supplied with the sampling pulse SP1. The signal HN1 held by circuit 18 is therefore resampled by circuit 19 and retained as signal HN2 of Figure 6F, 5 which is applied to the non-reversing input terminal of differential amplifier 20. The voltage pulses EP 'occurring in the different held signals Hs, HN1 and HN2 according to Figures 6D, 6E and 6F respectively form penetrated (jumped-in) pulse components, which are caused by the fact that the sampling pulses SP1 and SP2 are connected via the capacitance between penetrate the gate electrode and the supply electrode of the field effect transistor 11 (see figure 1) of the sample and hold circuit 10 into the output signal. Since the signal Hs held by the sample and hold circuit 17 constitutes the sampled value of the output signal VQ during the signal interval Ts, the held signal Hs will contain both the desired signal component and the noise component. Since the HN1 held by the sampling hold circuit 18 forms the sampled signal value of the output signal VQ 15 during the precharge interval TP, this held signal Hi will therefore not contain a signal component, but only the noise component. As a result, by subtracting the signal Hn1 from the signal Hs, elimination of the noise component can be obtained. Since the two signals Hs and Hn respectively form sampled and held values of the output signal V0 at different times, there is a phase difference between the pulses penetrated into the two signals, as shown in Figures 6D and 6E. When the difference between the two held signals Hs and HN1 is formed, the pulses penetrated therefore appear and remain as shown. In the embodiment shown in Figure 5, however, the held signal HN1 is subjected to further sampling (and holding) by the sampling pulse SP1, so that the pulse penetrated into the signal HN2 then held by the circuit 19 has the same phase as that in the held signal Hs shows. That is, the two sample and hold circuits 18 and 19 have the same effect as the delay line 15 of the embodiment of Figure 3. The differential amplifier 20 will therefore output the output terminal 1b an output signal Sout which does not contain a noise component and from which the impulse component invaded during the previous sampling and holding has been effectively eliminated or suppressed, as shown in Figure 6G. As will be apparent from the foregoing, by applying the invention, the noise component resulting from the precharge in the signal recording circuit following the charge coupled image pickup device can be effectively eliminated or reduced. Since, in the embodiments described above, an information carrier or minority carrier stored in the charge-coupled device serves an electron, in the described detection or processing of the output output charged, first precharge of the capacitance 6 to the reference level and then discharge in dependence on the information loading is applied. It will be understood, however, that when the minority carrier is formed not by an electron, but by a hole, the charge stored in the capacitance 6 must be pre-discharged to the reference level, after which the charge of the capacitance 6 takes place in accordance with the information charge . It will be appreciated that in the particular case, the discharge-induced noise component can be eliminated or suppressed in a similar manner as in the embodiments described above, in which the minority carrier is formed by an electron. Furthermore, it will be appreciated that the present improvement can be applied not only to a charge-coupled device (CCD) designed as a charge transfer element, but also to other charge-transfer elements such as bucket chain type (BBD) elements. Finally, it is noted that the present improvement can also be applied to a so-called "interline" type image pickup device designed as a charge-coupled device; such an image pickup device differs from that of Figure 1, which is of the "frame transfer" type, which has been previously translated by video image transfer.

A semiconductor video camera comprising a semiconductor image pickup circuit of the charge-coupled 55 type (CCD type) with matrix-detecting photo-detecting elements, a vertical shift register for shifting charges generated in the photo-detecting elements in a vertical direction, a horizontal shift register for the shifting a charge of the vertical 192485 shift register in the horizontal direction and to generate a pulsed video intelligence signal, a misremoval circuit with a first sample holding circuit coupled to the horizontal shift register and recording the first clock signal at the same frequency as that from a clock signal driving the horizontal shift register, a second sample holding circuit, which is coupled to the horizontal shift register and is parallel to the first sampling holding circuit and records a second clock signal at the same frequency as that of the clock signal driving the horizontal shift register, a third sample holding circuit coupled to the output of the second sampling holding circuit and recording a third clock signal at the same frequency as the clock signal driving the horizontal shift register and a differential amplifier which records the output of the first sample holding circuit inverting input and the output of the third sample holding circuit at its non-inverting input, characterized in that at the output section the horizontal shift register is coupled to a pre-charging circuit (6-8) with a capacitor (6) connected via a pre-charging transistor (7 ) is maintained at a reference voltage on the basis of a precharge pulse (Pa) which occurs at the same frequency as that of the clock signal driving the horizontal shift register during its duration and then discharged to the level of the video intelligence signal, respectively. , the first and third clock signals (Sp1) are in phase with each other and have a phase that corresponds to a signal portion of the output of the pre-circuit (6-8), which corresponds to the voltage on the capacitor, and that the clock signal (Sp2) is out of phase relative to the first and third clock signals (Sp1) and has a phase corresponding to the reference voltage portion of the output of the pre-circuit (6-8).

Signal recording circuit according to claim 1, characterized in that the means for outputting a differential output signal consists of means for forming the difference between a signal obtained by delaying the charge detecting signal and the original charge detecting signal, and further by means for sampling retention of a reference level signal portion of the delayed charge detection signal.

Signal recording circuit according to claim 2, characterized by a delay circuit for delaying the charge detection signal and by a differential amplifier for forming the difference between the charge detection signal and the delayed charge detection signal.

A signal recording circuit according to claim 1, characterized in that the means for outputting a difference output signal consists of means for forming the difference between a sampled and held sample of the signal portion of the charge detecting signal and a sampled and held sample of the reference level signal portion of the charge detection signal.

A signal recording circuit according to claim 4, characterized by a sample and hold circuit for sampling and holding a sample of the signal portion of the charge detection signal, and further by two sampling and holding circuits for sampling and holding a sample of a precharge level portion of the charge detection signal. and for delaying the held signal portion. Hereby 3 sheets drawing