JPH055434B2 - - Google Patents

Info

Publication number
JPH055434B2
JPH055434B2 JP59250584A JP25058484A JPH055434B2 JP H055434 B2 JPH055434 B2 JP H055434B2 JP 59250584 A JP59250584 A JP 59250584A JP 25058484 A JP25058484 A JP 25058484A JP H055434 B2 JPH055434 B2 JP H055434B2
Authority
JP
Japan
Prior art keywords
output
charge transfer
signal
circuit
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59250584A
Other languages
Japanese (ja)
Other versions
JPS61129964A (en
Inventor
Masashi Kantani
Hiroshi Tamayama
Takashi Yano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP59250584A priority Critical patent/JPS61129964A/en
Publication of JPS61129964A publication Critical patent/JPS61129964A/en
Publication of JPH055434B2 publication Critical patent/JPH055434B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は電荷転送装置の出力回路に係り、具体
的には電荷転送装置の出力部の低雑音化に関す
る。
DETAILED DESCRIPTION OF THE INVENTION TECHNICAL FIELD The present invention relates to an output circuit of a charge transfer device, and specifically relates to reducing noise in an output section of a charge transfer device.

背景技術 電荷結合素子(以下、CCDと記す。)を用いた
撮像装置等に応用される電荷転送装置では、転送
された信号電荷を最終的に蓄積し、信号電荷に応
じた電圧を読み出すための拡散容量がCCDを構
成する基板上に形成されている。この拡散容量
は、正確に信号電荷を検出するために、拡散容量
に信号電荷が転送される直前に周期的に所定電位
にリセツトされるが、このリセツト動作に起因し
て生ずる熱雑音によりリセツト直後の拡散容量に
おける電位、換言すればCCDの出力電圧レベル
が変動する。
BACKGROUND ART In a charge transfer device applied to an imaging device using a charge-coupled device (hereinafter referred to as CCD), a charge transfer device is used to finally accumulate transferred signal charges and read out a voltage corresponding to the signal charges. A diffusion capacitance is formed on the substrate that constitutes the CCD. In order to accurately detect the signal charge, this diffusion capacitor is periodically reset to a predetermined potential just before the signal charge is transferred to the diffusion capacitor. The potential in the diffusion capacitance of the CCD, in other words, the output voltage level of the CCD changes.

このようなリセツト動作時に生ずる熱雑音の影
響をなくすために一般に、電荷転送装置の出力回
路に相関二重サンプリング回路が用いられてい
る。相関二重サンプリング回路は周知のように、
たとえば、電荷転送装置の拡散容量から得られる
信号出力を、所定の電位レベルにクランプした直
後のコンデンサにホールドし、この電圧を後にサ
ンプリングしてホールドすることによつて、信号
出力から零レベルを差し引いた信号成分を得るこ
とができる。したがつて、最終的な信号出力には
零レベルの変動による雑音成分が含まれていな
い。
In order to eliminate the influence of thermal noise generated during such a reset operation, a correlated double sampling circuit is generally used in the output circuit of the charge transfer device. As is well known, the correlated double sampling circuit is
For example, by holding the signal output obtained from the diffused capacitance of a charge transfer device in a capacitor that has just been clamped to a predetermined potential level, and later sampling and holding this voltage, the zero level can be subtracted from the signal output. It is possible to obtain signal components that are Therefore, the final signal output does not include noise components due to zero level fluctuations.

このサンプリング回路では通常、サンプリング
パルスで信号電圧をサンプリングしている。しか
しこのサンプリングパルスは、その立上りおよび
立下りが急峻なため、サンプルされた信号電圧に
は、サンプリングパルスの立上りおよび立下りに
対応してスパイク雑音が重畳される。
This sampling circuit typically samples the signal voltage using a sampling pulse. However, since this sampling pulse has steep rises and falls, spike noise is superimposed on the sampled signal voltage corresponding to the rises and falls of the sampling pulse.

そこで従来は、相関二重サンプリング回路の出
力の低域フイルタを接続し、これによつて信号電
圧のスパイク雑音を除去していた。
Conventionally, therefore, a low-pass filter was connected to the output of the correlated double sampling circuit, thereby removing spike noise in the signal voltage.

しかしながら一般に、フイルタ回路は集積回路
化が困難であるので集積回路化されたCCDとの
両立性が低く、上述の低域フイルタを電荷転送装
置の出力部に用いると、電荷転送装置が大型化す
るという問題がある。
However, in general, filter circuits are difficult to integrate into integrated circuits, so they are not compatible with integrated circuit CCDs, and if the above-mentioned low-pass filter is used in the output section of a charge transfer device, the charge transfer device will become larger. There is a problem.

またスパイク除去のために低域フイルタを用い
ると、信号成分のうち高周波成分を遮断してしま
うために、電荷転送装置を例えば撮像装置に用い
る場合には画像における解像度の低下を招くとい
う問題もあつた。
Furthermore, when a low-pass filter is used to remove spikes, it blocks high-frequency components of the signal components, so when a charge transfer device is used in an image pickup device, for example, there is a problem that the resolution of the image decreases. Ta.

目 的 本発明はこのような従来技術の欠点を解消し、
低域フイルタを用いずにサンプリング動作時に生
ずるスパイクを信号成分より除去することができ
る電荷転送装置の出力回路を提供することを目的
とする。
Purpose The present invention solves the drawbacks of the prior art,
It is an object of the present invention to provide an output circuit for a charge transfer device that can remove spikes generated during sampling operations from signal components without using a low-pass filter.

発明の開示 本発明によれば、電荷転送路と、電荷転送路か
ら転送された信号電荷を受けて蓄積する蓄積手段
と、蓄積手段を所定の電位にリセツトするリセツ
ト手段とを有する電荷転送装置から、信号電荷に
応じた出力を取り出す電荷転送装置の出力回路
は、蓄積手段の出力を所定の電圧に一時的にクラ
ンプするクランプ手段と、クランプののち蓄積手
段の出力をサンプリングして保持する第1のサン
プルホールド手段と、第1のサンプルホールド手
段に同期して所定の電気に固定された信号をサン
プリングして保持する第2のサンプルホールド手
段と、第1および第2のサンプルホールド手段の
出力の差に応じた信号を出力する演算手段とを有
するものである。
DISCLOSURE OF THE INVENTION According to the present invention, a charge transfer device including a charge transfer path, storage means for receiving and accumulating signal charges transferred from the charge transfer path, and reset means for resetting the storage means to a predetermined potential. , an output circuit of a charge transfer device that takes out an output according to a signal charge includes a clamping means that temporarily clamps the output of the storage means to a predetermined voltage, and a first circuit that samples and holds the output of the storage means after clamping. a second sample and hold means for sampling and holding a predetermined electrically fixed signal in synchronization with the first sample and hold means; and calculation means for outputting a signal according to the difference.

本発明によれば、電荷転送路と、電荷転送路か
ら転送された信号電荷を受けて蓄積する蓄積手段
と、蓄積手段を所定の電位にリセツトするリセツ
ト手段とを有する電荷転送装置から、信号電荷に
応じた出力を取り出す電荷転送装置の出力回路
は、蓄積手段の出力を所定の電位に一時的にクラ
ンプする手段と、クランプ手段の出力を受けてこ
の出力の正相および逆相の信号を出力する回路手
段と、前記クランプののち、前記回路手段の正相
の出力信号をサンプリングして保持する第1のサ
ンプルホールド手段と、第1のサンプルホールド
手段に同期して、前記回路手段の逆相の出力信号
をサンプリングして保持する第2のサンプルホー
ルド手段と、第1および第2のサンプルホールド
手段の出力の差に応じた信号を出力する演算手段
とを有するものである。
According to the present invention, signal charges are transferred from a charge transfer device having a charge transfer path, an accumulation means for receiving and accumulating signal charges transferred from the charge transfer path, and a reset means for resetting the accumulation means to a predetermined potential. The output circuit of the charge transfer device that takes out an output according to the output includes a means for temporarily clamping the output of the storage means to a predetermined potential, and a means for receiving the output of the clamping means and outputting signals in the positive and negative phases of this output. circuit means for sampling and holding the positive-phase output signal of the circuit means after the clamping; The second sample and hold means samples and holds the output signal of the second sample and hold means, and the calculation means outputs a signal corresponding to the difference between the outputs of the first and second sample and hold means.

実施例の説明 次に添付図面を参照して本発明に係る電荷転送
装置の出力回路の実施例を詳細に説明する。
DESCRIPTION OF EMBODIMENTS Next, embodiments of an output circuit of a charge transfer device according to the present invention will be described in detail with reference to the accompanying drawings.

第2図を参照すると、P型シリンコン基板12
の主表面にゲートの電極11のアレイが形成さ
れ、これによつて例えば2相駆動のCCD転送路
が構成されている。その終端付近には、N型拡散
領域14が形成され、これは接続線15によつて
増幅器20に接続されている。
Referring to FIG. 2, a P-type silicon substrate 12
An array of gate electrodes 11 is formed on the main surface of the substrate, thereby configuring, for example, a two-phase drive CCD transfer path. Near its termination, an N-type diffusion region 14 is formed, which is connected to an amplifier 20 by a connecting line 15.

拡散領域14は静電容量CDを有し、同じく基
板12の表面に形成されたリセツトゲート18
と、基板12の表面付近にその中に形成されたN
型拡散領域16とによつてリセツトトランジスタ
TRを構成している。領域16は所定の基準電圧
VRを有する電源22に接続されている。
The diffusion region 14 has a capacitance C D and also has a reset gate 18 formed on the surface of the substrate 12.
and N formed near the surface of the substrate 12.
Reset transistor by type diffusion region 16
It constitutes TR. Area 16 is a predetermined reference voltage
It is connected to a power supply 22 having V R .

各ゲート電極11に第3図a,bに示すタイミ
ングで水平転送パルスφH1,φH2が印加され
ると、ゲート電極11によつて順次形成される電
位の井戸に従つて基板12の表面付近を信号電極
Qが順次、転送され、最終的に拡散層14による
拡散容量CDに蓄積される。この電荷Qは、バツ
フアアンプ20を介してCCDの信号の力VOSとし
て取り出される。
When horizontal transfer pulses φH1 and φH2 are applied to each gate electrode 11 at the timing shown in FIG. The electrodes Q are sequentially transferred and finally accumulated in the diffusion capacitance C D by the diffusion layer 14. This charge Q is taken out via the buffer amplifier 20 as the CCD signal power V OS .

ここで拡散量CDに信号電荷が転送される直前、
例えば時刻t1でリセツトパルスφRSがゲート18
に印加される(第3図c)。この結果、拡散容量
14は、ゲート18によつて形成されたチヤネル
によつて他のN型拡散層16に接続され、これを
通してリセツト電源22によりリセツト電圧VR
のレベルにリセツトされる。この時のCCDの出
力電圧VOSは第3図dに示すように、時刻t1〜t2
間でゲート18がON状態となつたときに抵抗と
して作用することに起因する熱雑音NTが重畳し
た波形となる。
Immediately before the signal charge is transferred to the diffusion amount C D ,
For example, at time t1 , the reset pulse φRS is applied to the gate 18.
(Figure 3c). As a result, the diffusion capacitance 14 is connected to the other N-type diffusion layer 16 by the channel formed by the gate 18, through which the reset voltage V R is applied by the reset power supply 22.
will be reset to the level of The output voltage V OS of the CCD at this time varies from time t 1 to t 2 as shown in Fig. 3d.
The waveform has a superimposed thermal noise NT caused by the gate 18 acting as a resistor when it is in the ON state.

従つて時刻t2〜t4間における出力電圧VOSは、
熱雑音の影響により変動するレベルのリセツトパ
ルスφRS立下り時点t2における値に応じて変動
し、それに応じて信号電荷の拡散容量14への転
送が終了した後の時刻t5〜t6間における出力電圧
VOSのレベルも変動することとなる。このような
リセツト動作に起因して生ずる熱雑音の影響をな
くすために相関二重サンプリング法という手法が
知られている。
Therefore, the output voltage V OS between time t 2 and t 4 is
The reset pulse φRS whose level fluctuates due to the influence of thermal noise varies depending on the value at the falling time t2 , and the level between time t5 and t6 after the transfer of the signal charge to the diffusion capacitor 14 is completed accordingly. output voltage
The level of V OS will also fluctuate. In order to eliminate the influence of thermal noise caused by such a reset operation, a technique called a correlated double sampling method is known.

本発明は、この相関二重サンプリング法に固有
のスパイク雑音を、従来使用されているように低
域フイルタを用いることなく除去するものであ
り、その実施例を第1図に示す。同図において、
バツフアアンプ20(第2図)の出力30は、ク
ランプコンデンサCcを介してクランプ回路32に
接続されている。クランプ回路32は、拡散容量
14をリセツト後、クランプパルスφCPに応動
してコンデンサCcを所定のレベルに一時的にクラ
ンプする回路である。
The present invention eliminates the spike noise inherent in this correlated double sampling method without using a conventionally used low-pass filter, and an embodiment thereof is shown in FIG. In the same figure,
An output 30 of the buffer amplifier 20 (FIG. 2) is connected to a clamp circuit 32 via a clamp capacitor C c . The clamp circuit 32 is a circuit that, after resetting the diffusion capacitance 14, temporarily clamps the capacitor C c to a predetermined level in response to the clamp pulse φCP.

クランプ回路32の出力33は、第1のサンプ
ルホールド回路34に接続され、後者の出力35
は、一方ではホールドコンデンサCH1を介して接
地され、他方では差動増幅器54の非反転入力
(+)に接続されている。サンプルホールド回路
34は、サンプリングパルスφSPに応動して入力
33の電圧をサンプリングし、コンデンサCH1
保持させる回路である。
The output 33 of the clamp circuit 32 is connected to a first sample and hold circuit 34 and the output 35 of the latter
is grounded via the hold capacitor C H1 on the one hand, and connected to the non-inverting input (+) of the differential amplifier 54 on the other hand. The sample and hold circuit 34 is a circuit that samples the voltage of the input 33 in response to the sampling pulse φSP and holds it in the capacitor C H1 .

差動増幅器54の反転入力(−)55には第2
のサンプリング回路50が接続され、これは第1
のサンプリング回路34と実質的に同じ構成を有
し、同じサンプリングパルスφSPが供給される。
ただし、その入力51には、電源52によつて所
定の電圧VKが固定的に供給されている。反転入
力55はまた、コンデンサCH1と実質的に同じコ
ンデンサCH2を介して接地されている。差動増幅
器54は、両入力35と55の差に応じた電圧を
出力56に出力する演算回路である。
The inverting input (-) 55 of the differential amplifier 54 has a second
sampling circuit 50 is connected, which is the first
It has substantially the same configuration as the sampling circuit 34 of , and is supplied with the same sampling pulse φSP.
However, a predetermined voltage VK is fixedly supplied to the input 51 by a power supply 52. The inverting input 55 is also connected to ground via a capacitor C H2 which is substantially the same as capacitor C H1 . The differential amplifier 54 is an arithmetic circuit that outputs a voltage corresponding to the difference between the two inputs 35 and 55 to the output 56.

ところで端子30よりCCDの信号出力VOSが入
力され、例えば第3図eに示すタイミングで、即
ち拡散容量CDがリセツトされた直後に出力され
るクランプパルスφCPによりクランプ用コンデ
ンサCcを所定レベルまで充電し、リセツト時にお
けるCCDの信号電圧VOS(零レベル)を一定電圧
にクランプする。
By the way, the signal output VOS of the CCD is inputted from the terminal 30, and the clamping capacitor Cc is set to a predetermined level by the clamp pulse φCP outputted at the timing shown in FIG. 3e, that is, immediately after the diffusion capacitance CD is reset. The CCD signal voltage V OS (zero level) at reset is clamped to a constant voltage.

その後、水平転送パルスφH1,φH2によつ
て水平転送路から拡散容量CDへの信号電荷の転
送が開始される。転送動作が終了した時点、例え
ば第3図における時刻t5から時刻t6に至る期間内
にサンプリングパルスφSPがサンプルホールド回
路34に入力され、信号電圧VOSのサンプリング
動作が行われる。たとえば、このときの信号電圧
VOSが第4図aに示すような変化を示している
と、信号電圧VOSは同図bに示すタイミングで出
力されるサンプリングパルスφSPによりサンプリ
ングされ、サンプルホールド用コンデンサCH1
より各サンプリングパルスの立下り時点でホール
ドされる(第4図c)。この時、第4図cに示す
ように信号電圧VOSがサンプリングされると、サ
ンプルホールド回路34の出力電圧VH1にはサン
プリングパルスの立上り、立下り時点でスパイク
100,102が重畳される。従来回路では、サ
ンプルホールド回路34の出力信号の低域成分を
除去する低域フイルタによりこのスパイクを除去
していた。
Thereafter, the horizontal transfer pulses φH1 and φH2 start transferring the signal charges from the horizontal transfer path to the diffusion capacitor C D. When the transfer operation is completed, for example within the period from time t 5 to time t 6 in FIG. 3, the sampling pulse φSP is input to the sample hold circuit 34, and the sampling operation of the signal voltage V OS is performed. For example, the signal voltage at this time
When V OS shows a change as shown in Figure 4 a, the signal voltage V OS is sampled by the sampling pulse φSP output at the timing shown in Figure 4 b, and each sampling pulse is It is held at the falling edge of (FIG. 4c). At this time, when the signal voltage V OS is sampled as shown in FIG. 4c, spikes 100 and 102 are superimposed on the output voltage V H1 of the sample and hold circuit 34 at the rising and falling points of the sampling pulse. In the conventional circuit, this spike was removed by a low-pass filter that removes the low-frequency components of the output signal of the sample-and-hold circuit 34.

本実施例ではこのような低域フイルタを使用せ
ず、サンプルホールド回路34およびコンデンサ
CH1と回路特性がそれぞれ実質的に同じな第2の
サンプルホールド回路50およびコンデンサCH2
を使用し、2つのサンプルホールド回路34およ
び50で実質的に同じようなスパイク雑音を発生
させ、両者のスパイク雑音を差動増幅器54によ
つて相殺するように構成されている。
In this embodiment, such a low-pass filter is not used, and the sample-hold circuit 34 and capacitor are used.
a second sample-and-hold circuit 50 and a capacitor C H2 each having substantially the same circuit characteristics as C H1 ;
, the two sample and hold circuits 34 and 50 generate substantially similar spike noises, and the differential amplifier 54 cancels out the spike noises of both.

より詳細には、第1のサンプルホールド回路3
4でサンプリングを行なうのと同じタイミングで
サンプルホールド回路50により固定電源52に
よる電圧VKがサンプリングされ、コンデンサCH2
に保持される。このサンプルホールドされた波形
VH2を第4図dに示す。この電圧VH2には電圧VH1
のと同相のスパイク104,106が乗つている
ので、これらの電圧VH1,VH2が差動増幅器54
に入力され、相互に減算されることにより、その
出力端56にはスパイクが実質的に除去された信
号VOUTが得られる。
More specifically, the first sample and hold circuit 3
At the same timing as the sampling in step 4, the sample and hold circuit 50 samples the voltage V K from the fixed power supply 52, and the voltage V K from the fixed power supply 52 is sampled by the sample hold circuit 50 .
is maintained. This sample held waveform
V H2 is shown in Figure 4d. This voltage V H2 has a voltage V H1
Since spikes 104 and 106 that are in phase with the voltages V H1 and V H2 are applied to the differential amplifier 54
By subtracting each other from each other, a signal V OUT from which spikes have been substantially removed is obtained at its output terminal 56 .

次に本発明の他の実施例を第5図に示す。本実
施例が第1図に示した実施例と構成上、異なる点
は、クランプ回路32の出力33とサンプリング
回路34,50の各入力62,64との間に差動
増幅器60を設け、差動増幅器60の両差動出力
をそれぞれ、サンプリング回路34,50の入力
信号とするようにしたことである。増幅器60
は、非反転出力62には入力33と同相の信号
を、反転出力64には逆相の信号を出力する回路
である。
Next, another embodiment of the present invention is shown in FIG. This embodiment differs in structure from the embodiment shown in FIG. Both differential outputs of the dynamic amplifier 60 are used as input signals to the sampling circuits 34 and 50, respectively. amplifier 60
is a circuit that outputs a signal having the same phase as the input 33 to the non-inverting output 62 and outputting a signal having the opposite phase to the inverting output 64.

上記構成において、第1図の実施例と同様に、
クランプ回路32により一定電圧にクランプされ
た後の信号電圧VOSは差動増幅器60により二つ
の差動出力、すなわち正相、逆相の二つの信号が
得られる。これら二つの信号がそれぞれ、同一の
サンプリングパルスφSPにより駆動されるサンプ
ルホールド回路34,50によりサンプリングさ
れ、コンデンサCH1,CH2に保持される。このと
き、コンデンサCH2に保持される電圧VH2aを第4
図fに示す。なおコンデンサCH1には、第1図の
実施例と同様の電圧波形、すなわち、たとえば第
4図cの電圧VH1が現われる。これらからわかる
ように両電圧VH1,VH2aには同相でスパイクが乗
つており、しかも信号成分は互いに位相が180°異
なるので、差動増幅器54の出力端にはスパイク
100,102,108,110が除去された
2VH1に相当する電圧(VH2=−VH1)が得られる
ことになる。
In the above configuration, similar to the embodiment shown in FIG.
After the signal voltage V OS is clamped to a constant voltage by the clamp circuit 32, the differential amplifier 60 generates two differential outputs, that is, two signals of positive phase and negative phase. These two signals are sampled by sample and hold circuits 34 and 50 driven by the same sampling pulse φSP, respectively, and held in capacitors C H1 and C H2 . At this time, the voltage V H2a held in the capacitor C H2 is
Shown in Figure f. Note that a voltage waveform similar to that of the embodiment shown in FIG. 1, that is, a voltage V H1 shown in FIG. 4c, for example, appears on the capacitor C H1 . As can be seen from these, spikes are superimposed on both voltages V H1 and V H2a in the same phase, and since the signal components have a phase difference of 180°, the output terminal of the differential amplifier 54 has spikes 100, 102, 108, 110 removed
A voltage corresponding to 2V H1 (V H2 = -V H1 ) is obtained.

このように本実施例によればスパイクを除去し
た上に、より大きい信号電圧が得られる。尚、上
記二つの実施例における各回路要素はCCD基板
上に集積化し得るものである。
As described above, according to this embodiment, not only spikes are removed, but also a larger signal voltage can be obtained. Note that each circuit element in the above two embodiments can be integrated on a CCD substrate.

効 果 本発明によれば低域フイルタを用いずに、相関
二重サンプリングにおけるサンプリング時に発生
するスパイクノイズを除去することができる。
Effects According to the present invention, spike noise generated during sampling in correlated double sampling can be removed without using a low-pass filter.

したがつて、電荷転送装置の出力回路を小型化
でき、しかも本発明を撮像装置に使用する場合に
は、特定の周波数帯域の信号成分を遮断すること
がないので、これによる画像解像度の劣化がな
い。
Therefore, the output circuit of the charge transfer device can be miniaturized, and when the present invention is used in an imaging device, there is no need to block signal components in a specific frequency band, so there is no deterioration in image resolution due to this. do not have.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る電荷転送装置の出力回路
の一実施例を示す回路図、第2図は本発明による
出力回路が適用される電荷転送装置の構成を示す
回路図、第3図は第2図に示した電荷転送装置の
各部の動作を示す波形図、第4図は第1図および
第5図に示した出力回路の動作を示す波形図、第
5図は本発明の他の実施例を示す回路図である。 主要部分の符号の説明、32……クランプ回
路、34,50……サンプルホールド回路、5
4,60……差動増幅器。
FIG. 1 is a circuit diagram showing an embodiment of the output circuit of a charge transfer device according to the present invention, FIG. 2 is a circuit diagram showing the configuration of a charge transfer device to which the output circuit according to the present invention is applied, and FIG. FIG. 2 is a waveform diagram showing the operation of each part of the charge transfer device, FIG. 4 is a waveform diagram showing the operation of the output circuit shown in FIGS. 1 and 5, and FIG. 5 is a waveform diagram showing the operation of the output circuit shown in FIGS. FIG. 2 is a circuit diagram showing an example. Explanation of symbols of main parts, 32...clamp circuit, 34, 50...sample hold circuit, 5
4,60...Differential amplifier.

Claims (1)

【特許請求の範囲】 1 蓄積した電荷を順次出力側に転送する電荷転
送路と、該電荷転送路の出力端に形成されて該電
荷転送路から転送された信号電荷を順次検出して
読み出すための検出手段と、該検出手段から読み
出した信号電荷を出力する出力手段と、前記検出
手段を周期的に所定の電位にリセツトするリセツ
ト手段とを有する電荷転送装置から、信号電荷に
応じた出力を取り出す電荷転送装置の出力回路に
おいて、該出力回路は、 前記出力手段の出力を所定の電圧に一時的にク
ランプするクランプ手段と、 該クランプののち前記出力手段の出力をサンプ
リングして保持する第1のサンプルホールド手段
と、 第1のサンプルホールド手段に同期して所定の
電位に固定された信号をサンプリングして保持す
る第2のサンプルホールド手段と、 第1および第2のサンプルホールド手段の出力
の差に応じた信号を出力する演算手段とを有する
ことを特徴とする電荷転送装置の出力回路。 2 蓄積した電荷を順次出力側に転送する電荷転
送路と、該電荷転送路の出力端に形成されて該電
荷転送路から転送された信号電荷を順次検出して
読み出すための検出手段と、該検出手段にて読み
出した信号電荷を出力する出力手段と、前記検出
手段を周期的に所定の電位にリセツトするリセツ
ト手段とを有する電荷転送装置から、信号電荷に
応じた出力を取り出す電荷転送装置の出力回路に
おいて、該出力回路は、 前記出力手段の出力を所定の電圧に一時的にク
ランプするクランプ手段と、 該クランプ手段の出力を受けて該出力の正相お
よび逆相の信号を出力する回路手段と、 前記クランプののち、該回路手段の正相の出力
信号をサンプリングして保持する第1のサンプル
ホールド手段と、 第1のサンプルホールド手段に同期して、前記
回路手段の逆相の出力信号をサンプリングして保
持する第2のサンプルホールド手段と、 第1および第2のサンプルホールド手段の出力
の差に応じた信号を出力する演算手段とを有する
ことを特徴とする電荷転送装置の出力回路。
[Claims] 1. A charge transfer path for sequentially transferring accumulated charges to an output side, and a charge transfer path formed at the output end of the charge transfer path to sequentially detect and read signal charges transferred from the charge transfer path. A charge transfer device having a detection means, an output means for outputting the signal charge read from the detection means, and a reset means for periodically resetting the detection means to a predetermined potential outputs an output according to the signal charge. The output circuit of the charge transfer device to be taken out includes: clamping means for temporarily clamping the output of the outputting means to a predetermined voltage; and a first clamping means for sampling and holding the output of the outputting means after the clamping. a second sample and hold means for sampling and holding a signal fixed at a predetermined potential in synchronization with the first sample and hold means; 1. An output circuit for a charge transfer device, comprising: arithmetic means for outputting a signal according to a difference. 2. A charge transfer path that sequentially transfers the accumulated charges to the output side, a detection means formed at the output end of the charge transfer path and sequentially detects and reads out the signal charges transferred from the charge transfer path, and A charge transfer device for extracting an output corresponding to a signal charge from a charge transfer device having an output means for outputting a signal charge read out by a detection means, and a reset means for periodically resetting the detection means to a predetermined potential. The output circuit includes: a clamping means for temporarily clamping the output of the outputting means to a predetermined voltage; and a circuit receiving the output of the clamping means and outputting signals of positive phase and negative phase of the output. means, first sample and hold means for sampling and holding the positive phase output signal of the circuit means after the clamping, and an opposite phase output of the circuit means in synchronization with the first sample and hold means. An output of a charge transfer device characterized by having a second sample and hold means for sampling and holding a signal, and an arithmetic means for outputting a signal according to the difference between the outputs of the first and second sample and hold means. circuit.
JP59250584A 1984-11-29 1984-11-29 Output circuit of charge transfer device Granted JPS61129964A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59250584A JPS61129964A (en) 1984-11-29 1984-11-29 Output circuit of charge transfer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250584A JPS61129964A (en) 1984-11-29 1984-11-29 Output circuit of charge transfer device

Publications (2)

Publication Number Publication Date
JPS61129964A JPS61129964A (en) 1986-06-17
JPH055434B2 true JPH055434B2 (en) 1993-01-22

Family

ID=17210060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250584A Granted JPS61129964A (en) 1984-11-29 1984-11-29 Output circuit of charge transfer device

Country Status (1)

Country Link
JP (1) JPS61129964A (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2693426B2 (en) * 1986-10-27 1997-12-24 ソニー株式会社 Sampling hold circuit
JPS63305678A (en) * 1987-06-08 1988-12-13 Fuji Photo Film Co Ltd Processing circuit for output signal of solid-state image pickup element
JPH04147498A (en) * 1990-10-09 1992-05-20 Nec Corp Sample-and-hold circuit
JPH04238473A (en) * 1991-01-23 1992-08-26 Nec Corp Picture signal processing circuit
JPH06334483A (en) * 1993-05-21 1994-12-02 Matsushita Electric Ind Co Ltd Switched capacitor sample-and-hold circuit
JP3573849B2 (en) * 1995-11-10 2004-10-06 富士通株式会社 Amplifier circuit
FR2774235B1 (en) * 1998-01-23 2000-06-16 Proengin DEVICE FOR AMPLIFYING A LOW INTENSITY SIGNAL
JP4536234B2 (en) * 2000-09-18 2010-09-01 新日本無線株式会社 Charge coupled device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172892A (en) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp Test equipment of solid-state image pickup element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172892A (en) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp Test equipment of solid-state image pickup element

Also Published As

Publication number Publication date
JPS61129964A (en) 1986-06-17

Similar Documents

Publication Publication Date Title
US6211914B1 (en) Apparatus for reading signals out of solid-state image sensing device
JPS6134798A (en) Output signal processing circuit of charge transfer element
JPS6215960B2 (en)
JPS6255349B2 (en)
JPH055434B2 (en)
JP2576860B2 (en) Imaging device
EP0395142B1 (en) Sensor circuit for correlated double signal sampling
US4719512A (en) Noise cancelling image sensor
US4698686A (en) Image-sensing system with noise eliminator
JPH0422394B2 (en)
JP3389949B2 (en) Noise elimination circuit for solid-state imaging device
JP3818711B2 (en) Correlated double sampling circuit
JPS6358968A (en) Charge coupled device
JP2522068B2 (en) Signal processing device for charge-coupled device
JPH0746844B2 (en) Signal readout device for solid-state imaging device
US6055016A (en) L-C low pass filter correlator
JP2652258B2 (en) CCD output circuit
US4412190A (en) Apparatus for processing CCD output signals
JPS6138624B2 (en)
JP3542636B2 (en) CCD signal readout circuit
JP2764808B2 (en) Method and apparatus for digitizing ccd data
JP2767878B2 (en) Output circuit of charge transfer device
JPS6332315B2 (en)
JP2002112117A (en) Solid-state image pickup device and system, correlated double sampling circuit
JPH099149A (en) Ccd image pickup signal processing circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term