NL1009262C2 - Werkwijze voor het fabriceren van duale-spannings-MOS-transistoren. - Google Patents

Description

WERKWIJZE VOOR HET FABRICEREN VAN DUALE-SPANNINGS-MOS-TRANSISTOREN

ACHTERGROND VAN DE UITVINDING 5

Gebied van de uitvinding

De uitvinding heeft in het algemeen betrekking op de fabricage van metaaloxidehalfgeleider(MOS)-transistoren, en meer in het bijzonder op de fabricage van 10 duale-spannings-MOS-transistoren.

Beschrijving van de gerelateerde stand van de techniek

Er bestaat thans een tendens om over een duale bedrijfsspanning te beschikken 15 voor sommige toepassingen in het diepe submicron-regime, waarbij de bedrijfsspanning van een keminrichting kleiner is dan de bedrijfsspanning van een invoer/uitvoer-inrichting als gevolg van het verkleinen van de kanaallengte. Het belangrijkste obstakel is echter dat het hoogspannings- en laagspannings-prestatievermogen van de inrichting niet tegelijkertijd toereikend zijn in het huidige proces.

20 Een werkwijze voor het fabriceren van MIS-type halfgeleider elementen wordt geopenbaard in Amerikaans octrooi schrift US-A-5.834.347. In deze werkwijze worden onder meer stappen gebruikt van het vormen van een fotolaklaag op een substraat, het uitvoeren van een grote-hoek-helling-ionen implantatie en het verwijderen van de fotolaklaag.

25 Figuren IA tot en met IE illustreren conventionele processen voor het fabriceren van een duale-spannings-NMOS-transistor. Met verwijzing eerst naar figuur IA is het startmateriaal een licht gedoteerd (-5E14 tot 1E16 atomen/cm3)<100>silicumsubstraat 100. Vervolgens moeten actieve gebieden en veldgebieden worden gedefinieerd. Dit kan worden gedaan door het selectief oxideren van de veldgebieden 102 zodat ze worden 30 bedekt met een dik veldoxide, met gebruikmaking van het LOCOS-proces. Als alternatief kan ondiepe-geul-isolatietechniek worden toegepast voor het definiëren van de actieve gebieden. De n-put kan worden gefabriceerd door het implanteren van een n-type-doteringsmiddel in het p-substraat 100, met gebruikmaking van een fotolakmasker 1009262 2 (niet getoond), dat het p-substraat 100 bedekt maar het vooraf bepaalde n-put-gebied blootlegt, en dan de ionenimplantatie uit te voeren.

Met verwijzing naar figuur 1B wordt een eerste gate-oxidelaag over het substraat 100 gegroeid. Het eerste gate-oxide wordt dan gedeeltelijk geëtst, waarbij het alleen op 5 het bovenvlak van het substraat 100 overblijft dat gewenst is voor een hoogspannings-NMOS (HV NMOS). Deze achterblijvende eerste gate-oxidelaag is genummerd als 104a. Vervolgens wordt een ander gate-oxide-vormingsproces uitgevoerd voor het groeien van een overliggend gate-oxide 106, dat de eerste gate-oxide 104a en het blootgelegde bovenvlak van het substraat 100 voor de laagspannings-NMOS (LV NMOS) bedekt. 10 Daarom is het gate-oxide voor de HV NMOS de combinatie van de eerste gate-oxidelaag 104a en de overliggende gate-oxidelaag 106 en is derhalve dikker dan het gate-oxide voor de LV NMOS.

Met verwijzing naar figuur 1C wordt een polysiliciumlaag van circa 0,1~0,3 pm dik vervolgens aangebracht door middel van chemische dampdepositie (chemical vapor 15 deposition = CVD) over het gehele substraat 100. De belangrijkste techniek die wordt gebruikt voor het aanbrengen van polysilicium is lagedruk-chemische-dampdepositie (low pressure chemical vapor deposition = LPCVD) vanwege zijn uniformiteit, zuiverheid en efficiënte gebruik. De gatestructuur krijgt dan zijn patroon. In aansluiting op de blootlegging en ontwikkeling van de lak, wordt de polysiliciumfilm drooggeëtst, 20 met gebruikmaking van een fotolakmasker (niet getoond), voor het beschermen van de gewenste gebieden voor het vormen van gates, voor het vormen van een gate 108 voor HV NMOS en een andere gate 110 voor LV NMOS. De gatelengte van de gate 108 voor HV NMOS is gewoonlijk groter geconstrueerd dan de gatelengte van de gate 110 voor LV NMOS.

25 Als gevolg van de continue schaalverkleining van kanaallengte, zullen serieuze hete-ladingdrager-effecten tot onacceptabele vermindering van het prestatievermogen leiden. Om dit probleem te ondervangen worden alternatieve drainstructuren, licht gedoteerde drains (LDD) gebruikt. Aangezien alleen NMOS is geïllustreerd in figuur 1D, worden alleen de fabricageprocessen van de NMOS-LDD-structuur beschreven. Met 30 verwijzing naar figuur 1D wordt, voor het vormen van de NMOS-LDD-structuur, eerst een fotolakmasker (niet getoond) dat de PMOS bedekt gevormd. De drains van zowel de HV-NMOS als LV-NMOS worden dan gevormd door tenminste twee implantaties. Eén hiervan is zelfuitgericht ten opzichte van de gate-elektrode, en de andere is zelfuitgericht 1009262 3 ten opzichte van de gate-elektrode waaraan twee zijwand-afstandsstukken zijn gevormd.

Met verwijzing naar figuur 1D wordt een eerste ionenimplantatieproces uitgevoerd, zelfuitgericht ten opzichte van de gate-elektroden 108, 110, waarbij de overliggende gate-oxidelaag 106 en de eerste gate-oxidelaag 104a worden doordrongen 5 voor het vormen van licht gedoteerde segmenten 112, 114 voor HV NMOS respectievelijk LY NMOS. In NMOS-inrichtingen is de voorkeursdosis circa 1 ~5E 14 atomen/cm2 fosfor of arseen.

Met verwijzing naar figuur IE, wordt een gate-zijwand-afstandsstuk 120 dat een dikte van circa 0,08-0,10 pm heeft, gevormd. De processen van het vormen van het 10 afstandsstuk 120 omvatten: eerst, aanbrengen van een dielektrische laag over het substraat 100 en terugetsen. Dan wordt een zwaardere dosis doteringsmiddel geïmplanteerd om lage-soortelijke-weerstand-gebieden 122 van de draingebieden van zowel de HV NMOS als LV NMOS te vormen, die ook zijn samengevoegd met het licht gedoteerde gebied. Voor NMOS-inrichtingen is deze implantering arseen of fosfor met 15 een dosis van circa 1 El 5 atomen/cm2.

SAMENVATTING VAN DE UITVINDING

Het is daarom een doelstelling van de uitvinding om een werkwijze te verschaffen 20 voor het fabriceren van een duale-spannings-MOS-transistor, zodat het laagspannings- en hoogspannings-prestatievermogen van de inrichting tegelijkertijd toereikend zijn.

Een werkwijze voor het vormen van duale-spannings-MOS-transistoren, waarbij een HV MOS en een LV MOS, die beide licht gedoteerde drainstructuren hebben, worden gevormd over een actief gebied van een substraat, wordt verschaft. De werkwijze 25 omvat de volgende stappen: vormen van een fotolaklaag die de HV MOS blootlegt; uitvoeren van een grote-hoek-hellings-ionenimplantatie voor het vormen van bufferlagen die licht gedoteerde gebieden van de HV MOS overlappen; en verwijderen van de fotolaklaag.

30 KORTE BESCHRIJVING VAN DE TEKENINGEN

Andere doelstellingen, eigenschappen en voordelen van de uitvinding worden duidelijk aan de hand van de volgende gedetailleerde beschrijving van de de voorkeur 100926? 4 verdienende, maar niet beperkende uitvoeringsvormen. De beschrijving is gemaakt met verwijzing naar de begeleidende tekeningen.

Figuren IA tot en met IE zijn dwarsdoorsneden die de conventionele processtappen tonen van het fabriceren van een duale-spannings-MOS-transistor.

5 Figuren 2A tot en met 2F zijn dwarsdoorsneden die de processtappen tonen van het fabriceren van een duale-spannings-MOS-transistor overeenkomstig een voorkeursuitvoeringsvorm van de uitvinding.

BESCHRIJVING VAN DE VOORKEURSUITVOERINGSVORM

10

Met verwijzing naar figuur 2A is het startmateriaal bij voorkeur een licht gedoteerd (-5E14 tot 1E16 atomen/cm )<100>siliciumsubstraat 200. Vervolgens moeten actieve gebieden en veldgebieden worden gedefineerd. Dit kan worden gedaan door de veldgebieden 202 selectief te oxideren, zodat ze worden bedekt met een dik veldoxide, 15 met gebruikmaking van het LOCOS-proces. Als alternatief kan de ondiepe-geul-isolatietechniek worden toegepast om de actieve gebieden te definiëren. Zowel n- als p-kanaal-transistoren moeten in CMOS-technologieën op hetzelfde substraat worden gefabriceerd. Putten van tegenovergestelde dotering moeten in het substraat worden gevormd. In deze voorkeursuitvoeringsvonn is een licht gedoteerd p-type-substraat 20 genomen als een voorbeeld; daarom zou tenminste een π-put (niet getoond) gefabriceerd moeten worden. De n-put kan worden gefabriceerd door het implanteren van een n-type-doteringsmiddel in het p-substraat 200, met gebruikmaking van een fotolakmasker (niet getoond) dat het p-substraat 200 bedekt maar het vooraf bepaalde n-put-gebied blootlegt, met een voldoend hoge concentratie om de substraatdotering te overcompenseren en om 25 voldoende besturing over de p-type-dotering in de put te geven. De n-put-dotering is daarom bij voorkeur circa vijf tot tien maal hoger dan de dotering in het p-substraat 200. In de voorkeursuitvoeringsvorm worden de fabricage en structuur van duale-spannings-NMOS-transistoren genomen als voorbeelden van die van de duale-spannings-MOS-transistoren. De duale-spannings-NMOS-transistoren kunnen worden gevormd in een p-30 type-substraat, een p-put van een n-substraat, of een p-put van een dubbele-put-substraat.

Met verwijzing naar figuur 2B wordt, nadat het fotolakmasker voor p-put-implantatie is gestript, een eerste gate-oxidelaag over het substraat 200 gegroeid, gewoonlijk door middel van droge oxidatie in een chlooromgeving. Vervolgens wordt de 1009262 5 drempelspanning-instelimplantatie uitgevoerd. Bij voorkeur kan BF2 worden geïmplanteerd door het eerste gate-oxide, met een energieniveau van circa 50-100 keV, met een dosering van circa 1012~1013 atomen/cm2, maar de ionen krijgen niet genoeg energie om het veldoxide 202 te doordringen. In veel processen wordt een ander pre-5 gate-oxide gegroeid, waardoor deze implantering wordt uitgevoerd. Het wordt opnieuw afgestript in aansluiting op de implantering, en dan wordt het gate-oxide gegroeid. Het eerste gate-oxide wordt dan gedeeltelijk geëtst, waarbij het alleen op het bovenvlak van het substraat 200 achterblijft dat gewenst is voor een hoogspannings-NMOS (HV NMOS). Deze achtergelaten eerste gate-oxidelaag is genummerd als 204a. Vervolgens 10 wordt een ander gate-oxidevormingsproces uitgevoerd voor het groeien van een overliggend gate-oxide 206, dat het eerste gate-oxide 204a en het blootgelegde bovenvlak van het substraat 200 bedekt voor de laagspannings-NMOS (LV NMOS). De processen voor het vonnen van de overliggende gate-oxidelaag 206 kunnen soortgelijk zijn aan de processen voor het vormen van het eerste gate-oxide 204a. Daarom is het 15 gate-oxide voor de HV NMOS de combinatie van de eerste gate-oxidelaag 204a en de overliggende gate-oxidelaag 206 en is dus dikker dan het gate-oxide voor de LV NMOS.

Met verwijzing naar figuur 2C wordt een polysiliciumlaag, bij voorkeur circa 0,1-0,3 pm dik, vervolgens aangebracht door middel van chemische dampdepositie (CVD) over het gehele substraat 200. Polysilicium wordt bij voorkeur aangebracht door 20 de pyrolyse (dat wil zeggen thermische decompositie) van silaan (SiH4) in het temperatuurgebied rond 5S0~65O°C. De belangrijkste techniek die wordt gebruikt voor het aanbrengen van polysilicium is lagedruk-chemische- dampdepositie (LPCVD) vanwege zijn unifonniteit, zuiverheid en efficiënte gebruik. Drie processen worden gewoonlijk gebruikt in conventionele LPCVD-systemen. Het eerste proces maakt 25 gebruik van 100% SiH4 bij totale drukken van 0,3-1 torr, terwijl het tweede proces gebruik maakt van circa 25% SiH4 in een stikstof ladingdrager bij ongeveer dezelfde drukken. Een derde techniek, die wordt uitgevoerd in isothermische verticale-stroom-reactorconfiguraties, maakt gebruikt van 25% SiHi, verdund in waterstof, ook bij -1 torr. Ofwel ionenimplantatie ofwel diffusie met fosfor kan dan worden gebruikt voor het 30 doteren van het polysilicium. De gatestructuur krijgt dan zijn patroon. In aansluiting op de blootlegging en ontwikkeling van de fotolak, wordt de polysiliciumfilm geëtst, bij voorkeur drooggeëtst, met gebruikmaking van een fotolakmasker (niet getoond) om de gewenste gebieden te beschermen voor het vormen van gates, voor het vormen van een 1009262 6 gate 208 voor HV NMOS en een andere gate 210 voor LV NMOS. De gatelengte van de gate 208 voor HV NMOS is gewoonlijk groter geconstrueerd dan die van de gate 210 voor LV NMOS.

Als gevolg van de continue schaalverkleining van kanaallengte zullen serieuze 5 hete-ladingdrager-effecten leiden tot onacceptabele vermindering van het prestatievermogen. Om dit probleem te ondervangen worden alternatieve drainstructuren, licht gedoteerde drains (LDD) bij voorkeur gebruikt. Aangezien alleen NMOS in figuur 2D is geïllustreerd, worden alleen de fabricageprocessen van de NMOS-LDD-structuur beschreven. Met verwijzing naar figuur 2D wordt, voor het vormen van de NMOS-LDD-10 structuur, eerst een fotolakmasker (niet getoond) dat de PMOS bedekt gevormd. De drains van zowel de HV NMOS als LV NMOS worden dan gevormd door tenminste twee implantaties. Een hiervan is zelfuitgericht met de gate-elektrode, en de andere is zelfuitgericht met de gate-elektrode waarop twee zij wand-afstandsstukken zijn gevormd. Bovendien worden de drains van de HV NMOS verder bewerkt door een andere 15 implantering om een bufferlaag te vormen.

Met verwijzing naar figuur 2D wordt een eerste ionenimplantatieproces uitgevoerd, zelfuitgericht met de gate-elektroden 208, 210, die de overliggende gate-oxidelaag 206 en de eerste gate-oxidelaag 204a doordringt voor het vormen van licht gedoteerde segmenten 212, 214 voor HV NMOS respectievelijk LV NMOS. In NMOS-20 inrichtingen is de voorkeursdosis circa 1-5E14 atomen/cm2 fosfor of arseen.

Met verwijzing naar figuur 2E wordt een fotolakmasker 216 dat het substraat 200 bedekt maar de HV NMOS blootlaat gevormd. De werkwijze voor het vormen van het fotolakmasker 216 is zoals gebruikelijk, en omvat: voorbehandelen, bekleden, zacht bakken, blootleggen, ontwikkelen en strippen. Dan wordt een grote-hoek-helling-25 ionenimplantatietechniek uitgevoerd voor het vormen van volledig overlapte drains in submicron MOSFET's die veel eenvoudiger is en ook structuurbesturing en verbeteringen van het prestatievermogen van de inrichting biedt. De gebufferde laagimplantatie maakt gebruikt van grote hoeken en targetwafel-rotatie-herpositionering tijdens de implantatie, zonder de wafel van de implantatietafel te verwijderen. Bij voorkeur wordt de 30 implantering uitgevoerd met gebruikmaking van een hoek onder circa 15-60°, met een dosering van circa 1 El2 tot 1E15 atomen/cm2. Bij voorkeur wordt de implantatie tweemaal uitgevoerd, waarbij de wafel over 180° wordt geroteerd tussen deze twee ; implantaties, zodat de doordringing van doteringsmiddel, de bufferlaag 218, onder de j » 100926? i 7 gate 208 symmetrisch is. Het doteringsmiddel voor het vormen van de bufferlaag 218 van een HV-NMOS-inrichting kan arseen zijn, dat wordt geïmplanteerd met een energieniveau van circa 100-300 KeV of fosfor, dat wordt geïmplanteerd met een energieniveau van circa 30-100 KeV. Deze techniek brengt het n-5 gebied-doteringsmiddel met de gewenste diepte en doteringsconcentratie onder de gate 208 in zonder een diffusiestap te hoeven gebruiken. De bufferlaag 218 van de HV NMOS reduceert op effectieve wijze het elektrische veld en verbetert daarom hete-ladingdrager-degradatie-immuniteit.

Met verwijzing naar figuur 2F wordt, nadat het fotolakmasker 216 is verwijderd, 10 een gate-zijwand-afstandsstuk 220, bij voorkeur met een dikte van circa 0,08-0,15 pm, gevormd. De processen van het vormen van het afstandsstuk 220 omvatten bij voorkeur: eerst, het aanbrengen van een diëlektrische laag over het substraat 200 en terugetsen. Dan wordt een zwaardere dosis doteringsmiddel geïmplanteerd voor het vormen van lage-soortelijke-weerstandsgebieden 222 van de draingebieden van zowel de HV NMOS als 15 de LV NMOS, die ook worden samengevoegd met het licht gedoteerde gebied. Bij voorkeur is, voor NMOS-inrichtingen, deze implantatie arseen of fosfor met een dosis van circa 1 El5 atomen/cm .

Volgens de bovenstaande beschrijving wordt voor een HV MOS inrichting, de bufferlaag 218 gevormd vóór de vorming van de afstandsstukken 220 en het zwaar 20 gedoteerde gebied 222. Deze stappen kunnen echter ook tegengesteld worden uitgevoerd, dat wil zeggen het vormen van de afstandsstukken 220 en het zwaar gedoteerde gebied 222 eerst en dan de bufferlaag 218. Aangezien de bufferlaag 218 wordt gevormd door de grote-hoek-helling-implantatietechniek zouden de afstandsstukken 220 geen obstakel worden voor de implantatie van de bufferlaag 218, waardoor een hogere implantatie-25 energie wordt verschaft.

Volgens figuur 2F overlappen, voor een HV NMOS, de bufferlagen 218 de licht gedoteerde segmenten 212; daarom kan de vorming van de licht gedoteerde segmenten 212 worden weggelaten om het proces te vereenvoudigen.

Terwijl de uitvinding is beschreven bij wijze van voorbeeld en in termen van een 30 voorkeursuitvoeringsvorm, zal het duidelijk zijn dat de uitvinding niet daartoe is beperkt. In tegendeel, de uitvinding is bestemd om verscheidene modificaties en soortgelijke inrichtingen en procedures te dekken, zoals de vorming van een meervoudige-spannings-transistor. Aan de reikwijdte van de bijgevoegde conclusies moet daarom de breedste 1009262 8 interpretatie worden toegekend zodat deze al dergelijke modificaties en soortgelijke inrichtingen en procedures omvat.

1009261

Claims (8)

1. Werkwijze voor het vormen van duale-spannings-metaaloxidehalfgeleider(MOS)-transistoren, waarbij een hoogspannings-MOS (HV

2. Werkwijze volgens conclusie 1, waarbij de werkwijze verder de stappen omvat van: vormen van een eerste afstandsstuk aan een zijwand van de eerste polysilicium 15 gate en een tweede afstandsstuk aan een zijwand van de tweede polysilicium gate; en uitvoeren van een derde ionenimplantatie voor het vormen van zwaar gedoteerde source/draingebieden op het substraat naast het eerste afstandsstuk en het tweede afstandsstuk.

3. Werkwijze volgens conclusie 1 of 2, waarbij de grote-hoek-helling-20 implantatietechniek wordt uitgevoerd, met gebruikmaking van een hoek van circa 15-60°, met een dosering van circa 1 El2 tot 1E15 atomen/cm2.

4. Werkwijze volgens conclusie 1, 2 of 3 waarbij doteringsmiddel voor het vormen van bufferlagen van een HV NMOS arseen omvat, dat wordt geïmplanteerd bij een energieniveau van circa 100-300 KeV.

5. Werkwijze volgens conclusie 1, 2 of 3, waarbij doteringsmiddel voor het vormen van bufferlagen van een HV NMOS fosfor omvat, dat wordt geïmplanteerd bij een energieniveau van circa 30-100 KeV.

5 MOS) en een laagspannings-MOS (LV MOS), die beide licht gedoteerde drainstructuren hebben, over een actief gebied van een substraat worden gevormd, omvattende de stappen van: vonnen van een fotolaklaag die de HV MOS blootlaat; uitvoeren van een grote-hoek-helling-ionenimplantatie voor het vormen van 10 bufferlagen die licht gedoteerde gebieden van de HV MOS overlappen; en verwijderen van de fotolaklaag.

6. Werkwijze voor het vormen van multi-spannings-metaaloxidehalfgeleidertransistoren, waarbij een eerste hoogspannings-MOS, een tweede 30 hoogspannings-MOS en een laagspannings-MOS, die elk een licht gedoteerde drainstructuur hebben, worden gevormd over een actief gebied van een substraat, omvattende de stappen van: vormen van een eerste fotolaklaag die de eerste hoogspannings-MOS blootlaat; T009 262 uitvoeren van een eerste grote-hoek-helling-ionenimplantatie voor het vormen van eerste bufferlagen die licht gedoteerde gebieden van de eerste hoogspannings-MOS overlappen; verwijderen van de eerste fotolaklaag; 5 vormen van een tweede fotolaklaag die de tweede hoogspannings-MOS blootlaat; uitvoeren van een tweede grote-hoek-helling-ionenimplantatie voor het vormen van tweede bufferlagen die licht gedoteerde gebieden van de tweede hoogspannings-MOS overlappen; en verwijderen van de tweede fotolaklaag.

7. Werkwijze volgens conclusie 6, waarbij een bedrijfsspanning van de eerste hoogspanning hoger is dan de tweede hoogspanning; en een dosering van de eerste grote-hoek-helling-ionenimplantatie zwaarder is dan een dosering van de tweede grote-hoek-helling-ionenimplantatie.

8. Werkwijze volgens conclusie 6, waarbij een bedrijfsspanning van de eerste 15 hoogspanning lager is dan de tweede hoogspanning; en een dosering van de tweede grote-hoek-helling-ionenimplantatie zwaarder is dan een dosering van de eerste grote-hoek-helling-ionenimplantatie. 1009m