NL1005639C2

NL1005639C2 - Halfgeleidergeheugeninrichting.

Info

Publication number: NL1005639C2
Application number: NL1005639A
Authority: NL
Inventors: Fang-Ching Chao
Original assignee: United Microelectronics Corp
Priority date: 1996-08-16
Filing date: 1997-03-25
Publication date: 1998-09-28
Also published as: FR2752493A1; GB9701929D0; GB2321774A; JPH1079475A; DE19720270A1; DE19720270C2

Description

Halfgeleidergeheugeninrichting

ACHTERGROND VAN DE UITVINDING

1. Gebied van de uitvinding

De uitvinding heeft betrekking op halfgeleiderge-5 heugeninrichtingen en meer in het bijzonder op een halfgeleidergeheugeninrichting zoals een DRAM-inrichting (dynamic random access memory) die gebruik maakt van geheugencellen die ieder bestaan uit een overbrengtransistor en een boomvormige condensator ten behoeve van data-opslag.

10 2. Beschrijving van de verwante techniek

Figuur 1 is een circuitschema van een geheugencel voor een DRAM-inrichting. Zoals in de tekening wordt getoond bestaat een DRAM-cel in hoofdzaak uit een overbreng-15 transistor T en een ladingsopslagcondensator C. Een source van de overbrengtransistor T is verbonden met een overeenkomstige bitlijn BL en de drain is verbonden met een opsla-gelektrode 6 van de ladingsopslagcondensator C. Een gate van de overbrengtransistor T is verbonden met een overeen-20 komstige woordlijn WL. Een tegenovergelegen elektrode 8 van de condensator C is verbonden met een constante voedingsbron. Een dielektrische film 7 is aanwezig tussen de opsla-gelektrode 6 en de tegenovergelegen elektrode 8.

Bij het vervaardigingsprocédé van DRAM's wordt een 25 tweedimensionale condensator, ook wel genoemd een planaire condensator, hoofdzakelijk gebruikt bij conventionele DRAM's met een opslagcapaciteit van minder dan 1M (mega = miljoen) bits. Bij een DRAM met een geheugencel die gebruik 1005639 2 maakt van een planaire condensator worden elektrische ladingen opgeslagen op het hoofdoppervlak van een halfgelei-dersubstraat zodat het hoofdoppervlak een groot gebied dient te beslaan. Dit soort geheugencel is daarom niet ge-5 schikt voor een DRAM met een hoge integratiegraad. Voor een hoog geïntegreerde DRAM, zoals een DRAM met meer dan 4M bits geheugen is een driedimensionale condensator, ook wel condensator van het gestapelde soort (stacked-type) of gleuftype (trench-type) genoemd, ingevoerd.

10 Bij condensatoren van het gestapelde type of gleuftype is het mogelijk gemaakt om een groter geheugen te verkrijgen in een gelijk volume. Voor het realiseren van een halfgeleiderinrichting van nog hogere integratiegraad zoals een VLSI-circuit (very-large-scale integration) met 15 een capaciteit van 64M bits blijkt evenwel een condensator van een simpele driedimensionale structuur zoals de conventionele condensator van het gestapelde type of het gleuftype ontoereikend te zijn.

Een oplossing voor het verbeteren van de capaci-20 teit van een condensator is gebruikmaking van een gestapelde condensator van het vin-type zoals is voorgesteld in het artikel " 3-Dimensional Stacked Capacitor Cell for 16M en 64M DRAM's" , International Electron Devices Meeting, pagina's 592-595, december 1988 van Ema en anderen. De gesta-25 pelde condensator van het vin-type omvat elektrodes en die-lektrische films die zich in vinvorm uitstrekken in een aantal gestapelde lagen. DRAM's voorzien van gestapelde condensatoren van het vin-type worden ook geopenbaard in het Amerikaanse octrooischrift 5.071.783 (Taguchi en ande-30 ren), 5.126.810 (Gotou), 5.196.365 (Gotou) en 5.206.787 (Fuj ioka) .

1005639 3

Een andere oplossing voor het verbeteren van de capaciteit van een condensator is gebruik te maken van een gestapelde condensator van het zogenaamde cilindrische type zoals voorgesteld in het artikel " Novel Stacked Capacitor 5 Cell for 64-Mb DRAM" , 1989 Symposium on VLSI Technology Digest of Technical Papers, pagina's 69-70 van Wakamiya en anderen. De gestapelde condensator van het cilindrische type omvat elektrodes en dielektrische films die zich in cilindrische vorm uitstrekken voor het verhogen van het op-10 pervlaktegebied van de elektrodes. Een DRAM voorzien van een gestapelde condensator van het cilindrische type wordt ook geopenbaard in het Amerikaanse octrooischrift 5.077.688 (Kumanoya en anderen).

Halfgeleiderinrichtingen met boomvormige condensa-15 toren met een stamvormige geleidingslaag en minstens een daarmede verbonden takvormige geleidingslaag zijn reeds eerder bekend uit DE-A 44 30 771 en DE-A 44 30 763. Verder hoort krachtens Artikel 4(4) van de Rijksoctrooiwet 1995 ook de inhoud van het document EP-A 0 766 314 tot de stand 20 van de techniek.

Gezien de trend naar verhoogde integratiedichtheid dient de afmeting van de DRAM-cel in een vlak (het gebied dat in het vlak wordt ingenomen) verder te worden gereduceerd. In het algemeen gesproken leidt een reductie van de 25 afmeting van de cel tot een reductie van de ladingsopslag-capaciteit (capaciteit). Bovendien neemt bij afname van de capaciteit, de waarschijnlijkheid van beperkte fouten (soft errors) als gevolg van het invallen van α-stralen toe. Er bestaat zodoende bij deze techniek nog steeds behoefte tot 30 het ontwerpen van een nieuwe structuur van een opslagcon-densator die dezelfde capaciteit kan bereiken in een klei- 1005639 4 ner planair oppervlak alsmede van een geschikte werkwijze voor het vervaardigen van de structuur.

SAMENVATTING VAN DE UITVINDING

5

Het is derhalve een doel van de uitvinding om een halfgeleidergeheugeninrichting te verschaffen die is voorzien van een boomvormige condensator voor data-opslag welke boomvormige condensator een opslagelektrode bezit met een 10 vergroot oppervlaktegebied teneinde een vergrote capaciteit te verschaffen voor een meer betrouwbaar vasthouden van data .

In overeenstemming met een voorkeursuitvoeringsvorm van de uitvinding omvat de halfgeleidergeheugeninrich-15 ting een substraat, een overbrengtransistor gevormd op het substraat en voorzien van source-/drain-gebieden, alsmede een boomvormige condensator die elektrisch is verbonden met een van de source-/drain-gebieden van de overbrengtransistor. De boomvormige condensator omvat een stamvormige ge-20 leidingslaag met een onderste uiteinde dat elektrisch is gekoppeld met een van de source-/drain-gebieden, welke stamvormige geleidingslaag een opstaand gedeelte bezit dat zich in hoofdzaak opwaarts uitstrekt vanaf het onderste uitende. De condensator omvat tevens ten minste een eerste 25 takvormige geleidingslaag van in hoofdzaak L-vormige dwarsdoorsnede waarbij de eerste takvormige geleidingslaag met een uiteinde elektrisch is verbonden met een oppervlak van de stamvormige geleidingslaag en waarbij de stamvormige geleidingslaag en de eerste takvormige geleidingslaag in cora-30 binatie een opslagelektrode vormen voor de condensator. Een dielektrische laag is gevormd over blootliggende oppervlakken van zowel de stamvormige geleidingslaag als de eerste 1005639 5 takvormige geleidingslaag. Een overdekkende geleidingslaag overdekt de dielektrische laag en dient als een tegenovergelegen elektrode van de condensator.

In overeenstemming met een andere uitvoeringsvorm 5 van de uitvinding is de stamvormige geleidingslaag een integraal element dat met een uiteinde elektrisch is verbonden met een van de source-/drain-gebieden. De stamvormige geleidingslaag kan in hoofdzaak een T-vormige dwarsdoorsnede bezitten of kan bestaan uit een in hoofdzaak kolomvormig 10 massief element.

In overeenstemming met nog een andere uitvoeringsvorm omvat de stamvormige geleidingslaag een onderste stam-vormig gedeelte en een bovenste stamvormig gedeelte. Het onderste stamvormige gedeelte bezit een bovenste uiteinde 15 en een onderste uiteinde waarbij het onderste uiteinde elektrisch is verbonden met een van de source-/drain-gebieden. Het bovenste stamvormige gedeelte strekt zich in hoofdzaak opwaarts uit vanaf het bovenste uiteinde van het onderste stamvormige gedeelte. Het onderste stamvormige ge-20 deelte bezit in hoofdzaak een T-vormige dwarsdoorsnede en het bovenste stamvormige gedeelte kan ofwel een in hoofdzaak T-vormige dwarsdoorsnede bezitten ofwel een in hoofdzaak kolomvormig massief element zijn.

In overeenstemming met nog een andere uitvoerings-25 vorm van de uitvinding omvat de halfgeleidergeheugeninrich-ting een substraat, een overbrengtransistor met source-/drain-gebieden op het substraat alsmede een boomvormige condensator die elektrisch is gekoppeld met een van de source-/drain-gebieden. De boomvormige condensator omvat 30 een stamvormige geleidingslaag met een onderste uiteinde dat elektrisch is gekoppeld met een van de source-/drain-gebieden waarbij de stamvormige geleidingslaag een opstaand 1005639 6 gedeelte bezit dat zich in hoofdzaak opwaarts uitstrekt vanaf het onderste uiteinde. De condensator omvat tevens ten minste een eerste takvormige geleidingslaag met een eerste segment en een tweede segment waarbij een eerste 5 uiteinde van het eerste segment is verbonden met een buiten oppervlak van de stamvormige geleidingslaag en zich in hoofdzaak horizontaal daarvandaan uitstrekt (buitenwaarts evenwijdig met het oppervlak van het substraat) en een tweede segment dat met een uiteinde is verbonden met een 10 tweede uiteinde van het eerste segment en zich in hoofdzaak neerwaarts uitstrekt (in de richting van het oppervlak van het substraat). De stamvormige geleidingslaag en de eerste takvormige geleidingslaag vormen in combinatie een opslage-lektrode voor de condensator. Een dielektrische laag is ge-15 vormd over blootliggende oppervlakken van zowel de stamvormige geleidingslaag als de eerste takvormige geleidingslaag. Een geleidingslaag overdekt de dielektrische laag en de overdekkende geleidingslaag dient als een tegenovergelegen elektrode van de boomvormige condensator.

20 In overeenstemming met nog een andere uitvoerings vorm van de uitvinding bezit de eerste takvormige geleidingslaag een eerste segment en een tweede segment. Het eerste segment bezit een eerste uiteinde dat is verbonden met een buitenoppervlak van de stamvormige geleidingslaag 25 en het tweede segment strekt zich uit vanaf een tweede uiteinde van het eerste segment aan een zijde van de stamvormige geleidingslaag.

KORTE BESCHRIJVING VAN DE TEKENINGEN

30

De uitvinding kan meer volledig worden begrepen uit de nu volgende gedetailleerde beschrijving van de voor- 1 0 05 639 7 keursuitvoeringsvormen met verwijzing naar de bijgevoegde tekeningen waarin: figuur 1 een schematisch circuitschema is van een enkele geheugencel van een DRAM-inrichting, 5 de figuren 2A tot 21 aanzichten zijn in doorsnede die de stappen weergegeven van een werkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens een eerste uitvoeringsvorm van de uitvinding, figuren 3A tot 3E aanzichten zijn in doorsnede die 10 de stappen weergegeven van een werkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens een tweede uitvoeringsvorm van de uitvinding, figuur 4 een aanzicht is in doorsnede van een derde uitvoeringsvorm van de halfgeleidergeheugeninrichting 15 volgens de uitvinding, figuren 5A tot 5E aanzichten zijn in doorsnede die de stappen weergegeven van een werkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens een vierde voorkeursuitvoeringsvorm van de uitvinding en 20 figuren 6A tot 6E aanzichten zijn in doorsnede die de stappen weergegeven van een werkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens een vijfde voorkeursuitvoeringsvorm van de uitvinding.

25 GEDETAILLEERDE BESCHRIJVING VAN DE

VOORKEURSUITVOERINGSVORMEN

Eerste uitvoeringsvorm

Figuren 2A tot 21 zijn doorsnedeschema's die de 30 stappen weergegeven van een werkwijze voor het vervaardigen van een eerste voorkeursuitvoeringsvorm van de halfgeleidergeheugeninrichting volgens de uitvinding.

1005639 8

Een siliciumsubstraat 10, zie eerst figuur 2A, wordt onderworpen aan thermische oxydatie volgens de LOCOS-werkwijze (local oxidation of silicon) voor het vormen van een veldoxydatiefilm 12 met een dikte van bijvoorbeeld on-5 geveer 3.000 A (angstrom) over het siliciumsubstraat 10. Vervolgens wordt het siliciumsubstraat wederom onderworpen aan thermische oxydatie voor het vormen van een poortoxyda-tielaag 14 met een dikte van bijvoorbeeld ongeveer 150 A. Daarna wordt een polysiliciumlaag opgebracht over het gehe-10 le bovenoppervlak van het siliciumsubstraat 10 met behulp van chemische dampopbrenging (chemical vapor deposition CVD) of chemische dampopbrenging bij lage druk (low pressure chemical vapor deposition LPCVD) tot een dikte van bijvoorbeeld ongeveer 2.000 A. Geschikte verontreinigingen zo-15 als fosforionen kunnen in de polysiliciumlaag worden gediffundeerd ter verhoging van de conductiviteit. Bovendien kan bijvoorbeeld een hittebestendige metaallaag worden opgebracht over de polysiliciumlaag en vervolgens worden uitgegloeid voor het veranderen van de polysiliciumlaag in poly-20 cide voor het verder verhogen van de conductiviteit van de polysiliciumlaag. De hittebestendige metaallaag kan bijvoorbeeld bestaan uit een laag wolfraam (W) die is opgebracht tot een dikte van bijvoorbeeld ongeveer 2.000 A. Een conventionele fotolithografische en etsbewerking wordt ver-25 volgens uitgevoerd op de wafel voor het bepalen en vormen over de wafel van polysilicium metaliseringslagen, woord-lijnen WL1 en WL2 genoemd, die dienen als poorten zoals wordt geïllustreerd in figuur 2A. Vervolgens worden een draingebied 16 en een source-gebied 18 gevormd in het sili-30 ciumsubstraat 10, bijvoorbeeld door implantatie van arsee-nionen in geselecteerde gebieden op het siliciumsubstraat 10. Gedurende dit proces dienen de woordlijnen WL1 en WL2 10 05 639 9 als masker voor de implantatie en de arseenionen worden geïmplanteerd met een energie van bijvoorbeeld 70 KeV en een concentratie van ongeveer lxlO15 atomen per vierkante centimeter .

5 Figuur 2B toont vervolgens dat tijdens de volgende stap een isolatielaag 20 zoals borofosfosilicaatglas (BPSG) wordt aangebracht over de gehele wafel met behulp van chemische dampopbrenging (CVD) tot een dikte van bijvoorbeeld ongeveer 7.000 A. Daarna wordt dezelfde CVD-werkwijze ge-10 bruikt voor het opbrengen van een etsbeschermingslaag 22 zoals een laag van siliciumnitride over de isolatielaag 20 tot een dikte van bijvoorbeeld ongeveer 1.000 A.

Een dikke laag 24 van isolatiemateriaal, zie figuur 2C, zoals siliciumdioxyde wordt met behulp van de CVD-15 methode opgebracht over de etsbeschermingslaag 22 tot een dikte van bijvoorbeeld ongeveer 7.000 A. Daarna worden een isolatielaag en een polysilicium opofferingslaag successievelijk opgebracht over de isolatielaag 24. Vervolgens wordt een conventionele fotolithografische en etsbewerking op de 20 wafel uitgevoerd ter verwijdering van geselecteerde delen van de isolatielaag en de polysilicium opofferingslaag. Het overblijvende gedeelte van de isolatielaag wordt aangegeven door het verwijzingscijfer 26 en het overblijvende gedeelte van de polysilicium opofferingslaag wordt aangegeven in fi-25 guur 2C met het verwijzingscijfer 28. De isolatielaag 26 kan bijvoorbeeld bestaan uit siliciumnitride opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A en de polysilicium opofferingslaag 28 wordt opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A. De isolatielaag 26 en de po-30 lysilicium opofferingslaag 28 vormen in combinatie een gestapelde structuur 26, 28 met daarin een verticale uitspa- 1005639 10 ring 30. De uitsparing 30 is in hoofdzaak uitgelijnd met het daaronder liggende draingebied 16.

Bij de volgende stap, zie figuur 2D, worden sili-ciumdioxyde afstandsdelen 32 gevormd op de zijwanden van de 5 gestapelde structuur 26, 28. Bij deze uitvoeringsvorm worden de siliciumdioxyde afstandsdelen 32 gevormd door het eerst opbrengen van een laag siliciumdioxyde tot een dikte van bijvoorbeeld ongeveer 1.000 A en vervolgens terugetsen van de siliciumdioxydelaag. Een laag 34 van isolatiemateri-10 aal zoals siliciumnitride wordt daarna opgebracht op de wafel met behulp van CVD tot een dikte van bijvoorbeeld ongeveer 2.000 A. De isolatielaag 34 vult in hoofdzaak de uitsparing 30 op. Vervolgens wordt een chemisch/mechanische polijstbewerking (chemical mechanical polishing CMP) uitge-15 voerd op het bovenoppervlak van de wafel zodat een deel van de isolatielaag 34 wordt weggepolijst, totdat althans het bovenoppervlak van de gestapelde structuur 26, 28 is blootgelegd .

De gestapelde structuur 26, 28, zie figuur 2E, 20 alsmede de isolatielaag 34 worden vervolgens tezamen gebruikt als etsmasker bij het etsen van de wafel voor het verwijderen van de siliciumdioxyde afstandsdelen 32. Nadat de siliciumdioxyde afstandsdelen 32 volledig zijn verwijderd gaat de etsbewerking voort waarbij nog steeds de ge-25 stapelde structuur 26, 28 en de isolatielaag 34 fungeren als etsmaskers teneinde de gedeeltes van de isolatielaag 24 weg te etsen die zich direct onder de posities bevindt waar de siliciumdioxyde afstandsdelen 32 zich oorspronkelijk bevonden. Het etsen wordt tot een tevoren bepaalde diepte be-30 stuurd voor het vormen van holtes 36 in de isolatielaag 24. Opgemerkt dient te worden dat de diepte van de holtes 36 op willekeurige wijze kan worden ingesteld maar dat de bodems 1005639 11 van de holtes 36 zich op enige afstand boven het bovenoppervlak van de etsbeschermingslaag 22 dienen te bevinden. Vervolgens wordt met gebruikmaking van de polysilicium op-offeringslaag 28 als etsmasker de wafel geëtst voor het 5 verwijderen van de isolatielaag 34.

Figuur 2F toont dat een polysiliciumlaag 38 vervolgens wordt aangebracht over de gestapelde structuur 26, 28 en de isolatielaag 24 tot een dikte van bijvoorbeeld ongeveer 1.000 A waardoor de holtes 36 in hoofdzaak worden 10 opgevuld. De polysiliciumlaag 38 kan worden gediffundeerd met bijvoorbeeld arseenionen ter verhoging van de conductive teit. Daarna wordt CMP op de wafel uitgevoerd totdat althans het bovenoppervlak van de isolatielaag 26 is blootgelegd. Het overblijvende deel van de polysiliciumlaag wordt 15 aangegeven met het verwijzingscijfer 38 in figuur 2F. Het polijsten verwijdert tevens de polysilicium opofferingslaag 28. Vervolgens, met gezamenlijke gebruikmaking van de polysiliciumlaag 38 en de isolatielaag 24 als etsbeschermings-masker, wordt een natte etsbewerking uitgevoerd op de wafel 20 voor het verwijderen van de isolatielaag 26. De gehele gestapelde structuur 26, 28 wordt aldus verwijderd. Een isolatielaag 40, bijvoorbeeld bestaande uit siliciumdioxyde wordt vervolgens opgebracht op de wafel met behulp van CVD tot een dikte van bijvoorbeeld ongeveer 2.000 A.

25 Figuur 2G toont dat in een volgende stap een con ventionele fotolithografische en etsbewerking wordt uitgevoerd voor het vormen van een opslagelektrodecontactgat 42 door de isolatielaag 40, de polysiliciumlaag 38, de isolatielaag 24, de etsbeschermingslaag 22, de isolatielaag 20 30 en de poortoxydatielaag 14 tot aan het bovenoppervlak van het draingebied 16. Daarna wordt een polysiliciumlaag 44 met behulp van CVD opgebracht voor het opvullen van het op- 1005639 12 slagelektrodecontactgat 42 en het afdekken van het bovenoppervlak van de isolatielaag 40.

Figuur 2H toont dat een conventionele fotolitho-grafische en etsbewerking vervolgens wordt toegepast voor 5 het definiëren van de opslagelektrode voor de data- opslagcondensator van de DRAM-cel die dient te worden gevormd. Vervolgens wordt met gebruikmaking van de etsbe-schermingslaag 22 als etseindpunt een natte etsbewerking uitgevoerd op de wafel voor het volledig verwijderen van 10 zowel de isolatielaag 40 als de isolatielaag 24. Hiermee is de vervaardiging van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel voltooid. Zoals de tekening toont omvat de opslagelektrode een stamvormige polysi-liciumlaag 44 die in hoofdzaak een T-vormige dwarsdoorsnede 15 bezit en takvormige polysiliciumlaagsecties 38 die in dwarsdoorsnede in hoofdzaak L-vormig zijn. De stamvormige polysiliciumlaag 44a is met de wortel 44b (onderste uiteinde) elektrische verbonden met het draingebied 16 van de overbrengtransistor van de DRAM-cel. De L-vormige takvormi-20 ge polysiliciumlaagsecties 38 vertakken zich zijwaarts vanaf het opstaande gedeelte 44a (loodrecht op het opstaande gedeelte 44c van de T-vormige stamvormige polysiliciumlaag 44a) en strekken zich vervolgens naar beneden toe uit in de richting van het substraat 10. Tengevolge van de specifieke 25 vorm en de vorm van de componenten wordt de opslagelektrode hieronder in deze beschrijving aangeduid als een " boomvormige opslagelektrode" en de aldus vervaardigde data-opslagcondensator wordt aangeduid als een " boomvormige condensator" .

30 Figuur 21 toont dat bij een volgende stap een die- lektrische laag 46, bijvoorbeeld van siliciumdioxyde, sili-ciumnitride, NO (siliciumnitride/siliciumdioxyde), ONO (si- 1005639 13 liciumdioxyde/siliciumnitride/siliciumdioxyde) of iets dergelijks, over de blootliggende oppervlakken van zowel de stamvormige polysiliciumlaag 44a als de takvormige polysi-liciumlaagsecties 38 wordt gevormd. Vervolgens wordt voor 5 de voltooiing van de vervaardiging van de boomvormige condensator een laag van polysilicium 48 gevormd bij wijze van tegenovergelegen elektrode van de opslagelektrode 44a, 38 over de dielektrische laag 46. De werkwijze voor het vormen van de tegenovergelegen elektrode 48 omvat een eerste stap 10 van opbrengen van polysilicium met behulp van CVD tot een dikte van bijvoorbeeld ongeveer 1.000 A, een tweede stap van diffusie van verontreinigingen van het n-type in het polysilicium ter verhoging van de conductiviteit, alsmede een uiteindelijke stap van uitvoeren van een conventionele 15 fotolithografische en etsbewerking op het polysilicium voor het vormen van de gewenste tegenovergelegen elektrode 48.

Ter beëindiging van de vervaardiging van de DRAM-cel omvatten de volgende stappen de vervaardiging van bit-lijnen, aansluiteilanden, interconnecties, passiveringen en 20 verpakking. Deze stappen involveren uitsluitend conventionele technieken zodat de beschrijving daarvan hierin niet behoeft te worden gegeven.

Tweede uitvoeringsvorm 25 Bij de voorgaande eerste uitvoeringsvorm omvat ie dere opslagelektrode uitsluitend een L-vormige takvormige geleidingslaag met twee secties. De uitvinding is evenwel niet beperkt tot het gebruik van slechts een stel L-vormige takvormige geleidingslaagsecties. Twee of meer verzamelin-30 gen van L-vormige takvormige geleidingslaagsecties kunnen worden verschaft. De tweede uitvoeringsvorm bezit dan een 1005639 14 opslagelektrode met twee L-vormige takvormige gelei -dingslaagverzamelingen.

De figuren 3A tot 3E zijn aanzichten in doorsnede die de stappen weergegeven van een werkwijze voor het ver-5 vaardigen van een tweede uitvoeringsvorm van de halfgelei -dergeheugeninrichting volgens de uitvinding welke inrichting een opslagelektrode van een boomvormige condensator omvat met twee stellen L-vormige takken. De boomvormige condensator van de tweede uitvoeringsvorm is gebaseerd op 10 de structuur van figuur 2F. Elementen in figuur 3A tot 3E die identiek zijn qua structuur en toepassing met die in figuur 2F worden aangeduid met dezelfde verwijzingscijfers.

Na het produceren van de structuur van figuur 2F, zie figuur 3A tezamen met figuur 2F, wordt een isolatielaag 15 en een polysilicium opofferingslaag successievelijk aangebracht op de isolatielaag 40. Vervolgens wordt een conventionele fotolithografische en etsbewerking uitgevoerd voor het verwijderen van geselecteerde delen van zowel de isolatielaag als de opofferingslaag. Het overblijvende deel van 20 de isolatielaag wordt aangegeven door het verwijzingscijfer 50 en het overblijvende deel van de polysilicium opoffe-ringslaag wordt aangegeven met het verwijzingscijfer 52 in figuur 3A. De isolatielaag 50 kan zijn gevormd uit silici-umnitride dat is opgebracht tot een dikte van bijvoorbeeld 25 ongeveer 1.000 A en de polysilicium opofferingslaag 52 wordt opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A. De isolatielaag 50 en de polysilicium opoffe-ringslaag 52 vormen in combinatie een gestapelde structuur 50, 52 met daarin een uitsparing 54. De uitsparing 54 bezit 30 hier een grotere breedte dan de uitsparing 30 die werd gevormd bij de eerder uitgevoerde stappen die zijn getoond in 1005639 15 figuur 2C en is in hoofdzaak verticaal uitgelijnd met het draingebied 16.

Figuur 3B toont dat bij een volgende stap silici-umdioxyde afstandsdelen 56 worden gevormd op de zijwanden 5 van de gestapelde structuur 50, 52. Bij deze uitvoeringsvorm worden de siliciumdioxyde afstandsdelen 56 gevormd door eerst een laag van siliciumdioxyde op te brengen tot een dikte van bijvoorbeeld ongeveer 1.000 A en de laag vervolgens terug te etsen. Een isolatielaag 58 wordt vervol-10 gens gevormd door bijvoorbeeld siliciumnitride met behulp van CVD op te brengen op de wafel tot een dikte van bijvoorbeeld ongeveer 2.000 A. De isolatielaag 58 vult in hoofdzaak de uitsparing 54 op. Hierna wordt het bovenoppervlak van de wafel onderworpen aan CMP voor het wegpolijsten 15 van een deel van de isolatielaag 58 totdat althans het bovenoppervlak van de gestapelde structuur 50, 52 is blootgelegd .

Met gezamenlijke gebruikmaking van de gestapelde structuur 50, 52 en de isolatielaag 58 bij wijze van ets-20 masker, zie figuur 3C, wordt de wafel geëtst voor het verwijderen van de siliciumdioxyde afstandsdelen 56. Nadat de siliciumdioxyde afstandsdelen 56 volledig zijn verwijderd gaat de etsbewerking door waarbij nog steeds de gestapelde structuur 50, 52 en de isolatielaag 58 tezamen worden ge-25 bruikt als etsmasker voor het wegetsen van delen van de isolatielaag 58 die zich direct beneden de posities bevinden waar zich de siliciumdioxyde afstandsdelen 56 oorspronkelijk bevonden. Het etsen wordt bestuurd tot een tevoren bepaalde diepte voor het vormen van holtes 60 in de isola-30 tielaag 58. Opgemerkt dient te worden dat de diepte van de holtes 60 op willekeurige wijze kan worden ingesteld maar dat de bodem van de holtes 60 zich op enige afstand dienen 1005630 16 te bevinden boven het bovenoppervlak van de etsbescher-mingslaag 22. Nadat de holtes 60 volledig zijn gevormd wordt de wafel verder geëtst ter verwijdering van de isolatielaag 58 waarbij de polysilicium opofferingslaag 52 wordt 5 gebruikt als etsmasker.

Bij een volgende stap, zie figuur 3D, wordt een polysiliciumlaag opgebracht over zowel de gestapelde structuur 50, 52 als de isolatielaag 40 tot een dikte van bijvoorbeeld ongeveer 1.000 A waardoor de holte 60 in hoofd-10 zaak wordt opgevuld. De polysiliciumlaag kan worden gediffundeerd met bijvoorbeeld arseenionen ter verhoging van de conductiviteit. Vervolgens wordt CMP uitgevoerd totdat althans het bovenoppervlak van de isolatielaag 50 wordt blootgelegd. Het achterblijvende deel van de polysilicium-15 laag wordt aangegeven door het verwijzingscijfer 62 in figuur 3D. Door dit proces wordt de polysilicium opofferingslaag 52 verwijderd. Vervolgens wordt met gezamenlijke gebruikmaking van de polysiliciumlaag 62 en de isolatielaag 40 als etsbeschermingsmasker een natte etsbewerking uitge-20 voerd op de wafel voor het verwijderen van de isolatielaag 50. De volledige gestapelde structuur 50, 52 wordt daardoor verwijderd. Vervolgens wordt een isolatielaag 64 zoals een siliciumdioxydelaag opgebracht met behulp van CVD tot een dikte van bijvoorbeeld ongeveer 2.000 A.

25 Figuur 3E toont dat een conventionele fotolitho- grafische en etsbewerking vervolgens wordt uitgevoerd voor het vormen van een opslagelektrodecontactgat 66 door de isolatielaag 64, de polysiliciumlaag 62, de isolatielaag 40, de polysiliciumlaag 38, de isolatielaag 24, de etsbe-30 schermingslaag 22, de isolatielaag 20 en de poortoxydatie-laag 14 tot op het bovenoppervlak van het draingebied 16. Daarna wordt een polysiliciumlaag 68 met CVD opgebracht 0 05 6 39 17 over de isolatielaag 64 voor het opvullen van het opslage-lektrodecontactgat 66 en het afdekken van het bovenoppervlak van de isolatielaag 64.

Vervolgens wordt een verdere conventionele fotoli-5 thografische en etsbewerking uitgevoerd op de wafel voor het definiëren van de plaats van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel die dient te worden gevormd. Daarna wordt met gebruikmaking van de etsbescher-mingslaag 22 als eindpunt een natte etsbewerking uitgevoerd 10 op de wafel voor het volledig verwijderen van de silicium-dioxyde isolatielagen 64, 40 en 24. Hiermede is de vervaardiging van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel voltooid.

Zoals wordt getoond in figuur 3E omvat de opslage-15 lektrode een stamvormige polysiliciumlaag 68 die in hoofdzaak een T-vormige dwarsdoorsnede bezit alsmede twee takvormige polysiliciumlagen 62 en 38 die ieder twee secties bezitten met in hoofdzaak L-vormige dwarsdoorsnede. De stamvormige polysiliciumlaag 68 is met de wortel 68b (on-20 derste uiteinde) elektrisch verbonden met het draingebied 16 van de overbrengtransistor van de DRAM-cel. De twee stellen L-vormige takvormige polysiliciumlagen 62 en 38 vertakken zich ieder zijwaarts (horizontaal, dat wil zeggen evenwijdig aan het substraatoppervlak) vanaf het opstaande 25 gedeelte 68a van de T-vormige stamvormige polysiliciumlaag 68 en strekken zich vervolgens naar beneden toe uit. Al de verdere stappen zijn conventionele stappen voor het voltooien van de vervaardiging van de DRAM-cel zodat een beschrijving daarvan niet hierin behoeft te worden gegeven.

30

Derde uitvoeringsvorm 1005639 18

Bij de voorgaande eerste en tweede voorkeursuitvoeringsvormen bezit iedere boomvormige condensator een stamvormig deel dat in dwarsdoorsnede in hoofdzaak T-vormig is. De uitvinding is evenwel niet beperkt tot het vormen 5 van een stamvormig deel van een dergelijke vorm. De stam-vormige geleidingslaag kan ook bestaan uit een opstaande kolom, zoals hieronder zal worden beschreven.

Figuur 4 toont een schema in doorsnede dat de stappen weergeeft van een werkwijze voor het vervaardigen 10 van de derde uitvoeringsvorm van de uitvinding die is voorzien van een boomvormige condensator met een kolomvormige stamvormige geleidingslaag. De boomvormige condensator volgens deze uitvoeringsvorm is gebaseerd op de structuur van figuur 2G. Elementen in figuur 4 die identiek zijn qua 15 structuur en doel met die in figuur 2G worden aangeduid met dezelfde verwijzingscijfers.

Figuur 4 tezamen met figuur 2G toont dat na voltooiing van de structuur getoond in figuur 2G CMP wordt uitgevoerd op de wafel voor het wegpolijsten van het hori-20 zontale deel 44a van de polysiliciumlaag 44 totdat althans het bovenoppervlak van de isolatielaag 40 is blootgelegd waardoor uitsluitend het opstaande deel 44c van de polysiliciumlaag 44 overblijft dat in hoofdzaak kolomvormig is. Vervolgens wordt er nat geëtst met gebruikmaking van de 25 etsbeschermingslaag 22 als het etseindpunt voor het volledig verwijderen van de siliciumdioxyde isolatielagen 40 en 42. Hiermede is de vervaardiging van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel voltooid. Zoals wordt getoond in figuur 4 omvat de opslagelektrode 30 een stamvormige polysiliciumlaag 44c die in hoofdzaak kolomvormig is en een takvormige polysiliciumlaag 38 die twee secties bezit met een in hoofdzaak L-vormige dwars- 1005639 19 doorsnede. De kolomvormige stamvormige polysiliciumlaag 44c is met de wortel 44b (onderste uiteinde) elektrisch verbonden met het draingebied 16 van de overbrengtransistor van de DRAM-cel. De L-vormige takvormige polysiliciumlagen 38 5 vertakken zich zijwaarts (loodrecht op de stamvormige laag 44c en evenwijdig aan het bovenoppervlak van het substraat 10) vanaf de polysiliciumlaag 44c en strekken zich vervolgens neerwaarts uit naar het substraat 10. Alle verdere stappen voor het voltooien van de vervaardiging van de 10 DRAM-cel zijn conventioneel zodat dergelijke stappen niet verder behoeven te worden beschreven.

Bij deze derde voorkeursuitvoeringsvorm wordt de kolomvormige stamvormige geleidingslaag 44c gevormd met gebruikmaking van CMP. Deze kan evenwel bij wijze van alter-15 natief worden gevormd door terugetsen voor het verwijderen van het horizontale deel 44a van de polysiliciumlaag 44 getoond in figuur 2G waardoor het opstaande deel 44c achterblijft. Een andere alternatieve methode voor het vormen van de kolomvormige stamvormige geleidingslaag 44c is het epi-20 taxiaal opgroeien van een polysiliciumlaag in het opslage-lektrodecontactgat 42. De opgegroeide epitaxiale polysiliciumlaag fungeert dan als de kolomvormige stamvormige geleidingslaag 44c.

25 Vierde uitvoeringsvorm

Bij de voorgaande eerste, tweede en derde uitvoeringsvormen is het stamvormige deel van iedere opslagelek-trode een integraal element en omvat iedere takvormige geleidingslaag in dwarsdoorsnede gezien twee L-vormige sec-30 ties of zijtakken vanaf het opstaande deel van de stamvormige geleidingslaag.

1 0 05 639 20

De uitvinding is tot dergelijke structuren evenwel niet beperkt. Een vierde karakteristieke uitvoeringsvorm omvat een opslagelektrode met een stamvormige gelei-dingslaag bestaande uit twee of meer stamvormige segmenten 5 en een takvormige geleidingslaag met twee zijtakken, waarbij een zijtak in hoofdzaak in dwarsdoorsnede L-vormig is (gevormd uit een horizontaal segment en een verticaal segment) en de andere zijtak uitsluitend bestaat uit een horizontaal segment.

10 Figuren 5A tot 5E zijn aanzichten in dwarsdoorsne de die stappen weergegeven van een werkwijze voor het vervaardigen van de vierde uitvoeringsvorm. De boomvormige condensator van de vierde uitvoeringsvorm is gebaseerd op de structuur van figuur 2B. Elementen in de figuren 5A tot 15 5E die in hoofdzaak identiek zijn qua structuur en doel aan die in figuur 2B worden aangeduid met dezelfde verwijzings-cij fers.

Na voltooiing, zie figuur 5A tezamen met figuur 2B, van de structuur van figuur 2B wordt een conventionele 20 fotolithografische en etsbewerking toegepast voor het vormen van een opslagelektrodecontactgat 70 door de etsbe-schermingslaag 22, de isolatielaag 20 en de poortoxydelaag 14 tot op het bovenoppervlak van het draingebied 16. Vervolgens wordt een polysiliciumlaag 72 opgebracht met CVD.

25 De polysiliciumlaag 72 kan worden gediffundeerd met bijvoorbeeld arseenionen ter verhoging van de conductiviteit. Zoals wordt getoond in figuur 5A vult de polysiliciumlaag 72 het opslagelektrodecontactgat 70 op en overdekt het bovenoppervlak van de etsbeschermingslaag 22. Vervolgens 30 wordt een dikke isolatielaag 74 gevormd bijvoorbeeld door het opbrengen van siliciumdioxyde over de polysiliciumlaag 72 tot een dikte van bijvoorbeeld ongeveer 7.000 A. Daarna 1 0 05 639 21 worden successievelijk een isolatielaag en een polysilicium opofferingslaag opgebracht over de isolatielaag 74 met gebruikmaking van CVD. Een conventionele fotolithografische en etsbewerking wordt uitgevoerd op de wafel voor het se-5 lectief verwijderen van delen van de isolatielaag en de opof feringslaag . Het overblijvende deel van de isolatielaag wordt aangegeven met het verwijzingscijfers 76 en het overblijvende deel van de polysilicium opofferingslaag wordt aangegeven in figuur 5A met het verwijzingscijfer 78. De 10 isolatielaag 76 kan worden gevormd door bijvoorbeeld sili-ciumnitride, op te brengen tot een dikte van bijvoorbeeld ongeveer 1.000 A en de polysilicium opofferingslaag 78 wordt opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A. De isolatielaag 76 en de polysilicium opoffe-15 ringslaag 78 vormen in combinatie een gestapelde structuur 76, 78 met daarin een uitsparing 80. De uitsparing 80 is in hoofdzaak verticaal uitgelijnd met een zijde (de linkerzijde in figuur 5A) van het draingebied 16.

Vervolgens worden siliciumdioxyde afstandsdelen 20 82, zie figuur 5B, gevormd op de zijwanden van de gestapel de structuur 76, 78. Bij deze uitvoeringsvorm worden de siliciumdioxyde afstandsdelen 82 gevormd door het eerst opbrengen van een laag van siliciumdioxyde tot een dikte van bijvoorbeeld 1.000 A en de laag vervolgens terug te etsen.

25 Daarna wordt een isolatielaag 84 bijvoorbeeld bestaande uit siliciumnitride op de wafel opgebracht met behulp van CVD tot een dikte van bijvoorbeeld ongeveer 2.000 A. De isolatielaag 84 vult in hoofdzaak de uitsparing 80 op. Vervolgens wordt CMP uitgevoerd op de isolatielaag 84 totdat al-30 thans het bovenoppervlak van de gestapelde structuur 76, 78 is blootgelegd.

1 0 05 639 22

Met gezamenlijke gebruikmaking van de gestapelde structuur 76, 78 en de isolatielaag 84 als isolatiemasker, zie figuur 5C, wordt de wafel geëtst voor het verwijderen van de siliciumdioxyde afstandsdelen 82. Nadat de delen 82 5 volledig zijn verwijderd gaat het etsen door waarbij nog steeds gebruik wordt gemaakt van de gestapelde structuur 76, 78 en de isolatielaag 84 als etsmasker voor het wegetsen van delen van de isolatielaag 74 die zich direct onder de posities bevinden waar de afstandsdelen 82 zich oor-10 spronkelijk bevonden. Het etsen wordt bestuurd voor het vormen van holtes 86 van een tevoren bepaalde diepte in de isolatielaag 74. Opgemerkt dient te worden dat de diepte van de holtes 86 willekeurig kan worden ingesteld maar dat de bodem van de holtes 86 op enige afstand dienen te liggen 15 boven het bovenoppervlak van de polysiliciumlaag 72. Vervolgens wordt met gebruikmaking van de polysiliciumlaag 78 als etsmasker een etsbewerking uitgevoerd voor het verwijderen van de isolatielaag 84. Daarna wordt een polysiliciumlaag opgebracht over zowel de gestapelde structuur 76, 78 20 als de isolatielaag 74 tot een dikte van bijvoorbeeld ongeveer 1.000 A waardoor de holtes 86 en 80 in hoofdzaak worden opgevuld. De polysiliciumlaag kan worden gediffundeerd met bijvoorbeeld arseenionen ter verhoging van de conducti-viteit. Daarna wordt CMP uitgevoerd totdat althans het bo-25 venoppervlak van de isolatielaag 76 is blootgelegd. Het overblijvende deel van de polysiliciumlaag wordt aangeduid met het verwijzingscijfer 88 in figuur 5C. Door dit proces wordt ook de polysilicium opofferingslaag 78 verwijderd.

Met gezamenlijke gebruikmaking van de polysilici-30 umlaag 88 en de isolatielaag 74 als etsbeschermingsmasker, zie figuur 5D, wordt nat geëtst voor het verwijderen van de isolatielaag 76. De gehele gestapelde structuur 76, 78 1 0 05 639 23 wordt aldus door dit proces verwijderd. Een isolatielaag 90 bestaande bijvoorbeeld uit siliciumdioxyde wordt vervolgens met behulp van CVD opgebracht tot een dikte van bijvoorbeeld ongeveer 2.000 A. Hierna wordt een conventionele fo-5 tolithografische en etsbewerking uitgevoerd op de wafel voor het selectief successievelijk wegetsen van delen van de isolatielaag 90, de polysiliciumlaag 88 en de isolatielaag 74 totdat het bovenoppervlak van de polysiliciumlaag 72 wordt blootgelegd waardoor een gat 92 wordt gevormd en 10 de polysiliciumlaag 88 wordt gescheiden in linker en rechter L-vormige takken (zijtakken) 88a en 88b. Vervolgens wordt in het gat 92 een massieve kolomvormige polysiliciumlaag 94 gevormd, bijvoorbeeld epitaxiaal of door een proces bestaande uit opbrengen en etsen.

15 Figuur 5E toont dat een verdere conventionele fo- tolithografische en etsbewerking vervolgens wordt uitgevoerd op de wafel voor de selectieve verwijdering van delen van de polysiliciumlagen 88 en 72 ter bepaling van een op-slagelektrode voor de data-opslagcondensator van de DRAM-20 cel die dient te worden gevormd. Door dit proces wordt het verticale segment 88b2 van de linker L-vormige tak 88b van de polysiliciumlaag 88 verwijderd waarbij het horizontale segment 88bl achterblijft als zijtak. Daarna wordt met gebruikmaking van de etsbeschermingslaag 22 als etseindpunt 25 de wafel nat geëtst voor het verwijderen van de siliciumdioxyde isolatielagen 90 en 74. Hiermede is de vervaardiging van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel voltooid. Zoals in de tekening wordt getoond omvat de opslagelektrode een onderste stamvormige gelei-30 dingslaag 72a, een bovenste stamvormige polysiliciumlaag 94 die zich uitstrekt in een richting weg vanaf de onderste stamvormige geleidingslaag 72a alsmede een takvormige ge- 1005639 24 leidingslaag bestaande uit een eerste zijtak 88a naar rechts die in dwarsdoorsnede in hoofdzaak L-vormig is en een tweede zijtak 88bl naar links die uitsluitend een horizontaal segment omvat. De onderste stamvormige gelei-5 dingslaag 72a is in dwarsdoorsnede in hoofdzaak T-vormig en bezit een wortel 72b (onderste uiteinde) die elektrisch is verbonden met het draingebied 16 van de overbrengtransistor van de DRAM-cel. De bovenste stamvormige polysiliciumlaag 94 is in hoofdzaak kolomvormig en strekt zich opwaarts uit 10 vanaf het bovenoppervlak 72c van de onderste stamvormige geleidingslaag 72a. De takvormige polysiliciumlaag 88a, 88bl vertakt zich zijwaarts vanaf de bovenste stamvormige polysiliciumlaag 94 dat wil zeggen in horizontale richting en in hoofdzaak evenwijdig met de laag 94.

15

Vijfde uitvoeringsvorm

In aanvulling op de voorgaande vier karakteristieke uitvoeringsvormen bezit de vijfde uitvoeringsvorm een boomvormige condensator die een opslagelektrode omvat met 20 L-vormige takvormige geleidingslagen tezamen met zich horizontaal uitstrekkende takvormige geleidingslagen.

Bovendien maakt bij de voorgaande vierde uitvoeringsvorm het horizontale deel van de onderste stamvormige geleidingslaag 72a contact met de daaronder liggende etsbe-25 schermingslaag 22. De uitvinding is evenwel daartoe niet beperkt. Het bovenoppervlak van het horizontale deel van de onderste stamvormige geleidingslaag 72a kan door enige afstand zijn gescheiden van de daaronder liggende etsbescher-mingslaag 22 teneinde het oppervlaktegebied van de opslage-30 lektrode verder te vergroten.

Figuren 6A tot 6E zijn aanzichten in dwarsdoorsnede die stappen weergegeven van een werkwijze voor het ver- 1005639 25 vaardigen van een vijfde voorkeursuitvoeringsvorm van de uitvinding waarbij de boomvormige condensator is gebaseerd op de structuur van figuur 2B. Elementen getoond in figuur 6A tot 6E die in hoofdzaak identiek zijn qua structuur en 5 doel aan die in figuur 2B worden aangeduid met dezelfde verwij zingscij fers.

Na voltooiing van de structuur van figuur 2B, zie figuur 6A tezamen met figuur 2B, wordt een isolatielaag 96 gevormd door bijvoorbeeld siliciumdioxyde met behulp van 10 CVD op te brengen over de etsbeschermingslaag 22 tot een dikte van bijvoorbeeld ongeveer 1.000 A. Een conventionele fotolithografische en etsbewerking wordt vervolgens uitgevoerd op de wafel voor het vormen van een opslagelektrode-contactgat 98 door de isolatielaag 96, de etsbescher-15 mingslaag 22, de isolatielaag 20 en de poortoxydatielaag 14 tot aan het bovenoppervlak van het draingebied 16. Vervolgens wordt de polysiliciumlaag 100 met CVD opgebracht over de isolatielaag 96. De polysiliciumlaag 100 kan bijvoorbeeld met arseenionen worden gediffundeerd ter verhoging 20 van de conductiviteit. De polysiliciumlaag 100 vult het op-slagelektrodecontactgat 98 op en overdekt het bovenoppervlak van de isolatielaag 96. Daarna wordt een dikke isolatielaag 102 bijvoorbeeld bestaande uit siliciumdioxyde opgebracht over de polysiliciumlaag 100 tot een dikte van 25 bijvoorbeeld ongeveer 7.000 A. Vervolgens worden achtereenvolgens een isolatielaag en een polysilicium opofferings-laag opgebracht over de isolatielaag 102. Daarna wordt een conventionele fotolithografische en etsbewerking uitgevoerd voor het selectief verwijderen van delen van de isolatie-30 laag en de opofferingslaag. Het overblijvende deel van de isolatielaag wordt aangegeven met het verwijzingscijfer 104 en het overblijvende deel van de polysilicium opoffe- 1005639 26 ringslaag wordt in figuur 6A aangeduid met het verwijzings-cijfer 106. De isolatielaag 104 kan bestaan uit een silici-umnitridelaag met een dikte van bijvoorbeeld ongeveer 1.000 A en de polysilicium opofferingslaag 106 wordt opgebracht 5 tot een dikte van bijvoorbeeld ongeveer 1.000 A. De isolatielaag 104 en de polysilicium opofferingslaag 106 vormen in combinatie een gestapelde structuur 104, 106 met daarin een uitsparing 108. De uitsparing 108 is in hoofdzaak verticaal uitgelijnd ten opzichte van het draingebied 16.

10 Siliciumdioxyde afstandsdelen 110, zie vervolgens figuur 6B, worden daarna gevormd op de zijwanden van de gestapelde structuur 104, 106. Bij deze uitvoeringsvorm worden siliciumdioxyde afstandsdelen 110 gevormd door het eerst opbrengen van een siliciumdioxydelaag tot een dikte 15 van bijvoorbeeld ongeveer 1.000 A en de laag vervolgens terug te etsen. Een isolatielaag 112 bijvoorbeeld bestaande uit siliciumnitride wordt vervolgens met CVD opgebracht tot een dikte van bijvoorbeeld ongeveer 2.000 A. De isolatielaag 112 vult in hoofdzaak de uitsparing 108 op. Hierna 20 wordt CMP uitgevoerd op het bovenoppervlak voor het wegpolijsten van de isolatielaag 112 totdat althans het bovenoppervlak van de gestapelde structuur 104, 106 wordt blootgelegd.

Door gezamenlijk gebruik te maken van een gesta-25 pelde structuur 104, 106 en de isolatielaag 112 bij wijze van etsmasker, zie figuur 6C, wordt een etsbewerking uitgevoerd voor het verwijderen van de siliciumdioxyde afstands-delen 110. Nadat de siliciumdioxyde afstandsdelen 110 volledig zijn verwijderd gaat de etsbewerking voort waarbij 30 nog steeds de gestapelde structuur 104, 106 en de isolatielaag 112 als etsmasker worden gebruikt voor het wegetsen van de delen van de isolatielaag 102 die zich direct bene- •>0 0 5 6 39 27 den de positie bevinden waar de siliciumdioxyde afstandsde-len 110 zich oorspronkelijk bevonden. Het etsen wordt bestuurd tot een tevoren bepaalde diepte voor het vormen van holtes 114 in de isolatielaag 102. Opgemerkt dient te wor-5 den dat de diepte van de holtes 114 op willekeurige wijze kan worden ingesteld maar dat de bodems van de holtes 114 zich op enige afstand dienen te bevinden boven het bovenoppervlak van de polysiliciumlaag 100. Vervolgens wordt met gebruikmaking van de polysilicium opofferingslaag 106 als 10 etsmasker een etsbewerking uitgevoerd voor het verwijderen van de isolatielaag 112. Daarna wordt een polysiliciumlaag opgebracht over de gestapelde structuur 104, 106 en de isolatielaag 102 tot een dikte van bijvoorbeeld ongeveer 1.000 A waardoor de holtes 114 en 108 in hoofdzaak worden opge-15 vuld. De polysiliciumlaag kan bijvoorbeeld met arseenionen worden gediffundeerd ter verhoging van de conductiviteit. Hierna wordt CMP uitgevoerd op de polysiliciumlaag totdat althans het bovenoppervlak van de isolatielaag 104 wordt blootgelegd. Het overblijvende deel van de polysiliciumlaag 20 wordt in figuur 6C aangegeven met het verwijzingscijfers 116. Door deze bewerking is de polysilicium opofferingslaag 106 volledig verwijderd.

Met gezamenlijke gebruikmaking, zie figuur 6D, van de polysiliciumlaag 116 en de isolatielaag 102 als etsbe-25 schermingsmasker wordt de wafel nu nat geëtst voor het verwijderen van de isolatielaag 104. De volledige gestapelde structuur 104, 106 wordt door dit proces verwijderd. Hierna wordt CVD gebruikt voor het successievelijk opbrengen van een isolatielaag 118, een polysiliciumlaag 120 en een iso-30 latielaag 122. De isolatielaag 118 kan bijvoorbeeld worden gevormd uit siliciumdioxyde tot een dikte van bijvoorbeeld ongeveer 2.000 A en op dezelfde wijze kan de isolatielaag 1005639 28 122 worden gevormd uit bijvoorbeeld siliciumdioxyde tot een dikte van bijvoorbeeld ongeveer 1.000 A. De polysilicium-laag 120 kan bijvoorbeeld worden gediffundeerd met arseeni-onen ter verhoging van de conductiviteit. Met gebruikmaking 5 van een conventionele fotolithografische en etsbewerking wordt vervolgens een gat 124 gevormd op een geselecteerde plaats van de wafel die in hoofdzaak is uitgelijnd met het draingebied 16 door successievelijk door de isolatielaag 122, de polysiliciumlaag 120, de isolatielaag 118, de poly-10 siliciumlaag 116 en de isolatielaag 102 te etsen totdat het bovenoppervlak van de polysiliciumlaag 100 is blootgelegd.

Zoals figuur 6E toont wordt een massieve kolomvormige polysiliciumlaag 126 gevormd in het gat 124 bijvoorbeeld epitaxiaal of door opbrengen en terugetsen. Vervol-15 gens wordt een verdere conventionele fotolithografische en etsbewerking uitgevoerd op de polysiliciumlagen 120 en 100 ter verkleining van de horizontale afmetingen daarvan en voor het zodoende definiëren van een opslagelektrode voor de data-opslagcondensator van de DRAM-cel met takvormige 20 polysiliciumlagen 120a en 116 en een onderste stamvormige polysiliciumlaag 100a. Vervolgens wordt met gebruikmaking van de etsbeschermingslaag 22 als etseindpunt nat geëtst voor het volledig verwijderen van de blootliggende siliciumdioxyde isolatielagen 122, 118, 102 en 96. Hiermede is de 25 vervaardiging van de opslagelektrode voor de data-opslagcondensator van de DRAM-cel voltooid.

Zoals figuur 6E toont, omvat deze opslagelektrode de onderste stamvormige polysiliciumlaag 108 die een in hoofdzaak T-vormige dwarsdoorsnede bezit, een bovenste 30 stamvormige polysiliciumlaag 126 die zich vanaf de onderste stamvormige polysiliciumlaag 100a uitstrekt alsmede twee takvormige polysiliciumlagen 120a en 116 waarvan de takvor- 1005639 29 mige polysiliciumlaag 116 twee zijtakken 116a en 116b omvat naar iedere zijde die ieder in hoofdzaak in doorsnede L-vormig zijn en de takvormige polysiliciumlaag 120a omvat eveneens twee zijtakken 120al en 120a2 aan iedere zijde 5 maar welke in hoofdzaak rechthoekig zijn. De onderste stam-vormige polysiliciumlaag 100a is met de wortel 100b (onderste uiteinde) elektrisch verbonden met het draingebied 16 van de overbrengtransistor van de DRAM-cel en de bovenste stamvormige polysiliciumlaag 126 strekt zich opwaarts uit 10 vanaf de bovenkant van de onderste stamvormige polysiliciumlaag 100a. De twee takvormige polysiliciumlagen 116a en 116b en 120 vertakken zich zijwaarts dat wil zeggen horizontaal en in hoofdzaak loodrecht op de bovenste stamvormige polysiliciumlaag 126. De takvormige polysiliciumlaag 15 120a bezit twee horizontale vlakke segmenten I20al en I20a2 die zich naar beide zijde horizontaal uitstrekken en de takvormige polysiliciumlaag 116 bezit twee L-vormige delen 116a, 116b waarvan ieder eerste segmenten omvatten (respectievelijk ll6al en ll6bl) die zich horizontaal vanaf de 20 beide zijde uitstrekken en tweede segmenten (respectievelijk 116a2 en 116b2) die zich daarvandaan neerwaarts uitstrekken .

Het zal voor de vakman in het vakgebied van de halfgeleidertechnologie uit de voorgaande beschrijvingen 25 van de voorkeursuitvoeringsvormen van de uitvinding duidelijk zijn dat de verschillende structuren voor de stamvormige en takvormige elementen ofwel individueel of in verschillende combinaties en verschillende aantallen kunnen worden gebruikt voor het vormen van een boomvormige conden-30 sator. Dergelijke opstellingen dienen te worden beschouwd als te behoren tot de beschermingsomvang van de uitvinding.

1 o 05 639 30

Alhoewel in de voorgaande beschrijving van de voorkeursuitvoeringsvormen de drain van de overbrengtran-sistor is gebaseerd op een gediffundeerd gebied in een si-liciumsubstraat is de uitvinding bovendien niet beperkt tot 5 een dergelijke halfgeleiderstructuur. Andere structuren voor het draingebied zoals een gleufvormig draingebied (trench-type drain region) kunnen eveneens worden gebruikt en bevinden zich binnen het kader van de uitvinding.

Voorts zijn alle elementen in de bijgevoegde teke-10 ningen schematisch getekend uitsluitend ten behoeve van illustratieve doeleinden en zijn derhalve niet op ware schaal. Dergelijke geïllustreerde afmetingen dienen derhalve onder geen beding te worden beschouwd als beperkingen van de beschermingsomvang van de uitvinding.

15 De uitvinding is beschreven met gebruikmaking van karakteristieke voorkeursuitvoeringsvormen. Begrepen dient evenwel te worden dat de beschermingsomvang van de uitvinding niet is beperkt tot de geopenbaarde uitvoeringsvormen. Het is integendeel de bedoeling verschillende modificaties 20 en soortgelijke opstellingen af te dekken. De beschermingsomvang van de conclusies dient derhalve de meest brede interpretatie te worden gegeven zodat deze al dergelijke modificaties en soortgelijke opstellingen omvatten.

1005639

Claims

1. Halfgeleidergeheugeninrichting omvattende: (a) een substraat, (b) een overbrengtransistor gevormd op het genoemde substraat welke overbrengtransistor een draingebied om- 5 vat en (c) een boomvormige condensator die elektrisch is verbonden met het genoemde draingebied, waarbij de genoemde boomvormige condensator omvat: (i) een stamvormige geleidingslaag met een 10 onderuiteinde dat elektrisch is gekoppeld met het genoemde draingebied welke stamvormige geleidingslaag een zich opwaarts uitstrekkend gedeelte bezit dat zich in hoofdzaak opwaarts uitstrekt vanaf het genoemde onderuiteinde, (ii) ten minste een takvormige gelei-15 dingslaag met een in hoofdzaak L-vormige dwarsdoorsnede welke ten minste aanwezige eerste takvormige geleidingslaag een uiteinde bezit dat elektrisch is verbonden met een oppervlak van de genoemde stamvormige geleidingslaag, welke stamvormige geleidingslaag en ten minste aanwezige eerste 20 takvormige geleidingslaag in combinatie een opslagelektrode vormen voor de genoemde boomvormige condensator, (iii) een dielektrische laag gevormd over blootliggende oppervlakken van zowel de genoemde stamvormige geleidingslaag als de genoemde minstens aanwezige eerste 25 takvormige geleidingslaag en (iv) een overdekkende geleidingslaag die de genoemde dielektrische laag overdekt welke overdekkende geleidingslaag dient als een tegenovergelegen elektrode van 1 0 05 639 de genoemde boomvormige condensator, met het kenmerk, dat de genoemde stamvormige geleidingslaag omvat: een onderste stamvormig gedeelte met een bovenuiteinde en een onderuiteinde waarbij het onderuiteinde van 5 het genoemde onderste stamvormige gedeelte zijnde het genoemde stamvormige onderuiteinde van de geleidingslaag elektrisch is gekoppeld met het genoemde draingebied en een bovenste stamvormig gedeelte dat zich in hoofdzaak opwaarts uitstrekt vanaf het bovenuiteinde van 10 het genoemde onderste stamvormige gedeelte.

2. Halfgeleidergeheugeninrichting volgens conclusie 1, met het kenmerk, dat het genoemde onderste stamvormige gedeelte in dwarsdoorsnede in hoofdzaak T-vormig is.

3. Halfgeleidergeheugeninrichting volgens conclu-15 sie 2, met het kenmerk, dat het genoemde bovenste stamvormige gedeelte in dwarsdoorsnede in hoofdzaak T-vormig is.

4. Halfgeleidergeheugeninrichting volgens conclusie 2, met het kenmerk, dat het genoemde bovenste stamvormige gedeelte massief is en in hoofdzaak kolomvormig.

5. Halfgeleidergeheugeninrichting volgens conclu sie 2, met het kenmerk, dat althans een eerste takvormige geleidingslaag met een uiteinde is verbonden met een buitenoppervlak van het genoemde bovenste stamvormige gedeelte .

6. Halfgeleidergeheugeninrichting volgens conclu sie 1, met het kenmerk, dat ten minste een eerste takvormige geleidingslaag twee in hoofdzaak evenwijdige eerste takvormige geleidingslagen omvat, waarbij ieder in doorsnede in hoofdzaak L-vormig is en met een uiteinde is verbonden 30 met een buitenoppervlak van de genoemde stamvormige geleidingslaag . 1005639

7. Halfgeleidergeheugeninrichting volgens conclusie 1, met het kenmerk, dat de genoemde boomvormige condensator verder een tweede takvormige geleidingslaag omvat met een vlak segment dat zich horizontaal vertakt vanaf een 5 buitenoppervlak van de genoemde stamvormige geleidingslaag en waarbij de genoemde dielektrische laag is gevormd over blootliggende oppervlakken van de genoemde stamvormige geleidingslaag, de ten minste aanwezige eerste takvormige geleidingslaag en de genoemde tweede takvormige gelei-10 dingslaag.

8. Halfgeleidergeheugeninrichting met een boomvormige condensator met: (a) een substraat met een bovenoppervlak, (b) een overbrengtransistor gevormd op het genoem-15 de substraat, welke genoemde overbrengtransistor is voorzien van een draingebied en (c) een boomvormige condensator die elektrisch is verbonden met het genoemde draingebied welke boomvormige condensator omvat: 20 (i) een stamvormige geleidingslaag met een onderuiteinde dat elektrisch is gekoppeld met een bovenoppervlak van het genoemde draingebied welke stamvormige geleidingslaag is voorzien van een zich opwaarts uitstrekkend gedeelte dat zich uitstrekt vanaf het genoemde onderuitein-25 de in een richting weg van het genoemde oppervlak van het genoemde draingebied, met het kenmerk, dat de boomvormige condensator verder omvat: (ii) ten minste een eerste takvormige ge-30 leidingslaag met een eerste segment en een tweede segment welk eerste segment een eerste uiteinde en een tweede uiteinde bezit, welk eerste uiteinde van het eerste segment is 1005639 verbonden met een buitenoppervlak van de genoemde stamvor-mige geleidingslaag en zich in hoofdzaak loodrecht uit-strekt op de genoemde stamvormige geleidingslaag en welk genoemde tweede segment een uiteinde bezit dat is verbonden 5 met het tweede uiteinde van het genoemde eerste segment en zich uitstrekt in de richting van het bovenoppervlak van het genoemde draingebied, welke stamvormige geleidingslaag en welke genoemde ten minste aanwezige eerste takvormige geleidingslaag in combinatie een opslagelektrode vormen 10 voor de genoemde boomvormige condensator, (iii) een dielektrische laag gevormd over blootliggende oppervlakken van zowel de stamvormige geleidingslaag als de genoemde ten minste aanwezige eerste takvormige geleidingslaag en 15 (iv) een overdekkende geleidingslaag die de genoemde dielektrische laag overdekt welke overdekkende geleidingslaag dient als een tegenovergelegen elektrode van de genoemde boomvormige condensator.

9. Halfgeleidergeheugeninrichting volgens conclu-20 sie 8, met het kenmerk, dat de genoemde stamvormige geleidingslaag in dwarsdoorsnede in hoofdzaak T-vormig is.

10. Halfgeleidergeheugeninrichting volgens conclusie 8, met het kenmerk, dat de genoemde stamvormige geleidingslaag in hoofdzaak kolomvormig is.

11. Halfgeleidergeheugeninrichting volgens conclu sie 8, met het kenmerk, dat de genoemde stamvormige geleidingslaag omvat: een onderste stamvormig gedeelte met een bovenuiteinde en een onderuiteinde, welk onderuiteinde van het ge-30 noemde onderste stamvormige gedeelte bestaat uit het onderuiteinde van de genoemde stamvormige geleidingslaag die elektrisch is gekoppeld met het genoemde draingebied en 1005639 een bovenste stamvormig gedeelte dat zich uit-strekt in een richting in hoofdzaak loodrecht op het bovenoppervlak van het genoemde draingebied vanaf het bovenuiteinde van het genoemde onderste stamvormige gedeelte.

12. Halfgeleidergeheugeninrichting volgens conclu sie 11, met het kenmerk, dat het genoemde onderste stamvormige gedeelte in dwarsdoorsnede in hoofdzaak T-vormig is.

13. Halfgeleidergeheugeninrichting volgens conclusie 12, met het kenmerk, dat het genoemde bovenste stamvor- 10 mige gedeelte in dwarsdoorsnede in hoofdzaak T-vormig is.

14. Halfgeleidergeheugeninrichting volgens conclusie 12, met het kenmerk, dat het genoemde bovenste stamvormige gedeelte in hoofdzaak kolomvormig is.

15. Halfgeleidergeheugeninrichting volgens conclu-15 sie 8, met het kenmerk, dat ten minste een eerste takvormige geleidingslaag twee tegenover elkaar gelegen eerste takvormige geleidingslagen omvat waarbij althans een van de twee is voorzien van: een eerste segment dat met een eerste uiteinde is 20 verbonden met een buitenoppervlak van de genoemde stamvormige geleidingslaag alsmede een tweede uiteinde en een tweede segment dat zich loodrecht uitstrekt vanaf het tweede uiteinde van het eerste segment.

16. Halfgeleidergeheugeninrichting volgens conclu-25 sie 8, met het kenmerk, dat het genoemde tweede segment zich loodrecht uitstrekt vanaf het tweede uiteinde van het genoemde eerste segment aan een zijde van de genoemde stamvormige geleidingslaag.

17. Halfgeleidergeheugeninrichting volgens conclu-30 sie 8, met het kenmerk, dat ten minste een eerste takvormige geleidingslaag twee in hoofdzaak evenwijdige takvormige geleidingslagen omvat waarbij ieder is voorzien van een «1005639 eerste segment en een tweede segment welk eerste segment is voorzien van een eerste uiteinde dat is verbonden met een buitenoppervlak van de genoemde stamvormige geleidingslaag.

18. Halfgeleidergeheugeninrichting volgens conclu-5 sie 8, met het kenmerk, dat de genoemde boomvormige condensator verder omvat: een tweede takvormige geleidingslaag met een vlak segment dat zich buitenwaarts vertakt vanaf een buitenoppervlak van de genoemde stamvormige geleidingslaag in een 10 richting loodrecht op de genoemde stamvormige geleidingslaag en waarbij de genoemde dielektrische laag is gevormd over blootliggende oppervlakken van zowel de genoemde stamvormige geleidingslaag als de genoemde eerste en tweede 15 takvormige geleidingslaag.

19. Halfgeleidergeheugeninrichting volgens conclusie 18, met het kenmerk, dat de genoemde stamvormige geleidingslaag omvat: een onderste stamvormig gedeelte met een bovenui-20 teinde en een onderuiteinde, welk onderuiteinde van het genoemde onderste stamvormige gedeelte bestaat uit het onderuiteinde van de genoemde stamvormige geleidingslaag welke elektrisch is gekoppeld met het genoemde draingebied en een bovenste stamvormig gedeelte dat zich in 25 hoofdzaak opwaarts uitstrekt vanaf het bovenste uiteinde van het genoemde onderste stamvormige gedeelte.

20. Halfgeleidergeheugeninrichting volgens conclusie 19, met het kenmerk, dat het genoemde onderste stamvormige gedeelte in dwarsdoorsnede in hoofdzaak T-vormig is.

21. Halfgeleidergeheugeninrichting volgens conclu sie 20, met het kenmerk, dat het genoemde bovenste stamvormige gedeelte in hoofdzaak in dwarsdoorsnede T-vormig is. 1005639

22. Halfgeleidergeheugeninrichting volgens conclusie 20, met het kenmerk, dat het genoemde bovenste stamvor-mige gedeelte in hoofdzaak kolomvormig is.

23. Halfgeleidergeheugeninrichting volgens conclu-5 sie 19, met het kenmerk, dat de genoemde tweede takvormige geleidingslaag met een uiteinde is verbonden met een buitenste oppervlak van het genoemde bovenste stamvormige gedeelte .

24. Halfgeleidergeheugeninrichting volgens conclu-10 sie 18, met het kenmerk, dat ten minste een eerste takvor- mige geleidingslaag twee in hoofdzaak evenwijdige takvormige geleidingslagen omvat waarbij ieder met een uiteinde is verbonden met een buitenoppervlak van de genoemde stamvormige geleidingslaag. 15 1005639