NL1005628C2 - Werkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting. - Google Patents

Description

Werkwijze voor het vervaardigen van een halfgeleidergeheu-geninrichting

ACHTERGROND VAN DE UITVINDING

1. Gebied van de uitvinding

De uitvinding heeft algemeen betrekking op halfge-5 leidergeheugeninrichtingen en meer in het bijzonder op een werkwijze voor het vervaardigen van dynamic random access memory cel (DRAM) die in hoofdzaak bestaat uit een overbrengt rans is tor en een ladingsopslagcondensator.

10 2. Beschrijving van de verwante techniek

Figuur 1 is een circuitschema van een geheugencel voor een DRAM-inrichting. Zoals in de tekening wordt getoond bestaat een DRAM-cel in hoofdzaak uit een overbreng-transistor T en een ladingsopslagcondensator C. Een source 15 van de overbrengtransistor T is verbonden met een overeenkomstige bitlijn BL en de drain is verbonden met een opsla-gelektrode 6 van de ladingsopslagcondensator C. Een gate van de overbrengtransistor T is verbonden met een overeenkomstige woordlijn WL. Een tegenovergelegen elektrode 8 van 20 de condensator C is verbonden met een constante voedingsbron. Een dielektrische film 7 is aanwezig tussen de opsla-gelektrode 6 en de tegenovergelegen elektrode 8.

Bij het vervaardigingsprocédé van DRAM's wordt een tweedimensionale condensator, ook wel genoemd een planaire 25 condensator, hoofdzakelijk gebruikt bij conventionele DRAM's met een opslagcapaciteit van minder dan 1M (mega = miljoen) bits. Bij een DRAM met een geheugencel die gebruik 1005628 2 maakt van een planaire condensator worden elektrische ladingen opgeslagen op het hoofdoppervlak van een halfgelei-dersubstraat zodat het hoofdoppervlak een groot gebied dient te beslaan. Dit soort geheugencel is daarom niet ge-5 schikt voor een DRAM met een hoge integratiegraad. Voor een hoog geïntegreerde DRAM, zoals een DRAM met meer dan 4M bits geheugen is een driedimensionale condensator, ook wel condensator van het gestapelde soort (stacked-type) of gleuftype (trench-type) genoemd, ingevoerd.

10 Bij condensatoren van het gestapelde type of gleuftype is het mogelijk gemaakt om een groter geheugen te verkrijgen in een gelijk volume. Voor het realiseren van een halfgeleiderinrichting van nog hogere integratiegraad zoals een VLSI-circuit (very-large-scale integration) met 15 een capaciteit van 64M bits blijkt evenwel een condensator van een simpele driedimensionale structuur zoals de conventionele condensator van het gestapelde type of het gleuftype ontoereikend te zijn.

Een oplossing voor het verbeteren van de capaci-20 teit van een condensator is gebruikmaking van een gestapelde condensator van het vin-type zoals is voorgesteld in het artikel " 3-Dimensional Stacked Capacitor Cell for 16M en 64M DRAM's" , International Electron Devices Meeting, pagina's 592-595, december 1988 van Erna en anderen. De gesta-25 pelde condensator van het vin-type omvat elektrodes en die-lektrische films die zich in vinvorm uitstrekken in een aantal gestapelde lagen. DRAM's voorzien van gestapelde condensatoren van het vin-type worden ook geopenbaard in het Amerikaanse octrooischrift 5.071.783 (Taguchi en ande-30 ren), 5.126.810 (Gotou), 5.196.365 (Gotou) en 5.206.787 (Fujioka).

1005628 3

Een andere oplossing voor het verbeteren van de capaciteit van een condensator is gebruik te maken van een gestapelde condensator van het zogenaamde cilindrische type zoals voorgesteld in het artikel " Novel Stacked Capacitor 5 Cell for 64-Mb DRAM" , 1989 Symposium on VLSI Technology Digest of Technical Papers, pagina's 69-70 van Wakamiya en anderen. De gestapelde condensator van het cilindrische type omvat elektrodes en dielektrische films die zich in cilindrische vorm uitstrekken voor het verhogen van het op-10 pervlaktegebied van de elektrodes. Een DRAM voorzien van een gestapelde condensator van het cilindrische type wordt ook geopenbaard in het Amerikaanse octrooischrift 5.077.688 (Kumanoya en anderen).

Uit DE 0 595 260 Al is een werkwijze bekend voor 15 het vervaardigen van een opslagcondensator van holle cilindrische vorm op een substraat voor een geïntegreerde schakeling .

Uit DE 1 005 628 is een werkwijze bekend voor het vervaardigen van een opslagcondensator met een stamvormige 20 gelijdingslaag en een daarmede verbonden takvormige gelij-dingslaag, eveneens bedoeld voor een geïntegreerde schakeling .

Gezien de trend naar verhoogde integratiedichtheid dient de afmeting van de DRAM-cel in een vlak (het gebied 25 dat in het vlak wordt ingenomen) verder te worden gereduceerd. In het algemeen gesproken leidt een reductie van de afmeting van de cel tot een reductie van de ladingsopslag-capaciteit (capaciteit). Bovendien neemt bij afname van de capaciteit, de waarschijnlijkheid van beperkte fouten (soft 30 errors) als gevolg van het invallen van α-stralen toe. Er bestaat zodoende bij deze techniek nog steeds behoefte tot het ontwerpen van een nieuwe structuur van een opslagcon- 1005628 4 densator die dezelfde capaciteit kan bereiken in een kleiner planair oppervlak alsmede van een geschikte werkwijze voor het vervaardigen van de structuur.

5 SAMENVATTING VAN DE UITVINDING

Het is daarom een doel van de uitvinding om een werkwijze te verschaffen voor het vervaardigen van een boomvormige condensatorstructuur voor een halfgeleiderge-10 heugeninrichting waarmee een toegenomen gebied mogelijk is voor ladingsopslag.

In overeenstemming met de voorgaande en andere doelen van de uitvinding wordt een nieuwe en verbeterde werkwijze verschaft voor het vervaardigen van een halfge-15 leidergeheugeninrichting.

Een halfgeleidergeheugeninrichting overeenkomstig de uitvinding omvat een substraat, een overbrengtransistor gevormd op het substraat waarbij de overbrengtransistor is voorzien van source-/drain-gebieden, alsmede een ladingsop-20 slagcondensator die elektrisch is verbonden met een van de source-/drain-gebieden. De werkwijze voor het vervaardigen van de opslagcondensator omvat het vormen van een eerste isolatielaag voor het afdekken van de overbrengtransistor op het substraat, het vormen van een eerste geleidingslaag 25 die de eerste isolatielaag penetreert en elektrisch is verbonden met een van de source-/drain-gebieden, het vormen van een kolomvormige laag op de eerste geleidingslaag, het vormen van een tweede geleidingslaag op het oppervlak van de kolomvormige laag en de eerste geleidingslaag, het aan-30 brengen van een patroon in de tweede geleidingslaag voor het verwijderen van een deel van de tweede geleidingslaag boven de kolomvormige laag, het aanbrengen van een patroon 1005628 5 in de tweede geleidingslaag en de eerste geleidingslaag voor het vormen van een opening die de eerste isolatielaag blootlegt en het vormen van een derde geleidingslaag in de vorm van een holle cilinder die is verbonden met een rand 5 van de eerste geleidingslaag bij een omtrek van de opening. De derde geleidingslaag en de eerste geleidingslaag vormen een stamvormige geleidingslaag. Een uiteinde van de tweede geleidingslaag is verbonden met het inwendige oppervlak van de derde geleidingslaag en vormt een takvormige gelei-10 dingslaag. De eerste, tweede en derde geleidingslagen vormen een opslagelektrode van de opslagcondensator. De werkwijze voor het vervaardigen van de opslagcondensator omvat verder het verwijderen van de stamvormige laag, vormen van een dielektrische laag op de blootliggende oppervlakken van 15 de eerste, tweede en derde geleidingslagen en het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator .

In overeenstemming met een van de voorkeursuitvoe-20 ringsvormen van de uitvinding omvat de stamvormige geleidingslaag een onderste stamvormig deel dat elektrisch is verbonden met een van de source-/drain-gebieden en een bovenste stamvormig deel dat zich in hoofdzaak opwaarts uit-strekt vanaf een rand van het onderste stamvormige deel. De 25 werkwijze volgens de uitvinding kan verder een stap omvatten van vormen van een etsbeschermingslaag op de eerste isolatielaag juist nadat de eerste isolatielaag is gevormd. Bij een voorkeursuitvoeringsvorm omvat de stap van het aanbrengen van een patroon in de tweede geleidingslaag het et-30 sen van een deel van de tweede geleidingslaag boven de kolomvormige laag. Bij een andere voorkeursuitvoeringsvorm omvat de stap van het aanbrengen van een patroon in de il 0 0 5 6 2 8 6 tweede geleidingslaag het polijsten van een deel van de tweede geleidingslaag boven de kolomvormige laag met gebruikmaking van een chemisch/mechanische polijsttechniek.

In overeenstemming met een andere voorkeursuitvoe-5 ringsvorm van de uitvinding omvat de stap van het vormen van een kolomvormige laag op de eerste geleidingslaag het vormen van een dikke isolatielaag op de eerste geleidingslaag, het vormen van een fotoresist op de dikke isolatielaag boven het source-/drain-gebied, het etsen van een 10 deel van de niet afgedekte dikke isolatielaag, het uitvoeren van een fotoresisterosiebewerking voor het blootleggen van een deel van de dikke isolatielaag, het etsen van een deel van de blootliggende dikke isolatielaag totdat de eerste geleidingslaag is blootgelegd voor het vormen van een 15 kolomvormige laag met een trapvormige vorm en het verwijderen van de fotoresist.

In overeenstemming met een andere voorkeursuitvoeringsvorm van de uitvinding wordt juist nadat de eerste isolatielaag is gevormd op het substraat een etsbescher-20 mingslaag gevormd op de eerste isolatielaag alsmede een vierde isolatielaag op de etsbeschermingslaag. De eerste geleidingslaag wordt zodanig gevormd dat de eerste isolatielaag en de etsbeschermingslaag worden gepenetreerd. De vierde isolatielaag wordt verwijderd met de kolomvormige 25 laag.

Volgens een ander aspect van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting het vormen van een eerste isolatielaag ter overdekking van een overbrengtransistor op een substraat, 30 het vormen van een eerste geleidingslaag die althans de eerste isolatielaag penetreert en elektrisch is verbonden met een van de source-/drain-gebieden, en het vormen van 1005628 7 een kolomvormige laag op de eerste geleidingslaag. Op het oppervlak van de kolomvormige laag en de eerste geleidingslaag wordt ten minste een eerste film en een tweede film afwisselend gevormd. De tweede film bestaat uit gelei-5 dingsmateriaal en de eerste film uit isolatiemateriaal. De tweede film wordt van een patroon voorzien ter verwijdering van het deel van de tweede film dat is gelegen boven de kolomvormige laag. De tweede film wordt tezamen met de eerste film en de eerste geleidingslaag van een patroon voor-10 zien voor het vormen van een opening die de eerste isolatielaag blootlegt. Een tweede geleidingslaag wordt gevormd als een holle cilinder verbonden met een rand van de eerste geleidingslaag bij een omtrek van de opening. De tweede geleidingslaag en de eerste geleidingslaag vormen een stam-15 vormige geleidingslaag. Een uiteinde van de tweede geleidingslaag is verbonden met een inwendig oppervlak van de tweede geleidingslaag voor het vormen van een takvormige geleidingslaag. De eerste geleidingslaag, de tweede film en de tweede geleidingslaag vormen een opslagelektrode van de 20 opslagcondensator. De werkwijze omvat verder het verwijderen van de kolomvormige laag en de eerste film, het vormen van een dielektrische laag op blootliggende oppervlakken op de eerste geleidingslaag, de tweede film en de tweede geleidingslaag en het vormen van een derde geleidingslaag op 25 de dielektrisch laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

Volgens een ander aspect van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting het vormen van een eerste isolatielaag 30 voor het afdekken van een overbrengtransistor op een substraat, het vormen van een eerste geleidingslaag die althans de eerste isolatielaag penetreert en elektrisch is 1005628 8 verbonden met een van de source-/drain-gebieden van de overbrengtransistor, het vormen van ten minste een kolomvormige laag op de eerste geleidingslaag, het vormen van een tweede geleidingslaag op zijwanden van de kolomvormige 5 laag, het aanbrengen van een patroon in de eerste geleidingslaag voor het vormen van een opening voor het blootleggen van de eerste isolatielaag en het vormen van een derde geleidingslaag in de vorm van een holle cilinder die is verbonden met een rand van de eerste geleidingslaag bij 10 een omtrek van de opening. Een uiteinde van de tweede geleidingslaag is verbonden met een bovenoppervlak van de eerste geleidingslaag voor het vormen van een takvormige geleidingslaag. De eerste, tweede en derde geleidingslagen vormen een opslagelektrode van de opslagcondensator. De 15 werkwijze omvat verder het verwijderen van de kolomvormige laag, het vormen van een dielektrische laag op de blootliggende oppervlakken van de eerste, tweede en derde geleidingslagen en het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenoverge-20 legen elektrode van de opslagcondensator.

Volgens een ander aspect van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting met een opslagcondensator het vormen van een eerste isolatielaag ter overdekking van een overbreng-25 transistor op het substraat, het vormen van een eerste geleidingslaag die althans de eerste isolatielaag penetreert en elektrisch is verbonden met een van de source-/drain-gebieden van de overbrengtransistor, het vormen van ten minste een kolomvormige laag op de eerste geleidingslaag en 30 het vormen van een tweede geleidingslaag op de zijwanden van de kolomvormige laag. Een uiteinde van de tweede geleidingslaag is verbonden met een bovenoppervlak van de eerste 1005628 9 geleidingslaag. De werkwijze omvat verder het afwisselend vormen van ten minste een eerste film en een tweede film op het oppervlak van de tweede geleidingslaag en de kolomvormige laag en op de eerste geleidingslaag. De tweede film 5 bestaat uit een geleidingsmateriaal en de eerste film bestaat uit een isolatiemateriaal. De werkwijze omvat verder het aanbrengen van een patroon in de tweede film voor het verwijderen van een deel van de tweede geleidingslaag boven de kolomvormige laag, het aanbrengen van een patroon in de 10 tweede film, de eerste film en de eerste geleidingslaag voor het vormen van een opening die de eerste geleidingslaag blootlegt en het vormen van een derde geleidingslaag die is gevormd als een holle cilinder die is verbonden met een rand van de eerste geleidingslaag bij een 15 omtrek van de opening. De derde geleidingslaag en de eerste geleidingslaag vormen een stamvormige geleidingslaag. Een uiteinde van de tweede film is verbonden met een inwendig oppervlak van de derde geleidingslaag. De tweede film en de tweede geleidingslaag vormen een takvormige geleidingslaag. 20 De eerste, tweede en derde geleidingslagen en de tweede film vormen een opslagelektrode van de opslagcondensator.

De werkwijze omvat verder het verwijderen van de kolomvormige laag en de eerste film, het vormen van een dielektri-sche laag op de blootliggende oppervlakken van de eerste, 25 tweede en derde geleidingslagen en het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode op de opslagcondensator.

Volgens een ander aspect van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgeleiderge-30 heugeninrichting met een opslagcondensator het vormen van een eerste isolatielaag ter overdekking van een overbreng-transistor op een substraat en het vormen van een stamvor- 1005628 10 mige geleidingslaag. De stamvormige geleidingslaag omvat een onderste stamvormig deel dat elektrisch is verbonden met een van de source-/drain-gebieden van de overbrengtran-sistor en een bovenste stamvormig deel dat zich in hoofd-5 zaak opwaarts uitstrekt vanaf een rand van het onderste stamvormige deel. De werkwijze omvat verder het vormen van ten minste een takvormige geleidingslaag welke ten minste een eerste verlengd segment en een tweede verlengd segment omvat. Een uiteinde van het eerste verlengde segment is 10 verbonden met een inwendig oppervlak van de stamvormige geleidingslaag en het tweede verlengde segment strekt zich uit vanaf een ander uiteinde van het eerste verlengde segment. De stamvormige geleidingslaag en de takvormige geleidingslaag vormen een opslagelektrode van de opslagcondensa-15 tor. De werkwijze omvat verder het vormen van een dielek-trische laag op het blootliggende oppervlak van de stamvormige geleidingslaag en de takvormige geleidingslaag en het vormen van een bovenste geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van 20 de opslagcondensator.

Volgens een andere werkwijze van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgelei-dergeheugeninrichting met een condensator het vormen van een isolatielaag ter afdekking van een overbrengtransistor 25 op een substraat en het vormen van een stamvormige geleidingslaag welke een onderste stamvormig deel omvat dat elektrisch is verbonden met een van de source-/drain-gebieden van de overbrengtransistor alsmede een bovenste stamvormig deel dat zich in hoofdzaak opwaarts uitstrekt 30 vanaf een rand van het onderste stamvormige deel. De werkwijze omvat verder het vormen van ten minste een takvormige geleidingslaag die is gevormd als een in hoofdzaak holle 1005628 11 cilinder. Een uiteinde van de takvormige geleidingslaag is verbonden met een bovenoppervlak van de stamvormige geleidingslaag en strekt zich in hoofdzaak opwaarts uit. De stamvormige geleidingslaag en de takvormige geleidingslaag 5 vormen een opslagelektrode van de ladingsopslagcondensator. De werkwijze omvat verder het vormen van een dielektrische laag op blootliggende oppervlakken van de stamvormige geleidingslaag en de takvormige geleidingslaag en het vormen van een bovenste geleidingslaag op de dielektrische laag 10 voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

Volgens een ander aspect van de uitvinding omvat een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting met een condensator het vormen van een 15 isolatielaag ter afdekking van een overbrengtransistor op een substraat en het vormen van een stamvormige geleidingslaag welke een onderste stamvormig deel omvat dat elektrisch is verbonden met een van de source-/drain-gebieden van de overbrengtransistor alsmede een bovenste 20 stamvormig deel dat zich in hoofdzaak opwaarts uitstrekt vanaf een rand van het onderste stamvormige deel. De werkwijze omvat verder het vormen van een takvormige geleidingslaag die in hoofdzaak de vorm bezit van een holle cilinder. Een uiteinde van de takvormige geleidingslaag is 25 verbonden met het bovenoppervlak van de stamvormige geleidingslaag en strekt zich in hoofdzaak opwaarts uit. De werkwijze omvat verder het vormen van ten minste een tweede takvormige geleidingslaag. Een uiteinde van de tweede takvormige geleidingslaag is verbonden met het inwendige op-30 pervlak van de stamvormige geleidingslaag. De tweede takvormige geleidingslaag bezit een zich buitenwaarts uit-strekkend deel dat zich buitenwaarts uitstrekt vanaf het '1 0 0 5 6 2 8 12 uiteinde. De stamvormige geleidingslaag en de takvormige geleidingslaag vormen een opslagelektrode van de opslagcon-densator. De werkwijze omvat verder het vormen van een die-lektrische laag op blootliggende oppervlakken van de stam-5 vormige geleidingslaag en de takvormige geleidingslaag en het vormen van een bovenste geleidingslaag op de dielektri-sche laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

10 KORTE BESCHRIJVING VAN DE TEKENINGEN

Andere doelen, eigenschappen en voordelen van de uitvinding zullen duidelijk worden uit de nu volgende gedetailleerde beschrijving van de niet-limitatieve uitvoe-15 ringsvormen. De beschrijving wordt gemaakt met verwijzing naar de bijgevoegde tekeningen waarin: figuur 1 een circuitschema is van een geheugencel van een DRAM-inrichting, figuren 2A tot 2H aanzichten in dwarsdoorsnede 20 zijn die processtappen weergeven voor het vervaardigen van een eerste uitvoeringsvorm van een halfgeleidergeheugencel met een boomvormige condensator volgens de uitvinding, figuren 3A tot 3E aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen 25 van een tweede uitvoeringsvorm van een halfgeleidergeheugencel met een boomvormige condensator volgens de uitvinding, figuren 4A tot 4D aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen 30 van een derde uitvoeringsvorm van een halfgeleidergeheugencel met een boomvormige condensator volgens de uitvinding, 1005628 13 figuren 5A tot 5C aanzichten iri dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een vierde uitvoeringsvorm van een halfgeleidergeheu-gencel met een boomvormige condensator volgens de uitvin- 5 ding, figuren 6A tot 6D aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een vijfde uitvoeringsvorm van een halfgeleidergeheu-gencel met een boomvormige condensator volgens de uitvin- 10 ding, figuren 7A tot 7D aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een zesde uitvoeringsvorm van een halfgeleidergeheugen-cel met een boomvormige condensator volgens de uitvinding, 15 figuren 8A tot 8E aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een zevende uitvoeringsvorm van een halfgeleidergeheu-gencel met een boomvormige condensator volgens de uitvinding, 20 figuren 9A tot 9E aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een achtste uitvoeringsvorm van een halfgeleidergeheu-gencel met een boomvormige condensator volgens de uitvinding en 25 figuren 10A tot 10D aanzichten in dwarsdoorsnede zijn die processtappen weergegeven voor het vervaardigen van een negende uitvoeringsvorm van een halfgeleidergeheu-gencel met een boomvormige condensator volgens de uitvinding.

30

BESCHRIJVING VAN DE VOORKEURSUITVOERINGSVORMEN

1005628 14

Eerste voorkeursuitvoeringsvorm

Een werkwijze voor het vervaardigen van een eerste voorkeursuitvoeringsvorm van de uitvinding die betrekking heeft op een halfgeleidergeheugeninrichting met een boom-5 vormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 2A tot 2H.

Het oppervlak van een siliciumsubstraat 10, zie figuur 2A, wordt eerst thermisch geoxydeerd met behulp van bijvoorbeeld een LOCOS-techniek (local oxydation of sili-10 con). Er wordt daarom een veldoxydelaag 12 gevormd met een dikte van ongeveer 3.000 A (angstroms) op het oppervlak van het siliciumsubstraat 10. Vervolgens wordt nogmaals een thermisch oxydatieproces uitgevoerd voor het vormen van een poortoxydelaag 14 met een dikte van ongeveer 150 A op het 15 oppervlak van het siliciumsubstraat 10. Met behulp van een chemische dampneerslagtechniek (chemical vapor deposition CVD) of met behulp van een chemische dampneerslagtechniek bij lage druk (low pressure chemical vapor deposition LP-CVD) wordt vervolgens een polysiliciumlaag opgebracht met 20 een dikte van ongeveer 2.000 A over het gehele oppervlak van het silicumsubstraat 10. Om de conductiviteit van de polysiliciumlaag te verhogen kunnen fosforionen in de polysiliciumlaag worden geïmplanteerd. Bij voorkeur wordt een hittebestendige laag aangebracht en wordt een uitgloeibe-25 werking uitgevoerd voor het vormen van een polycide laag. Als gevolg hiervan wordt de conductiviteit verder verbeterd. Het hittebestendige metaal kan bijvoorbeeld bestaan uit wolfraam opgebracht tot een dikte van ongeveer 2.000 A. Daarna wordt een conventionele fotolithografische en ets-30 techniek toegepast om de polycide laag van een patroon te voorzien. Daardoor worden poorten WL1 tot WL4 (ofwel woord-lijnen WL1 tot WL4) gevormd zoals wordt getoond in figuur 1005628 15 2A. Vervolgens worden arseenionen in het substraat 10 geïmplanteerd voor het vormen van draingebieden 16a, 16b en source-gebieden 18a, 18b. Gedurende deze implantatiestap worden de woordlijnen WL1 tot WL4 gebruikt bij wijze van 5 maskerlagen en worden de ionen geïmplanteerd met een dosering van ongeveer 1015 atomen per vierkante centimeter bij een energieniveau van ongeveer 70 KeV.

Zoals figuur 2B toont wordt een isolerende plana-riseringslaag 20 bijvoorbeeld borofosfosilicaatglas (BPSG) 10 met een dikte van ongeveer 7.000 A opgebracht met behulp van CVD. Daarna wordt een etsbeschermingslaag 22 gevormd zoals een siliciumnitridelaag met een dikte van ongeveer 1.000 A eveneens met CVD. Daarna worden achterelkaar met gebruikmaking van conventionele fotolithografische en ets-15 technieken de etsbeschermingslaag 22, de isolerende plana-riseringslaag 20 en de poortoxydelaag 14 geëtst. Hierdoor worden contactgaten 24a, 24b ten behoeve van opslagelektro-des gevormd op het bovenoppervlak van de etsbeschermingslaag 22 die zich uitstrekken tot op het oppervlak van 20 de draingebieden 16a, 16b. Vervolgens wordt een polysilici-umlaag 26 opgebracht. Bij voorkeur worden arseenionen in de polysiliciumlaag 26 geïmplanteerd ter verhoging van de con-ductiviteit. Zoals figuur 2B toont vult de polysiliciumlaag 26 de contactgaten 24a, 24b geheel op en dekt ook het op-25 pervlak van de etsbeschermingslaag 22 af.

Een dikke isolatielaag, zie figuur 2C, zoals een siliciumdioxydelaag met een dikte van ongeveer 7.000 A wordt daarna opgebracht over de polysiliciumlaag 26. Conventionele fotolithografische en etstechnieken worden uit-30 gevoerd voor het aanbrengen van een patroon in de isolatielaag zodat isolerende kolommen 28a, 28b worden gevormd zoals wordt getoond in figuur 2C. De isolerende kolommen 28a, 1005628 16 28b bevinden zich bij voorkeur boven de draingebieden 16a en 16b en de polysiliciumlaag 26. Spleten 29 worden aldus tussen de isolerende kolommen 28a, 28b gevormd.

Zoals wordt getoond in figuur 2D worden met behulp 5 van CVD achtereenvolgens een isolatielaag 30, een polysili-ciumlaag 32 en een isolatielaag 34 gevormd. De isolatielagen 30 en 34 kunnen bijvoorbeeld bestaan uit een silicium-dioxydelaag. De dikte van ieder van de isolatielaag 30 en de polysiliciumlaag 32 kunnen bijvoorbeeld ongeveer 1.000 A 10 bedragen. De dikte van de isolatielaag 34 is bij voorkeur zodanig dat deze in staat is om althans de spleten 29 tussen de isolatiekolommen 28a en 28b op te vullen. In overeenstemming met de eerste voorkeursuitvoeringsvorm bedraagt de dikte van de isolatielaag 34 ongeveer 7.000 A. Om de 15 conductiviteit van de polysiliciumlaag 32 te verhogen kunnen arseenionen in de polysiliciumlaag 32 worden geïmplanteerd .

Figuur 2E toont dat het oppervlak van de structuur dat wordt getoond in figuur 2D wordt gepolijst met behulp 20 van een chemisch/mechanische polijsttechniek (CMP) totdat althans de bovenkanten van de isolatiekolommen 28a, 28b zijn blootgelegd.

Figuur 2F toont dat met gebruikmaking van conventionele fotolithografische en etstechnieken de isolatielaag 25 34, de polysiliciumlaag 32, de isolatielaag 30 en de poly siliciumlaag 26 worden geëtst voor het vormen van een opening 36; de opslagelektrode van de opslagcondensator van iedere geheugencel is nu bepaald door de plaatsing van de geleidingslagen. Eveneens met gebruikmaking van de bovenge-30 noemde etsstap worden de polysiliciumlagen 32 en 26 onderverdeeld in segmenten 32a, 32b respectievelijk 26a, 26b. Vervolgens worden polysilicium afstandsdelen 38a, 38b ge- 1005628 17 vormd op de zijwanden van de openingen 36. In overeenstemming met de eerste voorkeursuitvoeringsvorm kunnen de poly-silicium afstandsdelen 38a, 38b worden gevormd door het vormen van een polysiliciumlaag met een dikte van ongeveer 5 1.000 A en het terugetsen van de polysiliciumlaag voor het vormen van de afstandsdelen 38a, 38b. Arseenionen kunnen worden geïmplanteerd in de polysiliciumlaag ter verhoging van de conductiviteit van de polysilicium afstandsdelen 38a, 38b.

10 Er wordt nat geëtst, zie figuur 2G, met gebruikma king van de etsbeschermingslaag 22 als etseindpunt voor het verwijderen van de blootliggende siliciumdioxydelagen, namelijk de isolatielagen 34, 30 en de isolatiekolommen 28a, 28b. Na het nat etsen is de opslagelektrode van de DRAM-15 opslagcondensator voltooid. De opslagelektrode getoond in figuur 2G omvat de onderste stamvormige polysiliciumlagen 26a, 26b, de bovenste stamvormige polysiliciumlagen 38a, 38b en de takvormige polysiliciumlagen 32a, 32b welke in dwarsdoorsnede in hoofdzaak een L-vorm bezitten. De onder-20 ste stamvormige polysiliciumlagen 26a, 26b maken direct contact met de draingebieden 16a, 16b van de overbrengtran-sistor. De dwarsdoorsnede van de onderste polysiliciumlagen 26a, 26b is T-vormig. De bovenste stamvormige polysiliciumlagen 38a, 38b zijn verbonden met de randen van respectie-25 velijk de onderste stamvormige polysiliciumlagen 26a, 26b en staan in hoofdzaak verticaal, dat wil zeggen normaal ten opzichte van oppervlak van de etsbeschermingslaag 22. De bovenste stamvormige polysiliciumlagen 38a, 38b vormen holle cilinders en de dwarsdoorsnede daarvan kan cirkelvormig 30 zijn dan wel rechthoekig. De takvormige polysiliciumlagen 32a, 32b zijn verbonden met de inwendige oppervlakken van de bovenste polysiliciumlagen respectievelijk 38a, 38b en 1005628 18 strekken zich eerst horizontaal binnenwaarts uit, dat wil zeggen in de richting van de draingebieden, over een zekere afstand en vervolgens strekken deze zich verticaal opwaarts uit. De uitdrukking " boomvormige opslagelektrode" heeft 5 hierbij betrekking op de volledige opslagelektrode volgens de uitvinding, aangezien de structuur daarvan ongebruikelijk is. De condensator omvat de " boomvormige opslagelektrode" en wordt daarom de " boomvormige opslagcondensator" genoemd.

10 Figuur 2H toont dat dielektrische films 40a, 40b worden gevormd op het oppervlak van de opslagelektrodes 26a, 32a, 38a en 26b, 32b, 38b. Iedere dielektrische film 40a, 40b kan bijvoorbeeld bestaan uit een siliciumdioxyde-laag, een siliciumnitridelaag, een NO-structuur (silicium-15 nitride/siliciumdioxyde) of een ONO-structuur (siliciumdi-oxyde/siliciumnitride/siliciumdioxyde). Vervolgens worden tegenovergelegen elektrodes 42 bestaande uit polysilicium gevormd op het oppervlak van de dielektrische films 40a, 40b. De tegenovergelegen elektrodes worden vervaardigd door 20 het vormen van een polysiliciumlaag met een dikte van bijvoorbeeld ongeveer 1.000 A met behulp van CVD, het doteren van de polysiliciumlaag met bijvoorbeeld een dotering van het n-type ter verhoging van de conductiviteit en het aanbrengen van een patroon in de polysiliciumlaag met gebruik-25 making van conventionele fotolithografische en etstechnieken. De opslagcondensator van de DRAM-cel is hiermede voltooid.

Alhoewel niet in de figuur 2H getoond zal het duidelijk zijn voor de vakman dat woordlijnen, aansluiteilan-30 den, interconnecties, passiveringen en verpakkingen kunnen worden vervaardigd in overeenstemming met conventionele procédés voor het completeren van de DRAM IC. Aangezien de- 1005628 19 ze conventionele procédés niet samenhangen met de eigenschappen van de uitvinding is het niet noodzakelijk deze in detail te beschrijven.

Bij de eerste uitvoeringsvorm wordt de onderste 5 polysiliciumlaag 26 onderverdeeld in onderste stamvormige polysiliciumlagen 26a, 26b bij iedere geheugencel zoals wordt getoond in figuur 2F. In overeenstemming met een andere voorkeursuitvoeringsvorm van de uitvinding kan de polysiliciumlaag 26 evenwel van een patroon worden voorzien 10 zodat deze onderste stamvormige polysiliciumlagen 26a, 26b vormt voor iedere geheugencel juist nadat de polysiliciumlaag 26 is opgebracht, zoals wordt getoond in figuur 2B. De verdere bewerkingen worden vervolgens op dezelfde wijze als hierboven werd beschreven uitgevoerd.

15

Tweede voorkeursuitvoeringsvorm

Bij de eerste uitvoeringsvorm omvat iedere opslag-elektrode slechts een takvormige elektrodelaag die in hoofdzaak L-vormig is in dwarsdoorsnede. De uitvinding is 20 evenwel tot deze specifieke uitvoeringsvorm niet beperkt. Het aantal in hoofdzaak L-vormige takvormige elektrodes kan twee, drie of meer bedragen. Een opslagelektrode met twee takvormige elektrodelagen van in hoofdzaak L-vormige dwarsdoorsnede wordt beschreven als de tweede voorkeursuitvoe-25 ringsvorm.

Een werkwijze voor het vervaardigen van de tweede voorkeursuitvoeringsvorm van de uitvinding, die betrekking heeft op een halfgeleidergeheugeninrichting met een boomvormige opslagcondensator wordt in detail beschreven met 30 verwijzing naar de figuren 3A tot 3E.

De boomvormige opslagcondensator van de tweede uitvoeringsvorm is gebaseerd op de wafelstructuur van fi- 1005628 20 guur 2C. Elementen in figuren 3A tot 3E die identiek zijn met die in figuur 2C worden weergegeven met dezelfde ver-wij zingscij fers.

Zoals de figuren 2C en 3A tonen wordt CVD uitge-5 voerd voor het om en om vormen van isolatielagen en polysi-liciumlagen, in het bijzonder een isolatielaag 44, een po-lysiliciumlaag 46, een isolatielaag 48, een polysilicium-laag 50 en een isolatielaag 52 zoals wordt getoond in figuur 3A. De isolatielagen 44, 48 en 52 kunnen bijvoorbeeld 10 bestaan uit siliciumdioxydelaag. De dikte van de isolatielagen 44, 48 en de polysiliciumlagen 46, 50 kunnen bijvoorbeeld 1.000 A bedragen. De dikte van de isolatielaag 52 kan bijvoorbeeld 7.000 A bedragen en vult bij voorkeur de spleet 29 tussen de isolatiekolommen 28a, 28b op. Ter ver-15 hoging van de conductiviteit van de polysiliciumlagen kunnen ionen zoals arseenionen in de polysiliciumlagen worden geïmplanteerd.

Zoals figuur 3B toont kan een CMP-techniek worden toegepast voor het polijsten van het oppervlak van de 20 structuur in figuur 3A totdat althans de toppen van de isolatiekolommen 28a, 28b zijn blootgelegd.

Conventionele fotolithografische en etstechnieken worden toegepast, zie figuur 3C, voor het etsen van de isolatielaag 52, de polysiliciumlaag 50, de isolatielaag 48, 25 de polysiliciumlaag 46, de isolatielaag 44 en de polysiliciumlaag 26, aldus wordt een opening 54 gevormd en wordt de opslagelektrode van de opslagcondensator voor iedere geheu-gencel van een patroon voorzien. Met behulp van de hierboven genoemde etsstap worden bovendien de polysiliciumlagen 30 50, 46 en 26 onderverdeeld in respectievelijk de segmenten 50a, 50b, 46a, 46b en 26a, 26b. Vervolgens worden polysili-cium afstandsdelen 56a, 56b gevormd op de zijwanden van de 1005628 21 opening 54. In overeenstemming met de tweede voorkeursuitvoeringsvorm kunnen de polysilicium afstandsdelen 56a, 56b worden gevormd door het vormen van een polysiliciumlaag met een dikte van ongeveer 1.000 A en terugetsen van de polysi-5 liciumlaag voor het vormen van de afstandsdelen 56a, 56b. Arseenionen kunnen worden geïmplanteerd in de polysiliciumlaag ter verhoging van de conductiviteit van de polysilicium afstandsdelen 56a, 56b.

Zoals figuur 3D toont wordt er nat geëtst met ge-10 bruikmaking van de etsbeschermingslaag 22 als etseindpunt ter verwijdering van de blootliggende siliciumdioxydelagen, namelijk de isolatielagen 52, 48 en 44 en de isolatiekolom-men 28a, 28b. Na het nat etsen is de opslagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode getoond 15 in figuur 3D omvat de onderste stamvormige polysiliciumla-gen 26a, 26b, de bovenste stamvormige polysiliciumlagen 56a, 56b en de twee lagen van takvormige polysilicium 46a, 50a en 46b, 50b die in doorsnede in hoofdzaak L-vormig zijn. De onderste stamvormige polysiliciumlagen 26a, 26b 20 maken direct contact met de draingebieden 16a, 16b van de overbrengtransistor. De dwarsdoorsnedes van de onderste polysiliciumlagen 26a, 26b zijn T-vormig. De bovenste polysiliciumlagen 56a, 56b zijn verbonden met de randen van de onderste stamvormige polysiliciumlagen 26a respectievelijk 25 26b en staan in hoofdzaak verticaal. De bovenste stamvormi ge polysiliciumlagen 56a, 56b zijn gevormd als holle cilinders waarvan de dwarsdoorsnede cirkelvormig kan zijn dan wel rechthoekig. De twee lagen van het takvormige polysilicium 46a, 50a, 46b, 50b zijn verbonden met de inwendige op-30 pervlakken van de bovenste polysiliciumlagen 56a respectie-vleijk 56b en strekken zich eerst horizontaal binnenwaarts r10 0 5 € 2 2 22 uit over een zekere afstand en vervolgens verticaal opwaarts .

De dielektrische films 58a, 58b, zie figuur 3EE, zijn gevormd op het oppervlak van de opslagelektrodes 26a, 5 46a, 50a, 56a respectievelijk 26b, 46b, 50b, 56b. Vervol gens worden tegenovergelegen elektrodes 60 bestaande uit polysilicium gevormd op het oppervlak van de dielektrische films 58a, 58b. De tegenovergelegen elektrodes worden vervaardigd door het vormen van een polysiliciumlaag met een 10 dikte van bijvoorbeeld 1.000 A met behulp van CVD, het doteren van de polysiliciumlaag met bijvoorbeeld een dotering van het n-type ter verhoging van de conductiviteit en het aanbrengen van een patroon in de polysiliciumlaag met gebruikmaking van conventionele fotolithografische en ets-15 technieken. De opslagcondensator van de DRAM-cel is hiermede voltooid.

Derde voorkeursuitvoeringsvorm

Bij de eerste en tweede voorkeursuitvoeringsvormen 20 bezitten de takvormige elektrodelagen van de opslagelektro-de L-vormige dwarsdoorsnede. De uitvinding is daartoe evenwel niet beperkt. Een takvormige elektrodelaag met een kolomvormige dwarsdoorsnede zal worden beschreven als de volgende voorkeursuitvoeringsvorm.

25 Een proces voor de vervaardiging van de derde voorkeursuitvoeringsvorm van de uitvinding die betrekking heeft op een halfgeleidergeheugeninrichting met een boomvormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 4A tot 4D.

30 De boomvormige opslagcondensator van de derde uit voeringsvorm is gebaseerd op de wafelstructuur van figuur 2C en omvat verdere elementen. Elementen in figuur 4A tot 1005628 23 4D die identiek zijn met die in figuur 2C zijn aangeduid met dezelfde verwijzingscijfers.

Polysilicium afstandsdelen 62a, 62b, zie de figuren 2C en 4A, worden gevormd op de zijwanden van de isola-5 tiekolommen 28a, 28b. In overeenstemming met de derde voorkeursuitvoeringsvorm worden de polysilicium afstandsdelen 62a, 62b vervaardigd door het opbrengen van een polysilici-umlaag met een dikte van ongeveer 1.000 A en terugetsen van de polysiliciumlaag voor het vormen van de afstandsdelen 10 62a, 62b. Om de conductiviteit van de polysiliciumlaag te verhogen kunnen ionen zoals arseen worden geïmplanteerd in de polysiliciumlaag. Vervolgens wordt CVD uitgevoerd voor het opbrengen van een dikke isolatielaag 64. Bij voorkeur wordt daardoor de spleet tussen de isolatiekolommen 28a, 15 28b opgevuld.

Een CMP-techniek wordt gebruikt, zie figuur 4B, voor het polijsten van het oppervlakken van de structuur getoond in figuur 4A bij voorkeur totdat de toppen van de isolatiekolommen 28a, 28b en de polysilicium afstandsdelen 20 62a, 62b zijn blootgelegd.

Figuur 4C toont dat conventionele fotolithografi-sche en etstechnieken worden toegepast voor het etsen van de dikke isolatielaag 64 en de polysiliciumlaag 26, aldus wordt een opening 66 gevormd en wordt de opslagelektrode 25 van de opslagcondensator voor iedere geheugencel van een patroon voorzien. Eveneens met gebruikmaking van de bovengenoemde etsstap wordt de polysiliciumlaag 26 onderverdeeld in segmenten 26a respectievelijk 26b. Vervolgens worden polysilicium afstandsdelen 68a, 68b gevormd op de zijwanden 30 van de openingen 66.

Figuur 4D toont dat er nat wordt geëtst met gebruikmaking van de etsbeschermingslaag 22 als een etseind- 1005628 24 punt voor het verwijderen van de blootliggende siliciumdi-oxydelagen namelijk de isolatielaag 64 en de isolatiekolom-men 28a, 28b. Na het nat etsen is de opslagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode die 5 wordt getoond in figuur 4D omvat de onderste stamvormige polysiliciumlagen 26a, 26b, de bovenste stamvormige polysi-liciumlagen 68a, 68b en de takvormige polysiliciumlagen 62a, 62b welke in dwarsdoorsnede in hoofdzaak kolomvormig zijn. De onderste stamvormige polysiliciumlagen 26a, 26b 10 maken direct contact met de draingebieden 16a, 16b van de overbrengtransistor. De dwarsdoorsnedes van de onderste polysiliciumlagen 26a, 26b zijn T-vormig. De bovenste stamvormige polysiliciumlagen 68a, 68b verbinden de randen van de onderste stamvormige polysiliciumlagen 26a, 26b en staan 15 in hoofdzaak verticaal. De bovenste stamvormige polysiliciumlagen 68a, 68b zijn gevormd als holle cilinders waarvan de dwarsdoorsnede cirkelvormig kan zijn dan wel rechthoekig. De takvormige polysiliciumlagen 62a, 62b zijn verbonden met het bovenoppervlak van de onderste stamvormige po-20 lysiliciumlagen 26a, 26b en strekken zich opwaarts uit. In overeenstemming met de derde voorkeursuitvoeringsvorm zijn de polysiliciumlagen 62a, 62b in hoofdzaak gevormd als holle cilinders waarvan de dwarsdoorsnedes vooral afhangen van de dwarsdoorsnede van de isolatiekolommen 28a, 28b die cir-25 keivormig kunnen zijn dan wel rechthoekig. De takvormige polysiliciumlagen 62a, 62b bevinden zich tussen de bovenste stamvormige polysiliciumlagen 68a, 68b.

Vierde voorkeursuitvoeringsvorm 30 De volgende vierde voorkeursuitvoeringsvorm van de opslagcondensator die is voorzien van takvormige elektrode-lagen met een L-vormige dwarsdoorsnede en takvormige elek- 1005628 25 trodelagen met in dwarsdoorsnede een kolomvorm wordt beschreven. De vierde voorkeursuitvoeringsvorm wordt tot stand gebracht door het combineren van aspecten van de eerste en derde voorkeursuitvoeringsvorm. Er wordt zodoende 5 een structuur geconstrueerd die een combinatie is van de eigenschappen van de eerste en derde voorkeursuitvoeringsvormen .

Een proces voor het vervaardigen van de vierde uitvoeringsvorm van de uitvinding die betrekking heeft op 10 een halfgeleidergeheugeninrichting met een boomvormige op-slagcondensator wordt in detail beschreven met verwijzing naar de figuren 5A tot 5C.

De opslagcondensator van de vierde uitvoeringsvorm is gebaseerd op de wafelstructuur van figuur 2C. Elementen 15 in de figuren 5A tot 5E die identiek zijn met die in figuur 2C worden aangeduid met dezelfde verwijzingscijfers.

Polysilicium afstandsdelen 70a, 70b, zie figuur 2C en 5A, worden op de zijwanden gevormd van de isolatiekolom-men 28a respectievelijk 28b. De polysilicium afstandsdelen 20 worden vervaardigd door een polysiliciumlaag op te brengen met een dikte van ongeveer 1.000 A en de polysiliciumlaag terug te etsen voor het vormen van afstandsdelen. Vervolgens worden achterelkaar een isolatielaag 72 en een polysiliciumlaag 74 opgebracht met behulp van CVD. Daarna wordt 25 een dikke isolatielaag opgebracht.

De getoonde structuur, zie figuur 5B, is geconstrueerd met de processen die hiervoor zijn beschreven met verwijzing naar de figuren 2E en 2F. Met andere woorden wordt een CMP-techniek toegepast voor het polijsten van het 30 oppervlak van de structuur getoond in figuur 5A totdat de toppen van de isolatiekolommen 28a, 28b, de toppen van de '10 0 5 6 2 8 26 polysilicium afstandsdelen 70a, 70b en de toppen van de po-lysiliciumlaag 74 zijn blootgelegd.

Conventionele fotolithografische en etstechnieken worden gebruikt voor het etsen van achtereenvolgens de iso-5 latielaag 76, de polysiliciumlaag 74, de isolatielaag 72 en de polysiliciumlaag 26 zodat een opening 78 wordt gevormd en de opslagelektrode van de opslagcondensator voor iedere geheugencel van een patroon wordt voorzien. Door de voorgaand genoemde etsstap worden ook de polysiliciumlagen 74 10 en 26 onderverdeeld respectievelijk in segmenten 74a, 74b en 26a, 26b. Daarna worden polysilicium afstandsdelen 80a, 80b gevormd op de zijwanden van de opening 78.

Figuur 5C toont dat nat etsen wordt uitgevoerd met gebruikmaking van de etsbeschermingslaag 22 bij wijze van 15 etseindpunt voor het verwijderen van de blootliggende sili-ciumdioxydelagen bestaande uit de isolatielagen 76 en 72 en de isolatiekolommen 28a, 28b. Na het nat etsen is de op-slagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode die wordt getoond in figuur 5C omvat de on-20 derste stamvormige polysiliciumlagen 26a, 26b, de bovenste stamvormige polysiliciumlagen 80a, 80b, de takvormige polysiliciumlagen 70a, 70b die in dwarsdoorsnede in hoofdzaak kolomvormig zijn alsmede de takvormige polysiliciumlagen 74a, 74b met een in hoofdzaak L-vormige dwarsdoorsnede.

25 De onderste stamvormige polysiliciumlagen 26a, 26b maken direct contact met de draingebieden 16a, 16b van de overbrengtransistor. De dwarsdoorsnedes van de onderste polysiliciumlagen 26a, 26b zijn T-vormig. De bovenste stamvormige polysiliciumlagen 80a, 80b maken contact met de 30 randen van de onderste stamvormige polysiliciumlagen 26a, 26b en staan in hoofdzaak verticaal. De bovenste stamvormige polysiliciumlagen 80a, 80b zijn gevormd als holle cilin- 1005626 27 ders, de dwarsdoorsnedes daarvan kunnen cirkelvormig zijn dan wel rechthoekig. De takvormige polysiliciumlagen 74a, 74b met in hoofdzaak L-vormige dwarsdoorsnede verbinden het inwendige oppervlak van de bovenste polysiliciumlagen 80a, 5 80b, strekken zich binnenwaarts horizontaal over een zekere afstand uit en strekken zich vervolgens in hoofdzaak opwaarts uit. De takvormige polysiliciumlagen 70a, 70b die in dwarsdoorsnede in hoofdzaak kolomvormig zijn, zijn verbonden met de bovenoppervlakken van de onderste stamvormige 10 polysiliciumlagen 26a, 26b en strekken zich in hoofdzaak opwaarts uit. De takvormige polysiliciumlagen 70a, 70b zijn in hoofdzaak gevormd als holle cilinders.

Vijfde voorkeursuitvoeringsvorm 15 Een andere opslagelektrode met een structuur die soortgelijk is aan degene die werd geopenbaard als de vierde uitvoeringsvorm maar op een andere wijze vervaardigd wordt geopenbaard als de vijfde voorkeursuitvoeringsvorm.

Een proces voor het vervaardigen van de vijfde 20 voorkeursuitvoeringsvorm van de uitvinding die betrekking heeft op een halfgeleidergeheugeninrichting met een boomvormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 6A tot 6D.

De opslagcondensator van de vijfde uitvoeringsvorm 25 is gebaseerd op de wafelstructuur van figuur 2C. Elementen in de figuren 6A tot 6D die identiek zijn met die van figuur 2C worden aangeduid met dezelfde verwijzingscijfers.

Polysiliciumlagen, zie figuren 2C en 6A, en isolatielagen worden afwisselend opgebracht met gebruikmaking 30 van CVD. Zoals in figuur 6A wordt getoond worden achtereenvolgens een polysiliciumlaag 84, een isolatielaag 86, een 1005628 28 polysiliciumlaag 88, alsmede een dikke isolatielaag 90 opgebracht .

Figuur 6B toont dat een CMP-techniek wordt toegepast voor het polijsten van het oppervlak van de structuur 5 getoond in figuur 6A totdat de toppen van de isolatiekolom-men 28a, 28b zijn blootgelegd.

Conventionele fotolithografische en etstechnieken worden toegepast, zie figuur 6C, voor het opvolgend etsen van de isolatielaag 90, de polysiliciumlaag 88, de isola-10 tielaag 86, de polysiliciumlaag 84 en de polysiliciumlaag 26; aldus wordt een opening 92 gevormd en wordt een patroon aangebracht voor de opslagelektrode van de opslagcondensa-tor voor iedere geheugencel. Door de hierboven genoemde etsstap worden tevens de polysiliciumlagen 88, 84 en 26 on-15 derverdeeld in segmenten 88a, 88b, 84a, 84b respectievelijk 26a, 26b. Vervolgens worden polysilicium afstandsdelen 94a, 94b gevormd op de zijwanden van de opening 92.

Er wordt nat geëtst, zie figuur 6D, met gebruikmaking van de etsbeschermingslaag 22 als een etseindpunt voor 20 het verwijderen van de blootliggende siliciumdioxydelagen, namelijk de isolatielagen 90 en 86 en de isolatiekolommen 28a, 28b. Na het nat etsen is de opslagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode getoond in figuur 6D omvat de onderste polysiliciumlagen 26a, 26b, 25 de bovenste stamvormige polysiliciumlagen 94a, 94b en de twee lagen van takvormig polysilicium 84a, 88a, 84b, 88b met in doorsnede in hoofdzaak een L-vorm. De onderste stamvormige polysiliciumlagen 26a, 26b maken direct contact met de draingebieden 16a, 16b van de overbrengtransistor. De 30 dwarsdoorsnedes van de onderste polysiliciumlagen 26a, 26b zijn T-vormig. De bovenste stamvormige polysiliciumlagen 94a, 94b zijn verbonden met de randen van de onderste stam- '10 0 5 6 2 8 29 vormige polysiliciumlagen respectievelijk 26a, 26b en staan in hoofdzaak verticaal. De bovenste stamvormige polysiliciumlagen 94a, 94b zijn gevormd als holle cilinders waarvan de dwarsdoorsnedes cirkelvormig kunnen zijn dan wel recht-5 hoekig. De twee lagen takvormige polysiliciumlagen 84a, 88a, 84b, 88b zijn verbonden met de inwendige oppervlakken van de bovenste stamvormige polysiliciumlagen 94a respectievelijk 94b en strekken zich eerst binnenwaarts over een zekere afstand uit en vervolgens in hoofdzaak opwaarts. De 10 structuur volgens deze voorkeursuitvoeringsvorm verschilt van de tweede voorkeursuitvoeringsvorm (figuur 3A tot 3E) doordat de onderkanten van de takvormige polysiliciumlagen 84a, 84b direct contact maken met de bovenste oppervlakken van de onderste stamvormige polysiliciumlagen 26a, 26b. De 15 structuur van de opslagelektrode volgens de vijfde voorkeursuitvoeringsvorm is daarom soortgelijk aan de structuur van de tweede voorkeursuitvoeringsvorm.

Zesde voorkeursuitvoeringsvorm 20 Een opslagelektrode met een andere structuur ver vaardigd met behulp van een ander proces wordt beschreven als de zesde voorkeursuitvoeringsvorm. De structuur van de opslagelektrode volgens de zesde voorkeursuitvoeringsvorm lijkt zeer sterk op de structuur volgens de tweede voor-25 keursuitvoeringsvorm. Een verschil tussen de twee uitvoeringsvormen wordt gevormd door het feit dat de onderste stamvormige polysiliciumlaag van de opslagelektrode volgens de zesde voorkeursuitvoeringsvorm is voorzien van een hol deel. Het oppervlaktegebied van de opslagelektrode wordt 30 daardoor vergroot.

Een proces voor het vervaardigen van de zesde voorkeursuitvoeringsvorm van de uitvinding die betrekking 1005628 30 heeft op een halfgeleidergeheugeninrichting met een boomvormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 7 A tot 7D.

De opslagcondensator van de zesde voorkeursuitvoe-5 ringsvorm is gebaseerd op de wafelstructuur van figuur 2A. Elementen in de figuren 7A tot 7D die identiek zijn met die in figuur 2A worden aangeduid met dezelfde verwijzingscij-f ers.

De isolatielaag 96, zie figuren 2A en 7A, zoals 10 BPSG wordt ten behoeve van planarisering opgebracht met behulp van CVD. Vervolgens wordt met CVD een etsbescher-mingslaag 98 opgebracht bijvoorbeeld uit siliciumnitride. Daarna wordt met gebruikmaking van conventionele fotolitho-grafische en etstechnieken achtereenvolgens de etsbescher-15 mingslaag 98, de isolatielaag 96 en de poortoxydelaag 14 geëtst; aldus worden contactgaten 100a, 100b voor opslage-lektrodes gevormd die zich vanaf het bovenoppervlak van de etsbeschermingslaag 98 uitstrekken tot aan het oppervlak van de draingebieden 16a, 16b. Vervolgens wordt een polysi-20 liciumlaag 102 opgebracht. Om de conductiviteit van de po-lysiliciumlaag te vergroten worden ionen zoals arseenionen geïmplanteerd in de polysiliciumlaag . Zoals figuur 7A toont overdekt de polysiliciumlaag 102 het oppervlak van de etsbeschermingslaag 98 en de inwendige zijwanden van de 25 contactgaten 100a, 100b maar vult niet geheel de contactgaten 100a, 100b op. Dientengevolge is de polysiliciumlaag 102 hol en in dwarsdoorsnede U-vormig.

Een dikke isolatielaag, zie figuur 7B, zoals een siliciumdioxydelaag met een dikte van ongeveer 7.000 A 30 wordt opgebracht. Vervolgens wordt de dikke isolatielaag gedefinieerd met gebruikmaking van conventionele fotolitho-grafische en etstechnieken zodat isolatiekolommen 104a, 1005628 31 104b worden gevormd zoals wordt getoond in figuur 7B. De isolatiekolommen 104a, 104b bevinden zich bij voorkeur boven de draingebieden 16a respectievelijk 16b op de polysi-liciumlaag 26 en vullen volledig de holle structuur op van 5 de polysiliciumlaag 102. Aldus worden spleten 106 gevormd tussen de isolatiekolommen 104a, 104b.

Vervolgens wordt een werkwijze toegepast soortgelijk aan die welke is geopenbaard in overeenstemming met de tweede voorkeursuitvoeringsvorm van de uitvinding met ver-10 wijzing naar de figuren 3A tot 3D voor het construeren van de opslagelektrode volgens de zesde voorkeursuitvoeringsvorm .

CVD wordt uitgevoerd, zie figuur 7C, voor het om en om vormen van isolatielagen en polysiliciumlagen, in het 15 bijzonder opvolgend een isolatielaag 106, een polysiliciumlaag 108, een isolatielaag 110, een polysiliciumlaag 112 en een dikke isolatielaag 114. Er kan een CMP-techniek worden toegepast voor het polijsten van het oppervlak van de structuur totdat althans de toppen van de isolatiekolommen 20 104a, 104b zijn blootgelegd.

Conventionele fotolithografische en etstechnieken, zie figuur 7D, worden toegepast voor het etsen van achtereenvolgens de isolatielaag 114, de polysiliciumlaag 112, de isolatielaag 110, de polysiliciumlaag 108, de isolatielaag 25 106 en de polysiliciumlaag 102; aldus wordt een opening 118 gevormd en wordt een patroon aangebracht van de opslagelektrode van de opslagcondensator voor iedere geheugencel.

Door de bovengenoemde etsstap worden ook de polysiliciumlagen 112, 108 en 102 onderverdeeld respectievelijk in seg-30 menten 112a, 112b, 108a, 108b en 102a, 102b. Vervolgens worden polysilicium afstandsdelen 116a, 116b gevormd op de zijwanden van de opening 118. Vervolgens wordt nat geëtst 1005628 32 met gebruikmaking van de etsbeschermingslaag 98 bij wijze van etseindpunt ter verwijdering van de blootliggende sili-ciumdioxydelagen, namelijk de isolatielagen 114, 110 en 106 en de isolatiekolommen 104a, 104b. Na het nat etsen is de 5 opslagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode getoond in figuur 7D lijkt zeer sterk op de structuur getoond in figuur 3D. Het verschil tussen de twee structuren is dat de onderste stamvormige polysiliciumlagen 102a, 102b van de zesde voorkeursuitvoeringsvorm hol zijn.

10 Het oppervlak van de opslagelektrode wordt dientengevolge vergroot.

Zevende voorkeursuitvoeringsvorm

Een opslagelektrode met een andere structuur veris vaardigd met een ander proces wordt beschreven als de zevende voorkeursuitvoeringsvorm. De structuur van de opslagelektrode volgens de zevende voorkeursuitvoeringsvorm lijkt zeer sterk op de structuur volgens de tweede voorkeursuitvoeringsvorm. Het verschil tussen de twee uitvoeringsvormen 20 is dat de onderste stamvormige polysiliciumlaag van de opslagelektrode volgens de zevende voorkeursuitvoeringsvorm geen contact maakt met het bovenoppervlak van de onderste etsbeschermingslaag maar in plaats daarvan wordt gescheiden door een bepaalde afstand. Daardoor wordt het oppervlak van 25 de opslagelektrode vergroot.

Een proces voor het vervaardigen van de zevende voorkeursuitvoeringsvorm volgens de uitvinding, die betrekking heeft op een halfgeleidergeheugeninrichting met een boomvormige opslagcondensator wordt in detail beschreven 30 met verwijzing naar figuur 8A tot 8E.

De opslagcondensator volgens de zevende voorkeurs-uitvoeringsvorm is gebaseerd op de wafelstructuur van fi- 1005628 33 guur 2A. Vervolgens worden verschillende processtappen uit-gevoerd voor het vervaardigen van een andere structuur. Elementen in figuur 8A tot 8E die identiek zijn met die in figuur 2A worden aangeduid met dezelfde verwijzingscijfers.

5 Een isolatielaag 120 zoals BPSG ten behoeve van planarisering, zie figuur 8A en 2A, wordt opgebracht met gebruikmaking van CVD. Vervolgens wordt met CVD een etsbe-schermingslaag 120 zoals siliciumnitride gevormd. Daarna wordt met CVD een isolatielaag 124 opgebracht zoals silici-10 umdioxyde. Vervolgens wordt met gebruikmaking van conventionele fotolithografische en etstechnieken achtereenvolgens de isolatielaag 124, de etsbeschermingslaag 122, de isolatielaag 120 en de poortoxydelaag 14 geëtst; aldus worden contactgaten 126a, 126b voor de opslagelektrode gevormd die 15 zich uitstrekken vanaf het bovenoppervlak van de isolatielaag 124 tot aan het oppervlak van de draingebieden 16a, 16b. Vervolgens wordt een polysiliciumlaag 128 opgebracht. Zoals figuur 8A toont vult de polysiliciumlaag 128 de contactgaten 126a, 126b volledig op en overdekt het oppervlak 20 van de isolatielaag 124.

Een dikke isolatielaag, zie figuur 8B, zoals een siliciumdioxydelaag met een dikte van ongeveer 7.000 A wordt opgebracht. Vervolgens wordt de dikke isolatielaag gedefinieerd met behulp van conventionele fotolithografi-25 sche en etstechnieken zodanig dat isolatiekolommen 130a, 130b worden gevormd zoals wordt getoond in figuur 8B. De isolatiekolommen 130a, 130b bevinden zich bij voorkeur boven de respectievelijke draingebieden 16a, 16b op de polysiliciumlaag 128. Aldus worden spleten 129 gevormd tussen 30 de isolatiekolommen.

Vervolgens wordt een werkwijze soortgelijk aan die welke is geopenbaard in overeenstemming met de tweede voor- 1005628 34 keursuitvoeringsvorm met verwijzing naar de figuren 3A tot 3D uitgevoerd voor het construeren van de opslagelektrode in overeenstemming met de zevende voorkeursuitvoeringsvorm.

CVD wordt uitgevoerd, zie figuur 8C, om afwisse-5 lend isolatielagen en polysiliciumlagen te vormen, successievelijk in het bijzonder een isolatielaag 132, een poly-siliciumlaag 134, een isolatielaag 136, een polysilicium-laag 138 en een dikke isolatielaag 140. Er kan een CMP-techniek worden toegepast voor het polijsten van het opper-10 vlak van de structuur totdat althans de toppen van de iso-latiekolommen 130a, 130b zijn blootgelegd.

Conventionele fotolithografische en etstechnieken, zie figuur 8D, worden toegepast voor het opvolgend etsen van de isolatielaag 140, de polysiliciumlaag 138, de isola-15 tielaag 136, de polysiliciumlaag 134, de isolatielaag 132 en de polysiliciumlaag 128; aldus wordt een opening 142 gevormd en wordt een patroon aangebracht van de opslagelektrode van de opslagcondensator voor iedere geheugencel.

Door de bovenstaande etsstap worden tevens de polysilicium-20 lagen 138, 134 en 128 onderverdeeld in segmenten 138a, 138b, 134a, 134b en respectievelijk 128a, 128b. Vervolgens worden polysilicium afstandsdelen 144a, 144b gevormd op de zijwanden van de opening 142.

Nat etsen wordt uitgevoerd, zie figuur 8E, met ge-25 bruikmaking van de etsbeschermingslaag 122 bij wijze van etseindpunt voor het verwijderen van de blootliggende sili-ciumdioxydelagen, namelijk de isolatielagen 140, 136, 132 en 124 alsmede de isolatiekolommen 130a, 130b. Na de natte etsstap is de opslagelektrode van de DRAM-opslagcondensa-30 tor voltooid. De opslagelektrode getoond in figuur 8E lijkt sterk op de structuur getoond in figuur 3D. Het verschil tussen de twee structuren is dat het onderste horizontale "10 0 5 6 2 8 35 oppervlak van de onderste stamvormige polysiliciumlagen 128a, 128b geen contact maken met het bovenoppervlak van de daarbeneden liggende etsbeschermingslaag 122. Het oppervlak van de opslagelektrode wordt daardoor vergroot.

5

Achtste voorkeursuitvoeringsvorm

Bij de eerste tot de zevende voorkeursuitvoeringsvormen zijn de takvormige elektrodelagen van de opslagelek-trodes ofwel verticale structuren met enkele segmenten of 10 opgevouwen structuren met twee segmenten die in doorsnede in hoofdzaak L-vormig zijn. De uitvinding is evenwel in zijn omvang tot deze structuren niet beperkt. Het aantal segmenten dat wordt toegekend aan de vouwen van de takvormige elektrodelaag kan gelijk zijn aan drie, vier of meer.

15 Een takvormige elektrodelaag met vier segmenten wordt in detail als achtste voorkeursuitvoeringsvorm beschreven.

Een proces voor het vervaardigen van de achtste voorkeursuitvoeringsvorm van de uitvinding betrekking hebbende op een halfgeleidergeheugeninrichting met een boom-20 vormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 9A tot 9E.

De opslagcondensator van de achtste uitvoeringsvorm is gebaseerd op de wafelstructuur van figuur 2B. Vervolgens worden verschillende processtappen uitgevoerd voor 25 het vervaardigen van een andere structuur. Elementen in figuur 9A tot 9E die identiek zijn met die in figuur 2A worden aangeduid met dezelfde verwijzingscijfers.

Een dikke isolatielaag, zie figuur 9A en figuur 2B, zoals een siliciumdioxydelaag met een dikte van onge-30 veer 7.000 A wordt aangebracht over de polysiliciumlaag 26. Een fotoresistlaag 152 wordt vervolgens gevormd met een conventionele fotolithografische techniek en wordt voorts 1005628 36 anisotropisch geëtst voor het vormen van delen van de isolatielaag. De isolatielagen 150a, 150b worden zodoende gevormd met daartussen liggende spleten 157, zie figuur 9A.

Een fotoresisterosietechniek, zie figuur 9B, wordt 5 toegepast voor het verwijderen van delen van de fotoresist-laag 152 teneinde dunnere en kleinere fotoresistlagen 152a, 152b achter te laten. Dientengevolge worden delen van de bovenoppervlakken van de isolatielagen 150a, 150b blootgelegd.

10 Anisotropisch etsen wordt gebruikt, zie figuur 9C, voor het verwijderen van de blootliggende delen van de isolatielagen 150a, 150b en de resterende isolatielaag totdat de polysiliciumlaag 26 is blootgelegd. Op deze wijze worden trapvormige isolatiekolommen 150c, 150d gevormd. De fotore-15 sistlaag wordt vervolgens verwijderd.

Daarna wordt een werkwijze soortgelijk aan die welke werd gebruikt voor het vervaardigen van de eerste uitvoeringsvorm beschreven met verwijzing naar de figuren 2D tot 2G uitgevoerd voor het vormen van de opslagelektrode 20 volgens de achtste voorkeursuitvoeringsvorm.

Met behulp van CVD, zie figuur 9D, worden achtereenvolgens een isolatielaag 154, een polysiliciumlaag 156 en een dikke isolatielaag 158 vervolgens opgebracht. Daarna wordt CMP-techniek gebruikt voor het polijsten van het op-25 pervlak van de structuur totdat althans de bovenoppervlakken van de isolatiekolommen 150c, 150d zijn blootgelegd.

Conventionele fotolithografische en etstechnieken, zie figuur 9EE, worden toegepast voor het opvolgend etsen van de isolatielaag 158, de polysiliciumlaag 156, de isola-30 tielaag 154 en de polysiliciumlaag 26; aldus wordt een opening 155 gevormd en wordt een patroon aangebracht van de opslagelektrode van de opslagcondensator voor iedere geheu- 1005628 37 gencel. Door de bovenstaande etsstap worden voorts de poly-siliciumlagen 156 en 26 onderverdeeld in segmenten 156a, 156b respectievelijk 26a, 26b. Vervolgens worden polysili-cium afstandsdelen 159a, 159b gevormd op de zijwanden van 5 de opening 155. Met gebruikmaking van de etsbeschermings-laag 22 als etseindpunt wordt nat geëtst ter verwijdering van de blootliggende siliciumdioxydelagen, namelijk de isolatielagen 158, 154 en de isolatiekolommen 150c, 150d. Na de natte etsstap is de opslagelektrode van de DRAM-10 opslagcondensator voltooid. De opslagelektrode omvat zoals getoond in figuur 9E de onderste stamvormige polysilicium-lagen 26a, 26b, de bovenste stamvormige polysiliciumlagen 159a, 159b en de takvormige polysiliciumlagen 156a, 156b die bestaan uit gevouwen structuren met vier segmenten die 15 in dwarsdoorsnede in hoofdzaak L-vormig zijn. De takvormige polysiliciumlagen 156a, 156b zijn eerst verbonden met de inwendige oppervlakken van de bovenste stamvormige polysiliciumlagen 159a, 159b, strekken zich horizontaal over een zekere afstand binnenwaarts uit, vervolgens strekken deze 20 zich weer in hoofdzaak opwaarts over een andere bepaalde afstand uit, daarna binnenwaarts horizontaal over een andere bepaalde afstand en strekken zich vervolgens verticaal opwaarts uit.

Volgens deze voorkeursuitvoeringsvorm bepalen con-25 figuraties van de isolatiekolommen en van de van spleten voorziene isolatielaag de configuratie en de hoeken van de takvormige polysiliciumlaag. De configuratie van isolatiekolommen en van spleten voorziene isolatielagen volgens de uitvinding is daarom niet beperkt tot de specifieke geopen-30 baarde uitvoeringsvorm. Technieken voor het modificeren van de geopenbaarde configuratie voor het bereiken van een andere uiteindelijke vorm in overeenstemming met de achtste 1005628 38 voorkeursuitvoeringsvorm worden in feite overwogen. Bijvoorbeeld zal bij toepassing van isotroop etsen of nat etsen in plaats van anisotroop etsen voor het etsen van de dikke isolatielaag getoond in figuur 2C de resulterende 5 isolatielaag driehoekig zijn. Ook zullen, zoals eveneens getoond in figuur 2C, nadat de isolatiekolommen 28a, 28b zijn gevormd, indien voorts isolatie-afstandsdelen zijn gevormd op de zijwanden van de isolatiekolommen 28a, 28b, isolatiekolommen worden verkregen met andere configuraties. 10 De takvormige polysiliciumlaag kan daarom volgens meerdere verschillende configuraties zijn gevormd met verschillende hoeken in overeenstemming met de achtste uitvoeringsvorm.

In overeenstemming met het concept van de voorkeursuitvoeringsvorm kan, wanneer takvormige polysilicium-15 lagen worden gewenst met meerdere segmenten, een of meer malen fotoresisterosie en anisotropisch etsen van de van spleten voorziene isolatielaag worden uitgevoerd voor het vormen van een isolatiekolom met een meervoudige trapvorm.

20 Negende voorkeursuitvoeringsvorm

Bij de eerste tot de achtste voorkeursuitvoeringsvormen wordt steeds een CMP-techniek gebruikt voor het verwijderen van de polysiliciumlagen boven de isolatiekolommen. De uitvinding is qua omvang evenwel door het gebruik 25 van deze techniek niet beperkt. Bij de negende voorkeurs-uitvoeringsvorm wordt een conventionele fotolithografische en etstechniek toegepast voor het opsplitsen van de polysiliciumlaag op de isolatiekolom. Een opslagelektrode wordt zodoende gevormd met een andere structuur.

30 Een proces voor het vervaardigen van de negende voorkeursuitvoeringsvorm volgens de uitvinding betrekking hebbend op een halfgeleidergeheugeninrichting met een boom- Ö.0056 z& 39 vormige opslagcondensator wordt in detail beschreven met verwijzing naar de figuren 10A tot 10D.

De opslagcondensator van de negende uitvoeringsvorm is gebaseerd op de wafelstructuur van figuur 2C. Er 5 wordt een DRAM-opslagelektrode vervaardigd met een andere structuur met behulp van een verder proces. Elementen in figuren 10A tot 10D die identiek zijn met die in figuur 2C worden aangeduid met dezelfde verwijzingscijfers.

Polysiliciumlagen en isolatielagen, zie figuur 10A 10 en 2C, worden afwisselend met behulp van CVD opgebracht. Zoals wordt getoond in figuur 10A wordt een isolatielaag 160, een polysiliciumlaag 162, een isolatielaag 164, een polysiliciumlaag 166 en een dikke isolatielaag 168 opgebracht over de siliciumlaag 26. De isolatielagen 160, 164, 15 168 kunnen bijvoorbeeld bestaan uit siliciumdioxydelagen.

De dikte van de isolatielagen 160, 164 en de polysiliciumlagen 162, 166 kunnen bijvoorbeeld 1.000 A bedragen. De dikke isolatielaag 168 is bij voorkeur dik genoeg om de spleet op te vullen op het oppervlak van de polysilicium-20 laag 166.

Conventionele fotolithografische en etstechnieken worden toegepast, zie figuur 10B, voor het opvolgend etsen van de isolatielaag 168, de polysiliciumlaag 166, de isolatielaag 164, de polysiliciumlaag 162, de isolatielaag 160, 25 alsmede de polysiliciumlaag 26; aldus wordt een opening 170 gevormd en wordt een patroon aangebracht voor de opslage-lektrode van de opslagcondensator voor iedere geheugencel. Met behulp van de bovengenoemde etsstap wordt tevens de polysiliciumlaag 166, 162 en 26 onderverdeeld in segmenten 30 166a, 166b, 162a, 162b en respectievelijk 26a, 26b. De po- lysilicium afstandsdelen 172a, 172b worden gevormd op de zijwanden van de opening 170.

1005626 40

Conventionele fotolithografsiche en etstechnieken worden toegepast, zie figuur IOC, om successievelijk de po-lysiliciumlagen 166a, 166b, de isolerende lagen 164 en de polysiliciumlagen 162a, 162b te etsen; zodoende worden ope-5 ningen 174a, 174b gevormd. Dientengevolge worden de polysiliciumlagen 166a, 166b en 162a, 162b op de isolatiekolommen 28a, 28b partieel geëtst voor het blootleggen van de sili-ciumdioxydelagen tussen de polysiliciumlagen.

Door gebruikmaking van de etsbeschermingslaag 22, 10 zie figuur 10D, als etseindpunt wordt nat geëtst voor het verwijderen van de blootliggende siliciumdioxydelagen, namelijk de isolatielagen 168, 164, 160 en de isolatiekolommen 28a, 28b. Na de natte etsstap is de opslagelektrode van de DRAM-opslagcondensator voltooid. De opslagelektrode ge-15 toond in figuur 10D omvat de onderste polysiliciumlagen 26a, 26b, de bovenste stamvormige polysiliciumlagen 172a, 172b, alsmede de twee lagen bestaande uit takvormige poly-silicium 162, 166a, 162b, 166b met drie segmenten. De twee lagen van takvormige polysiliciumlagen 162, 166a, 162b, 20 166b zijn eerst verbonden met het inwendige oppervlak van de bovenste stamvormige polysiliciumlagen 172a, 172b, strekken zich binnenwaarts horizontaal over een zekere afstand uit, strekken zich vervolgens weer opwaarts uit over een andere bepaalde afstand in ongeveer verticale richting 25 en strekken zich vervolgens binnenwaarts horizontaal uit over een andere bepaalde afstand.

Het zal voor de vakman duidelijk zijn dat de kenmerken van de bovengenoemde voorkeursuitvoeringsvormen tezamen in combinatie eveneens kunnen worden toegepast voor 30 het vormen van opslagelektrodes en opslagcondensators van verschillende structuren. De structuren van deze opslage- 1005628 41 lektrodes en de opslagcondensators bevinden zich alle binnen de beschermingsoravang van de uitvinding.

Alhoewel in de bijgevoegde tekeningen de uitvoeringsvormen van de drains van de overbrengtransistors wor-5 den getoond als diffusiegebieden in een siliciumsubstraat zijn andere variaties mogelijk, bijvoorbeeld gleuftype draingebieden (trench type drain regions) en worden in overeenstemming met de onderhavige uitvinding overwogen.

Elementen in de bijgevoegde tekeningen bestaan uit 10 schematische schema's ten behoeve van demonstratieve doeleinden en geven de uitvinding niet op werkelijk schaal weer. De afmetingen van de getoonde elementen van de uitvinding vormen geen beperkingen van de omvang van de uitvinding .

15 Alhoewel de uitvinding is beschreven bij wijze van voorbeeld en in termen van voorkeursuitvoeringsvormen dient te worden begrepen dat de uitvinding daartoe niet is beperkt. Het is in tegendeel de bedoeling om verschillende modificaties en soortgelijke opstellingen en procedures af 20 te dekken en de beschermingsomvang van de bijgevoegde conclusies dient derhalve de breedst mogelijke interpretatie te worden verleend teneinde al dergelijke modificaties en soortgelijke opstellingen en procedures te omvatten.

1005628

Claims (45)

1. Werkwijze voor het vervaardigen van een halfge-leidergeheugeninrichting waarbij de halfgeleidergeheugenin-richting een substraat omvat, een overbrengtransistor gevormd op het substraat en een opslagcondensator die elek-5 trisch is verbonden met een source-/drain-gebied van de overbrengtransistor, met het kenmerk, dat de werkwijze de stappen omvat van: a) het vormen van een eerste isolatielaag over het substraat, 10 b) het vormen van een eerste geleidingslaag over de eerste isolatielaag en welke de eerste isolatielaag penetreert zodat elektrisch contact wordt gemaakt met een source-/drain-gebied van de overbrengtransistor, c) het vormen van een kolomvormige laag op de eer- 15 ste geleidingslaag, d) het vormen van een tweede geleidingslaag over de kolomvormige laag en de eerste geleidingslaag, e) het vormen van een patroon in de eerste geleidingslaag voor het verwijderen van een deel van de tweede 20 geleidingslaag boven de kolomvormige laag, f) het aanbrengen van een patroon in de tweede geleidingslaag en de eerste geleidingslaag voor het vormen van een opening die een deel van de eerste isolatielaag blootlegt, 25 g) het vormen van een derde geleidingslaag in de vorm van een holle cilinder die is verbonden met een rand van de eerste geleidingslaag bij een omtrek van de opening, waarbij de derde geleidingslaag en de eerste geleidingslaag een stamvormige geleidingslaag vormen zodanig dat een uit- 1005628 einde van de tweede geleidingslaag is verbonden met een inwendig oppervlak van de derde geleidingslaag voor het vormen van een takvormige geleidingslaag en waarbij de eerste, tweede en derde geleidingslagen een opslagelektrode vormen 5 van de opslagcondensator, h) het verwijderen van de kolomvormige laag, i) het vormen van een dielektrische laag op blootliggend oppervlakken van de eerste, tweede en derde geleidingslagen en 10 j) het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

2. Werkwijze volgens conclusie 1, met het kenmerk, dat de tweede geleidingslaag een takvormige geleidingslaag 15 vormt met een L-vormige dwarsdoorsnede waarbij een uiteinde van de L-vormige dwarsdoorsnede is verbonden met het inwendige oppervlak van de derde geleidingslaag.

3. Werkwijze volgens conclusie 1, met het kenmerk, dat de stamvormige geleidingslaag omvat: 20 een onderste stamvormig deel dat elektrisch is verbonden met het source-/drain-gebied van de overbreng-transistor en een T-vormige dwarsdoorsnede bezit en een bovenste stamvormig deel dat zich in hoofdzaak opwaarts uitstrekt vanaf een rand van het onderste stamvor- 25 mige deel.

4. Werkwijze volgens conclusie 1, waarbij de genoemde stap b) omvat het vormen van de eerste geleidingslaag met een U-vormige dwarsdoorsnede.

5. Werkwijze volgens conclusie 1, met het kenmerk, 30 dat deze verder de stap omvat van het vormen van een etsbe- schermingslaag op de eerste isolatielaag welke dient te 10056*8 worden uitgevoerd na de genoemde stap a) en voorafgaand aan de genoemde stap b).

6. Werkwijze volgens conclusie 1, met het kenmerk, dat de genoemde stap e) het wegetsen omvat van een deel van 5 de genoemde tweede geleidingslaag boven de genoemde kolomvormige laag.

7. Werkwijze volgens conclusie 1, met het kenmerk, dat de genoemde stap e) het polijsten omvat van het deel van de tweede geleidingslaag dat is gelegen boven de kolom- 10 vormige laag met gebruikmaking van een chemisch/mechanisch polij sttechniek.

8. Werkwijze volgens conclusie 1, met het kenmerk, dat deze verder de stap omvat van het vormen van een tweede isolatielaag op het oppervlak van de kolomvormige laag en 15 de eerste geleidingslaag, welke dient te worden uitgevoerd na de genoemde stap c) en voorafgaand aan de genoemde stap d) en waarbij de genoemde stap h) verder omvat een stap van verwijdering van de tweede isolatielaag.

9. Werkwijze volgens conclusie 1, met het kenmerk, 20 dat deze verder een stap omvat van vormen van een derde isolatielaag op de tweede geleidingslaag, welke dient te worden uitgevoerd tussen de genoemde stap d) en de genoemde stap e), waarbij de derde geleidingslaag in hoofdzaak volledig de spleet opvult in de tweede geleidingslaag en waar-25 bij de genoemde stap h) verder een stap omvat van verwijderen van de derde isolatielaag.

10. Werkwijze volgens conclusie 1, met het kenmerk, dat de genoemde stap c) de stappen omvat van: het vormen van een dikke isolatielaag op de eerste 30 geleidingslaag, het vormen van een fotoresist laag die de dikke isolatielaag overdekt over het source-/drain-gebied, 9,005 6 2 8 het wegetsen van een deel van de onafgedekte dikke isolatielaag, het uitvoeren van een fotoresisterosiebewerking voor het blootleggen van een deel van de niet geëtste dikke 5 isolatielaag, het etsen van de blootliggende dikke isolatielaag voor het vormen van een kolomvormige laag met een trapvor-mige vorm en het verwijderen van de fotoresist. 10 ll. Werkwijze volgens conclusie 1, met het ken merk, dat deze verder de stappen omvat van: het vormen van een etsbeschermingslaag op de eerste isolatielaag na de genoemde stap a) en het vormen van een vierde isolatielaag op de ets-15 beschermingslaag voorafgaand aan de genoemde stap b), waarbij de genoemde stap b) verder een stap omvat van vormen van de eerste geleidingslaag over de vierde isolatielaag en het penetreren van de vierde isolatielaag en etsbeschermingslaag en waarbij de genoemde stap h) verder 20 omvat een stap van verwijderen van de vierde isolatielaag.

12. Werkwijze voor het vervaardigen van een half-geleidergeheugeninrichting waarbij de halfgeleidergeheugen-inrichting een substraat omvat, een overbrengtransistor gevormd op het substraat alsmede een opslagcondensator die 25 elektrisch is verbonden met een source-/drain-gebied van de overbrengtransistor, met het kenmerk, dat de werkwijze de stappen omvat van: a) het vormen van een eerste isolatielaag over het substraat, 30 b) het vormen van een eerste geleidingslaag over de eerste isolatielaag en het penetreren van de eerste iso- 100562« latielaag zodat elektrisch contact wordt gemaakt met een source-/drain-gebied van de overbrengtransistor, c) het vormen van een kolomvormige laag op de eerste geleidingslaag, 5 d) het vormen van een eerste film en dan van een tweede film op de oppervlakken van de kolomvormige laag en de eerste geleidingslaag, waarbij de tweede film bestaat uit geleidend materiaal en de eerste film bestaat uit een isolatiemateriaal, 10 e) het aanbrengen van een patroon in de tweede film voor het verwijderen van een deel van de tweede film boven de kolomvormige laag, f) het aanbrengen van een patroon in de tweede film, de eerste film en de eerste geleidingslaag voor het 15 vormen van een opening die een deel blootlegt van de eerste isolatielaag, waarbij de eerste geleidingslaag een rand bezit bij een omtrek van de opening, g) het vormen van een tweede geleidingslaag gevormd als een holle cilinder die is verbonden met de rand 20 van de eerste geleidingslaag waarbij de tweede geleidingslaag en de eerste geleidingslaag een stamvormige geleidingslaag vormen op zodanige wijze dat een uiteinde van de tweede film is verbonden met een inwendig oppervlak van de tweede geleidingslaag voor het vormen van een takvormige 25 geleidingslaag en waarbij de eerste geleidingslaag, tweede film en de tweede geleidingslaag een opslagelektrode vormen van de opslagcondensator, h) het verwijderen van de kolomvormige laag en de eerste film, 30 i) het vormen van een dielektrische laag op het blootliggende oppervlak van de eerste geleidingslaag, de tweede film en tweede geleidingslaag en *10 0 b c 2 8 j) het vormen van een derde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator op een oppervlak van de dielektrische laag.

13. Werkwijze volgens conclusie 12, met het ken merk, dat de tweede film een takvormige geleidingslaag vormt met een L-vormige dwarsdoorsnede waarbij een uiteinde van de L-vormige dwarsdoorsnede is verbonden met het inwendige oppervlak van de tweede geleidingslaag.

14. Werkwijze volgens conclusie 12, met het ken merk, dat de stamvormige geleidingslaag omvat: een onderste stamvormig deel dat elektrisch is verbonden met het source-/drain-gebied van de overbreng-transistor en een T-vormige dwarsdoorsnede bezit en 15 een bovenste stamvormig deel dat zich in hoofdzaak opwaarts uitstrekt vanaf een rand van het onderste stamvormige deel.

15. Werkwijze volgens conclusie 12, met het kenmerk, dat de genoemde stap b) het vormen omvat van de eer- 20 ste geleidingslaag met een U-vormige dwarsdoorsnede.

16. Werkwijze volgens conclusie 12, met het kenmerk, dat deze verder de stap omvat van het vormen van een etsbeschermingslaag op de eerste isolatielaag uit te voeren na de genoemde stap a) en voorafgaand aan de genoemde stap 25 b) .

17. Werkwijze volgens conclusie 12, met het kenmerk, dat de genoemde stap e) het wegetsen omvat van het deel van de genoemde tweede film gelegen boven de kolomvormige laag.

18. Werkwijze volgens conclusie 12, met het ken merk, dat de genoemde stap e) het polijsten omvat van de 1005628 tweede boven de kolomvormige laag met gebruikmaking van een chemisch/mechanisch polijsttechniek.

19. Werkwijze volgens conclusie 12, met het kenmerk, dat de tweede film verheven structuren omvat met een 5 tussengelegen spleet en verder een stap omvat van vormen van een tweede isolatielaag op de tweede film, uit te voeren na de genoemde stap d) en voorafgaand aan de genoemde stap e), waarbij de tweede isolatiefilm in hoofdzaak de spleet in de tweede film volledig opvult en waarbij de ge-10 noemde stap h) verder omvat een stap van verwijderen van de tweede isolatielaag.

20. Werkwijze volgens conclusie 12, met het kenmerk, dat de genoemde stap c) de stappen omvat van: het vormen van een dikke isolatielaag op de eerste 15 geleidingslaag, het vormen van een fotoresistlaag die de dikke isolatielaag afdekt boven het source-/drain-gebied, het etsen van een deel van de onbedekte dikke isolatielaag, 20 het uitvoeren van een fotoresisterosiebewerking voor het blootleggen van een deel van de niet geëtste dikke isolatielaag, het etsen van de blootliggende dikke isolatielaag totdat de eerste geleidingslaag is blootgelegd voor het 25 vormen van een kolomvormige laag met een trapvormige vorm en het verwijderen van de fotoresist.

21. Werkwijze volgens conclusie 12, met het kenmerk, dat deze verder de stappen omvat van: 30 het vormen van een etsbeschermingslaag op de eer ste isolatielaag na de genoemde stap a), 1005628 het vormen van een derde isolatielaag op de etsbe-schermingslaag voorafgaand aan de genoemde stap b), waarbij de genoemde stap b) verder een stap omvat van vormen van de eerste geleidingslaag over de derde iso-5 latielaag en het penetreren van de derde isolatielaag en de etsbeschermingslaag en waarbij de genoemde stap h) verder omvat een stap van verwijderen van de derde isolatielaag.

22. Werkwijze volgens conclusie 12, met het kenmerk , dat: 10 de genoemde stap d) verder de stappen omvat van: het vormen van een derde film en vervolgens een vierde film op de tweede film waarbij de derde film bestaat uit isolatiemateriaal en de vierde film bestaat uit geleidingsmateriaal en 15 het vormen van een tweede isolatielaag op de vierde film waarbij de vierde film verheven structuren omvat met een tussengelegen spleet en de tweede isolatielaag in hoofdzaak de spleet volledig opvult, welke stap e) verder de stappen omvat van: 20 het aanbrengen van een patroon in de vier de film, de derde film, de tweede film en de eerste film ter verwijdering van delen van de vierde film, de derde film, de tweede film en de eerste film boven de kolomvormige laag waarbij de breedte van ieder van de genoemde delen 25 ongeveer gelijk is aan de breedte van de kolomvormige laag en de genoemde delen worden verwijderd met behulp van een fotolithografische en etstechniek, de genoemde stap f) verder de stap omvat van: het aanbrengen van een patroon in de vier-30 de film en de derde film voor het vormen van een opening, in de genoemde stap g), de tweede geleidingslaag wordt gevormd zodanig dat een uiteinde van de vierde film 10056^8 is verbonden met het inwendige oppervlak van de tweede ge-leidingslaag, waarbij de eerste geleidingslaag, de tweede film, de vierde film en de tweede geleidingslaag de ge-5 noemde opslagelektrode vormen, de genoemde stap h) verder de stap omvat van het verwijderen van de derde film en in de genoemde stap i) de dielektrische laag verder wordt gevormd op het blootliggende oppervlak van de 10 vierde film.

23. Werkwijze voor het vervaardigen van een half-geleidergeheugeninrichting waarbij de halfgeleidergeheugen-inrichting een substraat omvat, een overbrengtransistor gevormd op het substraat alsmede een opslagcondensator die 15 elektrisch is verbonden met een source-/drain-gebied van de overbrengtransistor, met het kenmerk, dat de werkwijze de stappen omvat van: a) het vormen van een eerste isolatielaag over het substraat, 20 b) het vormen van een tweede geleidingslaag over de eerste isolatielaag en het penetreren van de eerste isolatielaag zodat elektrisch contact wordt gemaakt met een source-/drain-gebied van de overbrengtransistor, waarbij de eerste geleidingslaag een rand bezit, 25 c) het vormen van een kolomvormige laag op de eer ste geleidingslaag, d) het vormen van een tweede geleidingslaag op zijwanden van de kolomvormige laag, e) het aanbrengen van een patroon in de eerste ge-30 leidingslaag voor het vormen van een opening die een deel blootlegt van de eerste isolatielaag, waarbij de eerste geleidingslaag een rand bezit bij een omtrek van de opening, 1005628 f) het vormen van een derde geleidingslaag gevormd als een holle cilinder die is verbonden met de rand van de eerste geleidingslaag, waarbij de tweede geleidingslaag een takvormige geleidingslaag vormt en waarbij de eerste, twee-5 de en derde geleidingslagen een opslagelektrode vormen van de opslagcondensators, h) het verwijderen van de kolomvormige laag, i) het vormen van een dielektrische laag op het blootliggend oppervlak van de eerste, tweede en derde ge- 10 leidingslagen en j) het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

24. Werkwijze volgens conclusie 23, met het ken- 15 merk, dat de tweede geleidingslaag een takvormige geleidingslaag vormt met een kolomvormige dwarsdoorsnede waarbij een uiteinde van de takvormige geleidingslaag is verbonden met een bovenoppervlak van de eerste geleidingslaag.

25. Werkwijze volgens conclusie 23, met het ken- 20 merk, dat de eerste geleidingslaag een T-vormige dwarsdoorsnede bezit.

26. Werkwijze volgens conclusie 23, met het kenmerk, dat de eerste geleidingslaag een U-vormige dwarsdoorsnede bezit.

27. Werkwijze volgens conclusie 23, met het ken merk, dat deze verder een stap omvat van vormen van een etsbeschermingslaag op de eerste isolatielaag na de genoemde stap a) en voorafgaand aan de genoemde stap b).

28. Werkwijze volgens conclusie 23, met het ken- 30 merk, dat de tweede geleidingslaag een verheven structuur bezit met een tussengelegen spleet, verder omvattende een stap van vormen van een tweede isolatielaag op de eerste 1005628 geleidingslaag, uit te voeren tussen de genoemde stap d) en de genoemde stap e), welke tweede isolatielaag in hoofdzaak de spleet in de tweede geleidingslaag geheel opvult en waarbij de genoemde stap h) verder omvat een stap van ver-5 wijderen van de tweede isolatielaag.

29. Werkwijze volgens conclusie 23, met het kenmerk, dat de genoemde stap c) de stappen omvat van: het vormen van een dikke isolatielaag op de eerste geleidingslaag, 10 het vormen van een fotoresistlaag die de dikke isolatielaag afdekt boven het source-/drain-gebied, het etsen van de dikke isolatielaag, het uitvoeren van een fotoresisterosiebewerking voor het blootleggen van een deel van de niet geëtste dikke 15 isolatielaag, het etsen van de blootliggende dikke isolatielaag totdat de eerste geleidingslaag is blootgelegd voor het vormen van een kolomvormige laag met een trapvormige vorm en 20 het verwijderen van de fotoresist.

30. Werkwijze volgens conclusie 23, met het kenmerk, dat deze verder de stappen omvat van: het vormen van een etsbeschermingslaag op de eerste isolatielaag na de genoemde stap a) en 25 het vormen van een derde isolatielaag op de etsbe schermingslaag voorafgaand aan de genoemde stap b), waarbij de genoemde stap b) verder een stap omvat van vormen van de eerste geleidingslaag over de derde isolatielaag en het penetreren van de derde isolatielaag en 30 etsbeschermingslaag en waarbij de genoemde stap h) verder omvat een stap van verwijderen van de derde isolatielaag. 1005628

31. Werkwijze volgens conclusie 23, met het kenmerk, dat een horizontale dwarsdoorsnede van de tweede ge-leidingslaag cirkelvormig is.

32. Werkwijze volgens conclusie 23, met het ken- 5 merk, dat een horizontale dwarsdoorsnede van de tweede ge-leidingslaag rechthoekig is.

33. Werkwijze voor het vervaardigen van een half-geleidergeheugeninrichting waarbij de halfgeleidergeheugen-inrichting een substraat omvat, een overbrengtransistor ge- 10 vormd op het substraat alsmede een opslagcondensator die elektrisch is verbonden met een source-/drain-gebied van de overbrengtransistor, met het kenmerk, dat de werkwijze de stappen omvat van: a) het vormen van een eerste isolatielaag over het 15 substraat, b) het vormen van een eerste geleidingslaag over de eerste isolatielaag en het penetreren van de eerste isolatielaag zodat elektrisch contact wordt gemaakt met een source-/drain-gebied van de overbrengtransistor, 20 c) het vormen van een kolomvormige laag met zij wanden op de eerste geleidingslaag, d) het vormen van een tweede geleidingslaag op de zijwanden van de kolomvormige laag waarbij een uiteinde van de tweede geleidingslaag is verbonden met een bovenopper- 25 vlak van de eerste geleidingslaag, e) het vormen van een eerste film en vervolgens een tweede film op de tweede geleidingslaag, de kolomvormige laag en de eerste geleidingslaag, waarbij de tweede film bestaat uit geleidend materiaal en de eerste film bestaat 30 uit een isolatiemateriaal, f) het verwijderen van een deel van de tweede film boven de kolomvormige laag, 1005628 g) het aanbrengen van een patroon in de tweede film, de eerste film en de eerste geleidingslaag voor het vormen van een opening die een deel blootlegt van de eerste isolatielaag, 5 h) het vormen van een derde geleidingslaag gevormd als een holle cilinder verbonden met de rand van de eerste geleidingslaag bij een omtrek van de opening waarbij de genoemde derde geleidingslaag en de eerste geleidingslaag een stamvormige geleidingslaag vormen zodanig dat een uiteinde 10 van de tweede film is verbonden met een inwendig oppervlak van de derde geleidingslaag waarbij de tweede film en de tweede geleidingslaag een takvormige geleidingslaag vormen en waarbij de eerste, tweede en de derde geleidingslagen en de tweede film een opslagelektrode vormen van de opslagcon-15 densator, i) het verwijderen van de kolomvormige laag en de eerste film, j) het vormen van een dielektrische laag op blootliggende oppervlakken van de eerste, tweede en derde gelei- 20 dingslagen en k) het vormen van een vierde geleidingslaag op de dielektrische laag voor het vormen van een tegenovergelegen elektrode van de opslagcondensator.

34. Werkwijze volgens conclusie 33, met het ken-25 merk, dat de tweede geleidingslaag een kolomvormig deel vormt van de takvormige geleidingslaag waarbij een uiteinde van het kolomvormige deel is verbonden met een bovenoppervlak van de eerste geleidingslaag waarbij de tweede geleidingslaag een L-vormige deel vormt van de takvormige gelei-30 dingslaag en waarbij een uiteinde van het L-vormige deel is verbonden met het inwendige oppervlak van de derde geleidingslaag . 1005628

35. Werkwijze volgens conclusie 33, met het kenmerk, dat de eerste geleidingslaag een T-vormige dwarsdoorsnede bezit.

36. Werkwijze volgens conclusie 33, waarbij de 5 eerste geleidingslaag een U-vormige dwarsdoorsnede bezit.

37. Werkwijze volgens conclusie 33, met het kenmerk, dat deze verder een stap omvat van vormen van een etsbeschermingslaag op de eerste isolatielaag na de genoemde stap a) en voorafgaand aan de genoemde stap b).

38. Werkwijze volgens conclusie 33, met het ken merk, dat de genoemde film een verheven structuur bezit met een tussengelegen spleet en verder een stap omvat van vormen van een tweede isolatielaag op de tweede film uit te voeren tussen de genoemde stap e) en de genoemde stap f) 15 welke tweede isolatielaag in hoofdzaak de spleet in de tweede film volledig opvult en waarbij de genoemde stap i) verder een stap omvat van verwijderen van de tweede isolatielaag .

39. Werkwijze volgens conclusie 33, met het ken-20 merk, dat de genoemde stap c) de stappen omvat van: het vormen van een dikke isolatielaag op de eerste geleidingslaag, het vormen van een fotoresistlaag die de dikke isolatielaag overdekt boven het source-/drain-gebied, 25 het etsen van een deel van de onafgedekte dikke isolatielaag, het uitvoeren van een fotoresisterosiebewerking voor het blootleggen van een deel van de niet geëtste dikke isolatielaag, 30 het etsen van de blootliggende dikke isolatielaag totdat de eerste geleidingslaag is blootgelegd voor het 1005626 vormen van een kolomvormige laag met een trapvormige vorm en het verwijderen van de fotoresist.

40. Werkwijze volgens conclusie 33, met het ken- 5 merk, dat deze verder de stappen omvat van: het vormen van een etsbeschermingslaag op de eerste isolatielaag na de genoemde stap a) en het vormen van een derde isolatielaag op de etsbeschermingslaag voorafgaand aan de genoemde stap b), 10 waarbij de genoemde stap b) verder een stap omvat van vormen van de eerste geleidingslaag over de derde isolatielaag en het penetreren van de derde isolatielaag en etsbeschermingslaag en waarbij de genoemde stap i) verder omvat een stap van verwijderen van de derde isolatielaag.

41. Werkwijze volgens conclusie 33, met het ken merk, dat een horizontale dwarsdoorsnede van de tweede geleidingslaag cirkelvormig is.

42. Werkwijze volgens conclusie 33, met het kenmerk, dat een horizontale dwarsdoorsnede van de tweede ge- 20 leidingslaag rechthoekig is.

43. Werkwijze volgens conclusie 33, met het kenmerk, dat een horizontale dwarsdoorsnede van de derde geleidingslaag cirkelvormig is.

44. Werkwijze volgens conclusie 33, met het ken- 25 merk, dat een horizontale dwarsdoorsnede van de derde geleidingslaag rechthoekig is.

45. Werkwijze volgens conclusie 33, met het kenmerk, dat de genoemde stap f) het wegetsen omvat van een deel van de tweede film boven de kolomvormige laag.

46. Werkwijze volgens conclusie 33, met het ken merk, dat de genoemde stap f) het polijsten omvat van de 1005628 tweede film boven de kolomvormige laag met gebruikmaking van een chemisch/mechanische polijsttechniek. 1 0 0 5 6 ic. <>-