NL1005630C2 - Werkwijze voor het vervaardigen van een opslagcondensatorelektrodestructuur ten gebruike in een halfgeleidergeheugencel alsmede werkwijze voor het vormen van een opslagcondensator met de opslagelektrodecondensatorstructuur. - Google Patents

Description

NL 4 3.16 7-PW/mv

Werkwijze voor het vervaardigen van een opslagcondensatore-lektrodestructuur ten gebruike in een halfgeleidergeheugen-cel alsmede werkwijze voor het vormen van een opslagconden-sator met de opslagcondensatorelektrodestructuur

ACHTERGROND VAN DE UITVINDING

1. Gebied van de uitvinding

De uitvinding heeft algemeen betrekking op een 5 halfgeleidergeheugeninrichting en meer in het bijzonder op een structuur van een DRAM-cel (dynamic random access memory) met een overbrengtransistor en een boomvomrige ladings-opslagcondensator.

10 2. Beschrijving van de verwante techniek

Figuur 1 is een circuitschema van een geheugencel voor een DRAM-inrichting. Zoals in de tekening wordt getoond bestaat een DRAM-cel in hoofdzaak uit een overbrengtransistor T en een ladingsopslagcondensator C. Een source 15 van de overbrengtransistor T is verbonden met een overeenkomstige bitlijn BL en de drain is verbonden met een opsla-gelektrode 6 van de ladingsopslagcondensator C. Een gate van de overbrengtransistor T is verbonden met een overeenkomstige woordlijn WL. Een tegenovergelegen elektrode 8 van 20 de condensator C is verbonden met een constante voedingsbron. Een dielektrische film 7 is aanwezig tussen de opsla-gelektrode 6 en de tegenovergelegen elektrode 8.

Bij het vervaardigingsprocédé van DRAM's wordt een tweedimensionale condensator, ook wel genoemd een planaire 25 condensator, hoofdzakelijk gebruikt bij conventionele 1005630 2 DRAM's met een opslagcapaciteit van minder dan 1M (mega = miljoen) bits. Bij een DRAM met een geheugencel die gebruik maakt van een planaire condensator worden elektrische ladingen opgeslagen op het hoofdoppervlak van een halfgelei-5 dersubstraat zodat het hoofdoppervlak een groot gebied dient te beslaan. Dit soort geheugencel is daarom niet geschikt voor een DRAM met een hoge integratiegraad. Voor een hoog geïntegreerde DRAM, zoals een DRAM met meer dan 4M bits geheugen is een driedimensionale condensator, ook 10 wel condensator van het gestapelde soort (stacked-type) of gleuftype (trench-type) genoemd, ingevoerd.

Bij condensatoren van het gestapelde type of gleuftype is het mogelijk gemaakt om een groter geheugen te verkrijgen in een gelijk volume. Voor het realiseren van 15 een halfgeleiderinrichting van nog hogere integratiegraad zoals een VLSI-circuit (very-large-scale integration) met een capaciteit van 64M bits blijkt evenwel een condensator van een simpele driedimensionale structuur zoals de conventionele condensator van het gestapelde type of het gleufty-20 pe ontoereikend te zijn.

Een oplossing voor het verbeteren van de capaciteit van een condensator is gebruikmaking van een gestapelde condensator van het vin-type zoals is voorgesteld in het artikel "3-Dimensional Stacked Capacitor Cell for 16M en 25 64M DRAM's", International Electron Devices Meeting, pagi na's 592-595, december 1988 van Erna en anderen. De gestapelde condensator van het vin-type omvat elektrodes en die-lektrische films die zich in vinvorm uitstrekken in een aantal gestapelde lagen. DRAM's voorzien van gestapelde 30 condensatoren van het vin-type worden ook geopenbaard in het Amerikaanse octrooischrift 5.071.783 (Taguchi en ande- 1005630 3 ren), 5.126.810 (Gotou), 5.196.365 (Gotou) en 5.206.787 (Fuj ioka) .

Een andere oplossing voor het verbeteren van de capaciteit van een condensator is gebruik te maken van een 5 gestapelde condensator van het zogenaamde cilindrische type zoals voorgesteld in het artikel "Novel Stacked Capacitor Cell for 64-Mb DRAM", 1989 Symposium on VLSI Technology Digest of Technical Papers, pagina's 69-70 van Wakamiya en anderen. De gestapelde condensator van het cilindrische ty-10 pe omvat elektrodes en dielektrische films die zich in cilindrische vorm uitstrekken voor het verhogen van het op-pervlaktegebied van de elektrodes. Een DRAM voorzien van een gestapelde condensator van het cilindrische type wordt ook geopenbaard in het Amerikaanse octrooischrift 5.077.688 15 (Kumanoya en anderen).

Gezien de trend naar verhoogde integratiedichtheid dient de afmeting van de DRAM-cel in een vlak (het gebied dat in het vlak wordt ingenomen) verder te worden gereduceerd. In het algemeen gesproken leidt een reductie van de 20 afmeting van de cel tot een reductie van de ladingsopslag-capaciteit (capaciteit). Bovendien neemt bij afname van de capaciteit, de waarschijnlijkheid van beperkte fouten (soft errors) als gevolg van het invallen van α-stralen toe. Er bestaat zodoende bij deze techniek nog steeds behoefte tot 25 het ontwerpen van een nieuwe structuur van een opslagcon-densator die dezelfde capaciteit kan bereiken in een kleiner planair oppervlak alsmede van een geschikte werkwijze voor het vervaardigen van de structuur.

30 1005630 4

SAMENVATTING VAN DE UITVINDING

Het is derhalve een doel van de onderhavige uitvinding om een methode te verschaffen voor het vervaardigen 5 van een halfgeleidergeheugeninrichting met een boomvormige condensatorstructuur die een toegenomen gebied verschaft voor ladingsopslag zonder extra oppervlaktegebied van de inrichting te gebruiken.

In overeenstemming met een eerste voorkeursuitvoe-10 ringsvorm van de uitvinding wordt een werkwijze voor vervaardigen van een halfgeleidergeheugeninrichting verschaft welke halfgeleidergeheugeninrichting een substraat omvat, een overbrengtransistor gevormd op het substraat en een la-dingsopslagcondensator die elektrisch is gekoppeld met een 15 van de source-/drain-gebieden van de overbrengtransistor.

De werkwijze voor het vervaardigen omvat het verschaffen van een substraat met een daarop aanwezige transistor, vormen van een eerste isolatielaag over het substraat welke de overbrengtransistor overdekt, vormen van een eerste gelei-20 dingslaag die althans door de eerste isolatielaag penetreert en elektrisch is gekoppeld met een source-/drain-gebied van de overbrengtransistor; vormen van een kolomvormige laag boven de eerste isolatielaag bij zijkanten van de eerste geleidingslaag, welke kolomvormige laag ten minste 25 een uitsparing omvat boven de eerste geleidingslaag; vormen van een tweede geleidingslaag op zijwanden van de ten minste aanwezige uitsparing van de kolomlaag; ten minste éénmaal afwisselend vormen van eerste en tweede filmlagen over de eerste geleidingslaag, de tweede geleidingslaag en de 30 kolomlaag waarbij de tweede filmlaag bestaat uit gelei- dingsmateriaal terwijl de eerste filmlaag bestaat uit isolatiemateriaal; definiëren van de eerste en tweede filmla- 1005630 5 gen en opdelen van de sectie boven de kolomlaag, vormen van een tweede isolatielaag over de tweede filmlaag, opvullen van de ruimte in het uitsparingsgebied van de tweede filmlaag; vormen van een derde geleidingslaag die de kolomlaag 5 overdekt, alsmede de eerste en tweede filmlagen, de tweede geleidingslaag en de tweede isolatielaag; definiëren van de derde geleidingslaag en de tweede filmlaag zodanig dat de derde geleidingslaag en de tweede filmlaag binnen het uitsparingsgebied worden opgedeeld waarbij een uiteinde van de 10 tweede geleidingslaag is verbonden met de omtrek van de eerste geleidingslaag terwijl het andere uiteinde van de tweede geleidingslaag is verbonden met een uiteinde van de derde geleidingslaag en de eerste, de tweede en de derde geleidingslagen in combinatie een stamvormige gelei-15 dingslaagstructuur vormen en de filmlaag met een uiteinde verbonden met het onderoppervlak van de derde geleidingslaag in doorsnede een takvormige geleidingslaagstruc-tuur vormt en de eerste, de tweede en de derde geleidingslagen in combinatie met de tweede filmlaag een opsla-20 gelektrode vormen van de ladingsopslagcondenstor; verwijderen van de kolomlaag, de tweede isolatielaag en de eerste filmlaag; het vormen van een dielektrische laag over de blootliggende oppervlakken van de eerste, de tweede en de derde geleidingslagen en de tweede filmlaag alsmede het 25 vormen van een vierde geleidingslaag over het oppervlak van de dielektrische laag als een tegenovergelegen elektrode van de ladingsopslagcondensator.

Overeenkomstig een aspect van de uitvinding omvat de stamvormige geleidingslaag een onderste stamsectie met 30 een onderuiteinde dat elektrische is gekoppeld met een van de source-/drain-gebieden van de overbrengtransistor; een middelste stamsectie die zich in hoofdzaak opwaarts uit- 1005630 6 strekt weg vanaf de onderste stamsectie; en een bovenste stamsectie die zich horizontaal uitstrekt vanaf het bovenste uiteinde van de middelste stamsectie. De onderste stamsectie kan bijvoorbeeld in dwarsdoorsnede T-vormig zijn of 5 U-vormig terwijl de middelste stamsectie een holle cilindrische vorm kan hebben, een doosvormige rechthoekige vorm of een andere geschikte vorm kan hebben.

In overeenstemming met een andere uitvoeringsvorm van de uitvinding zijn de volgende stappen aanwezig na het 10 vormen van de eerste isolatielaag en voorafgaand aan het vormen van de eerste geleidingslaag.

Eerst vormen van een etsbeschermingslaag boven de eerste isolatielaag, vervolgens het vormen van een derde isolatielaag over de etsbeschermingslaag. Het vormen van de 15 eerste geleidingslaag omvat verder het vormen van een eerste geleidingslaag die door de derde isolatielaag en de etsbeschermingslaag penetreert. Tot slot omvat de verwijde-ringsstap de stap van verwijderen van de derde isolatielaag .

20 In overeenstemming met een verdere voorkeursuit voeringsvorm van de uitvinding wordt een werkwijze verschaft voor het vervaardigen van een halfgeleidergeheuge-ninrichting die is voorzien van een substraat, een over-brengtransistor gevormd op het substraat en een ladingsop-25 slagcondensator die elektrisch is gekoppeld met een van de source-/drain-gebieden van de overbrengtransistor. De werkwijze voor het vervaardigen omvat vormen van een eerste isolatielaag over het substraat welke de overbrengtransistor afdekt; vormen van een eerste geleidingslaag die al-30 thans door de eerste isolatielaag penetreert en elektrisch is gekoppeld met een van de source-/drain-gebieden van de overbrengtransistor; vormen van een kolomlaag boven de eer- 1005630 7 ste geleidingslaag; het vormen van een tweede gelei-dingslaag op het oppervlak van de kolomlaag; het vormen van een tweede isolatielaag over de tweede geleidingslaag welke de ruimte opvult in het uitsparingsgebied van de tweede ge-5 leidingslaag; definiëren van de tweede geleidingslaag en de tweede isolatielaag en opdelen van de sectie boven de kolomlaag; definiëren van de kolomlaag en vormen van een opening daarin; vormen van een derde geleidingslaag op de bodem en zijwanden van de opening en over de tweede gelei -10 dingslaag en de tweede isolatielaag; definiëren van de derde geleidingslaag en de tweede geleidingslaag op zodanige wijze dat de derde geleidingslaag wordt opgedeeld bij de bodem van de opening alsmede de derde en de tweede gelei-dingslagen op een positie boven de source-/drain-gebieden 15 die elektrisch is gekoppeld met de eerste geleidingslaag, een uiteinde van de derde geleidingslaag is verbonden met de omtrek van de eerste geleidingslaag en de derde geleidingslaag en de eerste geleidingslaag in combinatie een stamvormige geleidingslaag vormen waarbij een uiteinde van 20 de tweede geleidingslaag is verbonden met het inwendige oppervlak van de derde geleidingslaag en een takvormige geleidingslaag vormt en dat de eerste, de tweede en de derde geleidingslagen in combinatie een opslagelektrode vormen van de ladingsopslagcondensator; verwijderen van de kolom-25 laag en de tweede isolatielaag; het vormen van een dielek-trische laag over blootliggende oppervlakken van de eerste, de tweede en de derde geleidingslagen; alsmede vormen van een vierde geleidingslaag over het oppervlak van de dielek-trische laag, het geen resulteert in de formatie van een 30 tegenovergelegen elektrode van de ladingsopslagcondensator.

Volgens een aspect van de uitvinding bezit een takvormige geleidingslaag gevormd door de tweede gelei- 1005630 δ dingslaag een sectie met meerdere segmenten met een afgebogen of zigzagvormige dwarsdoorsnede en een uiteinde van de sectie met het meervoudig afgebogen segment is verbonden met het inwendige oppervlak van de derde geleidingslaag. De 5 vervaardigingswerkwijze die bij de uitvinding wordt gebruikt omvat na het vormen van de tweede geleidingslaag en voorafgaand aan het vormen van de twee isolatielaag het althans éénmaal afwisselend vormen van eerste en tweede filmlagen over het oppervlak van de tweede geleidingslaag waar-10 bij de tweede filmlaag bestaat uit geleidingsmateriaal terwijl de eerste filmlaag bestaat uit isolatiemateriaal. Bovendien omvat de stap van het definiëren van de derde geleidingslaag verder het opdelen van de tweede film bij een positie boven de source-/drain-gebieden die elektrisch is 15 gekoppeld met de eerste geleidingslaag en omvat de stap van het verwijderen verder de verwijdering van de eerste filmlaag. De tweede filmlaag vormt deel van de takvormige geleidingslaag welke een sectie met meervoudige segmenten omvat met een afgebogen dwarsdoorsnede en een uiteinde van de 20 sectie met de meervoudige afgebogen segmenten is verbonden met het inwendige oppervlak van de derde geleidingslaag bijna evenwijdig aan de tweede geleidingslaag.

Volgens een ander aspect van de uitvinding kan de derde geleidingslaag ook een derde filmlaag en een vierde 25 filmlaag omvatten. In volgorde wordt eerst de derde filmlaag gevormd over de tweede geleidingslaag en vervolgens de vierde filmlaag op de zijwanden van de opening. Een uiteinde van de vierde filmlaag is verbonden met de omtrek van de eerste geleidingslaag en een uiteinde van de derde filmlaag 30 is verbonden met het andere uiteinde van de vierde filmlaag .

1005630 9

In overeenstemming met een ander aspect van de uitvinding omvat de stap van vormen van de kolomlaag verder het vormen van een dikke isolatielaag over de eerste geleidingslaag, het vormen van een fotoresistlaag die de dikke 5 isolatielaag overdekt behalve de ontworpen uitsparingsge-bieden; het wegetsen van een deel van de niet bedekte dikke isolatielaag; het eroderen van de fotoresistlaag teneinde een deel van de dikke isolatielaag opnieuw bloot te leggen; het wegetsen van de blootgelegde dikke isolatielaag zodat 10 een kolomlaag wordt gevormd met een trapvormige dwarsdoorsnede; alsmede het verwijderen van de fotoresistlaag.

In overeenstemming met een verdere voorkeursuitvoeringsvorm van de uitvinding wordt een werkwijze verschaft voor het vervaardigen van een halfgeleidergeheuge-15 ninrichting met een substraat, een overbrengtransistor gevormd op het substraat en een ladingsopslagcondensator die elektrisch is gekoppeld met een van de source-/drain-gebieden van de overbrengtransistor. De vervaardigingswerk-wijze omvat het eerst vormen van een isolatielaag over het 20 substraat welke de overbrengtransistor afdekt; het vormen van een eerste geleidingslaag die althans door de eerste isolatielaag penetreert en elektrisch is gekoppeld met een van de source-/drain-gebieden van de overbrengtransistor; het vormen van een kolomlaag boven de omtrek van de eerste 25 geleidingslaag die is voorzien van ten minste een uitsparing in de kolomlaag; het vormen van een tweede geleidingslaag op het oppervlak van de kolomlaag; het ten minste éénmaal afwisselend vormen van een eerste en tweede filmlaag over het oppervlak van de tweede geleidingslaag waar-30 bij de tweede filmlaag bestaat uit geleidingsmateriaal terwijl de eerste filmlaag bestaat uit isolatiemateriaal; het definiëren van de eerste en tweede filmlagen en de tweede 1005630 10 geleidingslaag en het vervolgens vormen van een opening boven de kolomlaag; het vormen van een derde geleidingslaag op de zijwanden van de opening; het definiëren van de tweede filmlaag en vervolgens opdelen van de tweede filmlaag 5 binnen het uitsparingsgebied, waarbij de omtrek van de tweede geleidingslaag is verbonden met de omtrek van de eerste geleidingslaag, een uiteinde van de derde geleidingslaag is verbonden met een uiteinde van de tweede geleidingslaag en de eerste, de tweede en de derde gelei-10 dingslagen in combinatie een stamvormige geleidingslaag vormen, terwijl de tweede filmlaag met een einde verbonden met het inwendige oppervlak van de derde geleidingslaag een takvormige geleidingslaag vormt en waarbij de eerste, de tweede, de derde geleidingslagen in combinatie met de twee-15 de filmlaag een opslagelektrode vormen van de ladingsop-slagcondensator; het verwijderen van de kolomlaag en de eerste filmlaag; het vormen van een dielektrische laag over de eerste, de tweede, de derde geleidingslagen en de tweede filmlaag; alsmede het vormen van een vierde geleidingslaag 20 over het oppervlak van de dielektrische laag hetgeen resulteert in de formatie van een tegenovergelegen elektrode van de ladingsopslagcondensator.

KORTE BESCHRIJVING VAN DE TEKENINGEN

25

Andere doelen, eigenschappen en voordelen van de uitvinding zullen duidelijk worden uit de volgende gedetailleerde beschrijving van de niet-limitatieve voorkeursuitvoeringsvormen. De beschrijving wordt gemaakt met ver-30 wijzing naar de bijgevoegde tekeningen, waarin: figuur 1 een circuitschema is van een conventionele geheugencel van een DRAM-inrichting, 1005630 11 figuren 2A tot 21 aanzichten zijn in dwarsdoorsnede voor het verklaren van een eerste uitvoeringsvorm van een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting volgens de uitvinding, 5 figuren 3A tot 3D aanzichten zijn in dwarsdoorsne de voor het verklaren van een tweede uitvoeringsvorm van een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting volgens de uitvinding, figuren 4A tot 4H aanzichten zijn in dwarsdoorsne-10 de voor het verklaren van een derde uitvoeringsvorm van een werkwijze voor het vervaardigen van een halfgeleidergeheu-geninrichting volgens de uitvinding, figuren 5A tot 5D aanzichten zijn in dwarsdoorsnede voor het verklaren van een vierde uitvoeringsvorm van 15 een werkwijze voor het vervaardigen van een halfgeleiderge-heugeninrichting volgens de uitvinding en figuren 6A tot 6F aanzichten zijn in dwarsdoorsnede voor het verklaren van een vijfde uitvoeringsvorm van een werkwijze voor het vervaardigen van een halfgeleiderge-20 heugeninrichting volgens de uitvinding.

GEDETAILLEERDE BESCHRIJVING VAN DE VOORKEURSUITVOERINGSVORMEN

25 Eerste voorkeursuitvoeringsvorm

Er zal nu een beschrijving worden gegeven van een eerste karakteristieke uitvoeringsvorm van een werkwijze voor het vervaardigen van een halfgeleidergeheugeninrich-ting met een boomvormige ladingsopslagcondensator in over-30 eenstemming met de uitvinding met verwijzing naar de figuren 2A tot 21.

1005630 12

Een oppervlak van een siliciumsubstraat 10, zie figuur 2A, wordt onderworpen aan thermische oxydatie met behulp van de LOCOS-techniek (local oxidation of silicon) en daardoor wordt een veldoxydatielaag 12 gevormd met een 5 dikte van bijvoorbeeld ongeveer 3.000 A (Angstroms). Vervolgens wordt een poortoxydelaag 14 gevormd met een dikte van bijvoorbeeld ongeveer 150 A door het siliciumsubstraat 10 te onderwerpen aan een thermische oxydatieproces. Vervolgens wordt een polysiliciumlaag met een dikte van bij-10 voorbeeld ongeveer 2.000 A opgebracht over het gehele oppervlak met gebruikmaking van CVD (chemical vapor deposition) of LPCVD (low pressure CVD). Om een polysiliciumlaag te krijgen van lage weerstand worden geschikte verontreinigingen zoals fosforionen bijvoorbeeld geïmplanteerd in de 15 polysiliciumlaag. Bij voorkeur wordt een hittebestendige metaallaag aangebracht over de polysiliciumlaag en wordt daarna een uitgloeibewerking uitgevoerd voor het vormen van polycide zodat de weerstand van de laag verder wordt verminderd. Het hittebestendige materiaal kan bijvoorbeeld be-20 staan uit wolfraam (W), met een dikte van ongeveer 2.000 A. Daarna wordt het polycide onderworpen aan een patroonvor-mingsbewerking voor het vormen van poortelektrodes (of woordlijnen) WL1 tot WL4, zie figuur 2A. Vervolgens worden bijvoorbeeld arseenionen geïmplanteerd met een energie van 25 70 KeV en bijvoorbeeld een dosering van ongeveer lxlO15 ato men per vierkante centimeter. Bij deze stap worden de woordlijnen WL1 tot WL4 als maskerlagen gebruikt. Hierdoor worden draingebieden 16a en 16b en source-gebieden 18a, 18b gevormd in het siliciumsubstraat 10.

30 Bij een daaropvolgende stap, zie figuur 2B, wordt de CVD-werkwijze gebruikt voor het opbrengen van een isolerende planariseringslaag 20 bestaande bijvoorbeeld uit bo- 1005630 13 rofosfosilicaatglas (BPSG) tot een dikte van bijvoorbeeld ongeveer 7.000 A. Dezelfde werkwijze wordt vervolgens toegepast voor het vormen van een etsbeschermingslaag 22 die bijvoorbeeld kan bestaan uit een siliciumnitridelaag met 5 een dikte van bijvoorbeeld ongeveer 1.000 A. Daarna worden conventionele fotolithografische en etsprocessen toegepast voor het selectief etsen van delen van de etsbeschermingslaag 22, de isolerende planariseringslaag 20 en de poortoxydelaag 14 voor het vormen van opslagelektrodecon-10 tactgaten 24a, 24b die zich vanaf het bovenoppervlak van de etsbeschermingslaag 22 uitstrekken tot het bovenoppervlak van de draingebieden 16a en 16b. Vervolgens wordt een poly-siliciumlaag aangebracht over de etsbeschermingslaag 22 en worden conventionele fotolithografische en etsbewerkingen 15 gebruikt voor het definiëren van de polysiliciumlaag, ter vorming van polysiliciumlagen 26a en 26b die de lokatie markeren van een opslagelektrode van een ladingsopslagcon-densator voor iedere geheugencel. Om de conductiviteit van de polysiliciumlagen te verhogen kunnen bijvoorbeeld arsee-20 nionen in de lagen worden geïmplanteerd. Zoals de tekeningen tonen worden opslagelektrodecontactgaten 24a, 24b opgevuld door respectievelijke polysiliciumlagen 26a en 26b en overdekken de polysiliciumlagen verder een deel van het oppervlak van de etsbeschermingslaag 22. De polysiliciumlagen 25 26a en 26b kunnen evenwel met enige afstand worden geschei den van de etsbeschermingslaag 22 zoals met betrekking tot een andere uitvoeringsvoorbeeld zal worden beschreven.

Bij een daaropvolgende stap, zie figuur 2C, wordt een dikke isolatielaag bestaande uit bijvoorbeeld silicium-30 dioxyde opgebracht over de wafel tot een dikte van ongeveer 7.000 A. Vervolgens worden conventionele fotolithografische en etsprocessen gebruikt voor het selectief wegetsen van 1005630 14 delen van de isolatielaag teneinde zoals in de tekening wordt getoond isolatiekolommen 28 te vormen. De isolatieko-lommen worden begrensd door een aantal uitsparingen 29a en 29b en de middens van de uitsparingen 29a en 29b bevinden 5 zich bij voorkeur direct boven het centrum van de respectievelijke draingebieden 16a en 16b.

Bij een daaropvolgende stap, zie figuur 2D, worden polysilicium afstandsdelen 30a en 30b gevormd op de zijwanden van de isolatiekolommen 28. Bij deze voorkeursuitvoe-10 ringsvorm kunnen de polysilicium afstandsdelen 30a en 30b worden vervaardigd met behulp van de volgende stappen: een polysiliciumlaag wordt opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A gevolgd door een terugetsbewer-king. Vervolgens wordt de CVD-methode gebruikt voor het 15 successievelijk vormen van een isolatielaag 32 en een polysiliciumlaag 34 . De isolatielaag 32 kan bijvoorbeeld bestaan uit een siliciumdioxydelaag met een dikte van ongeveer 1.000 A en de dikte van de polysiliciumlaag 34 is bijvoorbeeld gelijk aan ongeveer 1.000 A. Om de conductiviteit 20 te verhogen van de polysiliciumlaag 34 kunnen bijvoorbeeld arseenionen in de laag worden geïmplanteerd.

Bij een volgende stap, zie figuur 2E, wordt de CVD-methode gebruikt voor het opbrengen van een isolatielaag 36 op het oppervlak van de polysiliciumlaag 34, waar-25 bij bij voorkeur althans het restant van de uitsparingen 29a en 29b tussen de isolatiekolommen 28 wordt opgevuld.

Bij deze voorkeursuitvoeringsvorm is de dikte van de isolatielaag 36 bijvoorbeeld ongeveer 7.000 A.

Bij een daaropvolgende stap, zie figuur 2F, wordt 30 een chemisch/mechanische polijstbewerking uitgevoerd (CMP) op het oppervlak van de wafel zoals wordt getoond in figuur 2E totdat een bovenste deel van de isolatiekolom 28 wordt 1005630 15 blootgelegd. Vervolgens wordt de CVD-methode gebruikt voor het opbrengen van een polysiliciumlaag 38 met een dikte van bijvoorbeeld ongeveer 1.000 A. Om de conductiviteit van de laag te verhogen kunnen bijvoorbeeld arseenionen in de po-5 lysiliciumlaag 38 worden geïmplanteerd.

Bij de daaropvolgende stap, zie figuur 2G, worden in gebieden ongeveer boven de draingebieden 16a, 16b en in de gebieden boven de tussengelegen gebieden tussen de naburige te vormen geleidingsopslagcondensators conventionele 10 fotolithografische en etsbewerkingen uitgevoerd voor het opeenvolgend selectief etsen van eerst de polysiliciumlaag 38, de kolomvormige isolatielaag 28 alsmede de isolatielaag 36 binnen de uitsparingen 29a en 29b en tot slot de polysiliciumlaag 34. Door de bovenstaande etsbewerkingen worden 15 de polysiliciumlagen 38 en 34 versneden tot een aantal secties, namelijk 38a, 38b en 34a, 34b.

Bij een volgende stap, zie figuur 2H, wordt de wafel nat geëtst met de etsbeschermingslaag 22 dient als ets-eindpunt teneinde de blootliggende siliciumdioxydelagen zo-20 als de isolatielagen 36, 32 en de isolatiekolom 28 volledig te verwijderen. De vervaardiging van opslagelektrodes van ladingsopslagcondensators voor de DRAM is aldus voltooid. Zoals wordt getoond in figuur 2H zijn de opslagelektrodes opgebouwd uit respectievelijke onderste stamvormige polysi-25 liciumlagen 26a, 26b; middelste stamvormige polysiliciumlagen 30a, 30b; bovenste stamvormige polysiliciumlagen 38a, 38b; alsmede takvormige polysiliciumlagen 34a, 34b met een L-vormige dwarsdoorsnede. De onderste stamvormige polysiliciumlagen 26a, 26b zijn respectievelijk elektrisch gekop-30 peld met de draingebieden 16a en 16b van de respectievelijke overbrengtransistors van de DRAM en bezitten een T-vormige dwarsdoorsnede. De onderste uiteinden van de mid- 1005630 16 delste stamvormige polysiliciumlagen 30a, 30b zijn verbonden met de omtrek van de onderste stamvormige polysiliciumlagen 26a en 26b en strekken zich in hoofdzaak opwaarts daarvandaan uit weg van het oppervlak van het substraat 10.

5 Een uiteinde van de respectievelijke bovenste stamvormige polysiliciumlagen 38a, 38b is verbonden met het bovenste uiteinde van de middelste stamvormige polysiliciumlagen 30a en 30b en lagen 38a, 38b strekken zich horizontaal binnenwaarts daarvandaan uit evenwijdig aan het oppervlak van het 10 substraat 10. De middelste stamvormige polysiliciumlagen 30a, 30b kunnen een algemeen holle cilindrische vorm bezitten maar de horizontale dwarsdoorsnede daarvan (niet getoond) kan cirkelvormig zijn, rechthoekig of iedere andere geschikte vorm bezitten zoals duidelijk zal zijn voor de 15 vakman op het betreffende gebied. De respectievelijke takvormige polysiliciumlagen 34a, 34b zijn bevestigd aan de onderoppervlakken van de bovenste stamvormige polysiliciumlagen 38a en 38b en strekken zich verticaal naar beneden toe uit in de richting van het oppervlak van het substraat 20 10 over een zekere lengte alvorens zich horizontaal binnen waarts uit te strekken in de richting van het centrum van de middelste stamvormige polysiliciumlagen 30a, 30b. Dankzij de specifieke vorm van de dwarsdoorsnede van de opslag-elektrodes van de uitvinding worden de opslagelektrodes 25 hierna in deze beschrijving aangeduid als "boomvormige opslagelektrodes" en worden de condensators die aldus zijn vervaardigd aangeduid als "boomvormige ladingsopslagconden-satoren". De polysiliciumlagen 30a, 34a en 38a zijn uiteraard in elektrisch contact met elkaar en met de laag 26a en 30 derhalve tevens met het draingebied 16a en op dezelfde wijze zijn de lagen 38b, 34b, 30b en 26b in contact met elkaar en met het draingebied 16b.

1005630 17

Bij een daaropvolgende stap, zie figuur 21, worden respectievelijk dielektrische films 40a, 40b gevormd over de oppervlakken van de boomvormige opslagelektrode 26a, 30a, 34a, 38a en de boomvormige opslagelektrode 26b, 30b, 5 34b, 38b. De dielektrische films 40a, 40b kunnen bijvoor

beeld bestaan uit siliciumdioxyde, siliciumnitride, NO (siliciumnitride/siliciumdioxyde), ONO

(siliciumdioxyde/siliciumnitride/siliciumdioxyde) of iets dergelijks. Vervolgens wordt een tegenovergelegen elektrode 10 42 uit polysilicium gevormd tegenover de opslagelektrodes (26a, 30a, 34a, 38a en 26b, 30b, 34b, 38b) over de dielek trische films 40a, 40b. Het proces voor vormen van de tegenovergelegen elektrode 42 omvat een eerste stap van op-brengen van een polysiliciumlaag met behulp van de CVD-15 werkwijze tot een dikte van bijvoorbeeld ongeveer 1.000 A, een tweede stap van diffunderen van verontreinigingen van het n-type in de polysiliciumlaag ter verhoging van de con-ductiviteit en een uiteindelijke stap van toepassing van conventionele fotolithografische en etsbewerkingen voor het 20 selectief wegetsen van delen van de polysiliciumlaag. De vervaardiging van de boomvormige ladingsopslagcondenator voor de DRAM is hiermede voltooid.

Alhoewel dit in figuur 21 niet wordt getoond omvatten opvolgende stappen voor het completeren van de ver-25 vaardigen van de DRAM-chip zelf het vervaardigen van bit- lijnen, aansluiteilanden, interconnecties, passiveringen en verpakking. Deze stappen involveren uitsluitend conventionele technieken en vormen geen deel van de onderhavige uitvinding zodat een gedetailleerde beschrijving niet noodza-30 kelijk is en hierin niet zal worden gegeven.

1005630 18

Tweede voorkeursuitvoeringsvorm

Bij de voorgaande eerste karakteristieke uitvoeringsvorm bezit de geopenbaarde boomvormige opslagelektrode slechts een enkele takvormige elektrode met een L-vormige 5 dwarsdoorsnede. Het aantal takken is evenwel niet tot één beperkt en kan ook twee of meer bedragen. Een tweede karakteristieke uitvoeringsvorm van een boomvormige opslagelektrode overeenkomstig de uitvinding die is voorzien van twee takvormige elektrodes ieder met een L-vormige dwarsdoorsne-10 de wordt nu beschreven.

De nu volgende beschrijving van de tweede uitvoeringsvorm van een halfgeleidergeheugeninrichting met een boomvormige ladingsopslagcondensator vervaardigd in overeenstemming met de uitvinding wordt gemaakt met verwijzing 1? naar de figuren 3A tot 3D. Deze karakteristieke uitvoeringsvorm van een halfgeleidergeheugeninrichting wordt vervaardigd met behulp van tweede voorkeursuitvoeringsvorm voor het vervaardigen van een halfgeleidergeheugeninrichting volgens de uitvinding.

20 De boomvormige opslagelektrode van de tweede uit voeringsvorm is gebaseerd op de structuur van figuur 2D. Elementen in de figuren 3A tot 3D die identiek zijn met die in figuur 2D worden aangeduid met dezelfde verwijzingscij-f ers .

25 De CVD-methode wordt gebruikt, zie figuur 3A teza men met figuur 2D, voor het successievelijk vormen van additionele afwisselende isolatielagen en polysiliciumlagen, inclusief een eerste additionele isolatielaag 44, een eerste additionele polysiliciumlaag 46 en een tweede additio-30 nele isolatielaag 48. De isolatielagen 44, 48 worden bij voorkeur gevormd uit bijvoorbeeld siliciumoxyde. De isolatielaag 44 en de polysiliciumlaag 46 worden ieder opge- 1005630 19 bracht tot een dikte van bijvoorbeeld ongeveer 1.000 A en de isolatielaag 48 wordt opgebracht tot een dikte van bijvoorbeeld ongeveer 7.000 A. Om de conductiviteit van de po-lysiliciumlaag 46 te verhogen kunnen bijvoorbeeld arseenio-5 nen in de laag worden geïmplanteerd.

Bij een daaropvolgende stap, zie figuur 3B, wordt de chemisch/mechanische polijetstechniek (CMP) toegepast op het oppervlak dat in figuur 3A wordt getoond totdat althans het bovenste deel van de isolatiekolom 28 is blootgelegd.

10 Daarna wordt CVD-werkwijze gebruikt voor het opbrengen van een polysiliciumlaag 50 tot een dikte van bijvoorbeeld ongeveer 1.000 A. Om de conductiviteit van de polysiliciumlaag 50 te verhogen kunnen bijvoorbeeld arseenionen in de laag worden geïmplanteerd.

15 Bij een volgende stap, zie figuur 3C, wordt in ge bieden ongeveer boven de draingebieden 16a, 16b en in gebieden boven de tussengelegen gebieden tussen de naburige ladingsopslagcondensators die worden gevormd conventionele fotolithografische en etsbewerkingen uitgevoerd om in volg-20 orde eerst de polysiliciumlaag 50, de kolomisolatielaag 28 en de isolatielaag 48 in de uitsparingen 29a, 29b selectief te etsen en daarna vervolgens de kolomvormige isolatielaag 28 en de isolatielaag 44 in de uitsparingen 29a, 29b en tot slot de polysiliciumlaag 34. Door de bovengenoemde etsbe-25 werkingen worden de polysiliciumlagen 50, 46 en 34 versneden tot een aantal secties, namelijk 50a, 50b, 46a, 46b en 34a, 34b.

Bij een opvolgende stap, zie figuur 3D, wordt de wafel nat geëtst met de etsbeschermingslaag 22 als etseind-30 punt teneinde blootliggende siliciumdioxydelagen volledig te verwijderen zoals de isolatielagen 48, 44, 32 en de isolatiekolom 28. De vervaardiging van opslagelektrodes van 1005630 20 ladingsopslagcondensatoren voor de DRAM is hiermede voltooid. Zoals figuur 3D toont zijn de opslagelektrodes opgebouwd uit respectievelijke onderste stamvormige polysilici-umlagen 26a, 26b; middelste stamvormige polysiliciumlagen 5 30a, 30b; bovenste stamvormige polysiliciumlagen 50a, 50b; alsmede twee takvormige polysiliciumlagen 34a, 46a en 34b, 46b die ieder een L-vormige dwarsdoorsnede bezitten. De onderste stamvormige polysiliciumlagen 26a, 26b zijn respectievelijk elektrisch gekoppeld met de draingebieden 16a, 10 16b van de respectievelijke overbrengtransistors van de DRAM en bezitten een T-vormige dwarsdoorsnede. De onderuiteinden van de middelste stamvormige polysiliciumlagen 30a, 30b zijn verbonden met de omtrek van de onderste stamvormige polysiliciumlagen 26a, 26b en strekken zich in 15 hoofdzaak opwaarts daarvandaan uit vanaf het oppervlak van het substraat 10. Een uiteinde van de respectievelijke bovenste stamvormige polysiliciumlagen 50a, 50b is verbonden met het bovenuiteinde van de middelste stamvormige lagen 30a, 30b en lagen 50a, 50b strekken zich daarvandaan hori- 20 zontaai binnenwaarts uit naar het oppervlak van het substraat 10. De middelste stamvormige polysiliciumlagen 30a, 30b kunnen een algemeen holle cilindrische vorm bezitten maar de horizontale dwarsdoorsnede (niet getoond) kan cirkelvormig zijn, rechthoekig of iedere andere geschikte vorm 25 bezitten die de vorm van de isolatiekolom 28 volgt zoals voor de deskundige op het betreffende gebied duidelijk zal zijn. De twee respectievelijke takvormige polysiliciumlagen 34a, 46a en 34b, 46b zijn verbonden met de respectievelijke onderste oppervlakken van de bovenste stamvormige polysili-30 ciumlagen 50a en 50b en strekken zich verticaal neerwaarts uit in de richting van het oppervlak van het substraat 10 over een zekere afstand alvorens zich horizontaal binnen- 1005630 21 waarts uit te strekken in de richting van het centrum. Volgende processtappen, bijvoorbeeld het aanbrengen van die-lektrische films en de tegenovergelegen elektrode, verschillen niet substantieel van het proces dat is beschreven 5 met betrekking tot de eerste uitvoeringsvorm en zal derhalve niet opnieuw hierin in detail worden beschreven.

Derde voorkeursuitvoeringsvorm

Bij de voorgaande eerste en tweede karakteristieke 10 uitvoeringsvormen is het takvormige deel van de boomvormige opslagelektrode in dwarsdoorsnede L-vormig en is de onderste stamvormige polysiliciumlaag in dwarsdoorsnede T-vormig. De uitvinding is evenwel tot een dergelijke structuur niet beperkt. Het aantal rechte elementen in de tak-15 vormige elektrode is niet tot slechts twee beperkt maar kan worden vergroot tot drie of meer. Bovendien kan een deel van de onderste stamvormige polysiliciumlaag een holle structuur bezitten waardoor het oppervlaktegebied van de opslagelektrode wordt vergroot en dus de capaciteit van de 20 inrichting. De nu volgende beschrijving betreft een derde karakteristieke uitvoeringsvorm waarbij het takvormige deel van iedere boomvormige opslagelektrode is voorzien van vier rechte segmenten met in dwarsdoorsnede een zigzagvorm en de onderste stamvormige polysiliciumlaag bezit een U-vormige 25 dwarsdoorsnede hetgeen het oppervlaktegebied van de opslagelektrode vergroot.

Er zal nu een beschrijving worden gegeven van de derde karakteristieke uitvoeringsvorm van een halfgeleider-geheugeninrichting met een boomvormige ladingsopslagconden-30 sator gevormd in overeenstemming met de uitvinding met verwijzing naar de figuren 4A tot 4F. Deze karakteristieke uitvoeringsvorm van de halfgeleidergeheugeninrichting wordt 1005630 22 vervaardigd met een derde voorkeurswerkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens de uitvinding.

De boomvormige opslagelektrode van de derde uit-5 voeringsvorm is gebaseerd op de structuur van figuur 2A.

Elementen in de figuren 4A tot 4F die identiek zijn met die in figuur 2A worden daarom met dezelfde verwijzingscijfers aangegeven.

De CVD-methode wordt gebruikt, zie figuur 4A teza-10 men met figuur 2A, om een isolerende planariseringslaag 52 op te brengen, bijvoorbeeld met gebruikmaking van BPSG. Vervolgens wordt dezelfde werkwijze wederom gebruikt om van een etsbeschermingslaag 54 op te brengen die bijvoorbeeld bestaat uit een siliciumnitridelaag. Daarna worden convents tionele fotolithografische en etsbewerkingen gebruikt voor het selectief in volgorde etsen van de etsbeschermingslaag 54, de isolerende planariseringslaag 52 en de poortoxyde-laag 14. Als gevolg hiervan worden opslagelektrodecontact-gaten 56a, 56b gevormd. De opslagelektrodecontactgaten 56a, 20 56b strekken zich respectievelijk uit vanaf een bovenopper vlak van de etsbeschermingslaag 54 tot een bovenoppervlak van de draingebieden 16a, 16b. Vervolgens wordt een polysi-liciumlaag opgebracht en worden conventionele fotolithogra-fische en etsbewerkingen gebruikt voor het definiëren van 25 de polysiliciumlaag ter vorming van polysiliciumlagen 58a, 58b, zie figuur 4A, waardoor de lokatie wordt gemarkeerd van de opslagelektrode van de ladingsopslagcondensator bij iedere geheugencel. Om de conductiviteit van de polysiliciumlagen te vergroten kunnen bijvoorbeeld arseenionen in de 30 lagen worden geïmplanteerd. De polysiliciumlagen 58a, 58b, zie figuur 4A, overdekken delen van het oppervlak van de etsbeschermingslaag 54. De polysiliciumlagen 58a, 58b over- 1005530 23 dekken tevens de inwendige oppervlakken van de opslagelek-trodecontactgaten 56a, 56b zonder de gaten geheel op te vullen. De polysiliciumlagen 58a en 58b vormen derhalve een holle structuur met een U-vormige dwarsdoorsnede. Hierna 5 wordt een dikke isolatielaag opgebracht bijvoorbeeld een siliciumdioxydelaag met een dikte van ongeveer 7.000 A en worden conventionele fotolithografische technieken gebruikt voor het vormen van een fotoresistlaag 60. Er wordt vervolgens anisotroop geëtst teneinde een deel van de isolatie-10 laag weg te etsen, hetgeen resulteert in de formatie van uitstekende isolatielagen 62a, 62b en 62c, zie figuur 4A.

Bij een volgende stap, zie figuur 4B, wordt een fotoresisterosietechniek uitgevoerd om een deel van de fo-toresistlaag 60 weg te eroderen en een fotoresistlaag 60a 15 te vormen met een geringere breedte en dikte (hoogte). Een deel van het oppervlak van de uitstekende isolatielagen 62a, 62b, 62c die voorheen onder de niet geërodeerde foto-resistlaag 60 lagen wordt daardoor blootgelegd.

Bij een volgende stap, zie figuur 4C, wordt 20 anisotroop etsen uitgevoerd op de blootliggende oppervlakken van de uitstekende isolatielagen 62a, 62b, 62c en de overblijvende isolatielaag. Isolatiekolomstructuren 64 met in doorsnede trapvormige zijwanden worden aldus gevormd. Hierna wordt de fotoresistlaag verwijderd.

25 Bij een volgende stap, zie figuur 4D, wordt de CVD-werkwijze gebruikt om successievelijk een polysilicium-laag 66 en een dikke isolatielaag 68 te vormen en vervolgens wordt op het oppervlak van de wafel CMP toegepast om het bovenste deel weg te polijsten totdat het bovenopper-30 vlak van de isolatiekolomstructuur 64 is blootgelegd. Om de conductiviteit van de polysiliciumlaag 66 te vergroten kun- 1005630 24 nen bijvoorbeeld arseenionen in de laag worden geïmplanteerd .

Bij een daaropvolgende stap, zie figuur 4E, wordt een CVD-werkwijze gebruikt voor het opbrengen van een poly-5 siliciumlaag 70 tot een dikte van bijvoorbeeld ongeveer 1.000 A. Om de conductiviteit van de polysiliciumlaag 70 te verhogen kunnen bijvoorbeeld arseenionen in de laag worden geïmplanteerd. Daarna worden conventionele fotolithografi-sche en etsprocessen toegepast om achtereenvolgens de poly-10 siliciumlaag 70 en de isolatielaag 64 te etsen totdat het oppervlak van de etsbeschermingslaag 54 is bereikt teneinde een aantal openingen 72 te vormen die zich ieder bevinden tussen twee aangrenzende gebieden waar opslagcondensatoren worden gevormd. Vervolgens worden polysiliciumlagen 74a, 15 74b gevormd op de zijwanden van de openingen 72. Bij deze voorkeursuitvoeringsvorm kunnen de polysilicium zijwanden 74a, 74b worden gevormd door eerst een polysiliciumlaag op te brengen tot een dikte van bijvoorbeeld ongeveer 1.000 A en dan terug te etsen. Om de conductiviteit van de polysi-20 liciumlagen 74a en 74b te vergroten worden bijvoorbeeld arseenionen in de lagen geïmplanteerd.

Bij een daaropvolgende stap, zie figuur 4F, worden in gebieden ongeveer boven de draingebieden 16a en 16b conventionele fotolithografische en etsbewerkingen uitgevoerd 25 om opeenvolgend eerst de polysiliciumlaag 70 en de daarna de dikke isolatielaag 68 te etsen en tot slot de polysiliciumlaag 66. Door de bovengenoemde etsbewerkingen worden de polysiliciumlagen 70 en 66 versneden tot een aantal secties, namelijk 70a, 70b en 66a, 66b. Tot slot wordt nat ge-30 etst om de wafel te etsen met de etsbeschermingslaag 54 als etseindpunt teneinde de blootliggende siliciumdioxydelagen volledig te verwijderen, zoals de isolatielaag 68 en de 1005630 25 resterende isolatiekolomstructuur 64. De vervaardiging van de ops1agelektrodes van de ladingsopslagcondensator voor de DRAM is hiermede voltooid. Zoals in figuur 4F wordt getoond zijn de opslagelektrodes opgebouwd uit respectievelijke on-5 derste stamvormige polysiliciumlagen 58a, 58b; middelste stamvormige polysiliciumlagen 74a, 74b; bovenste stamvormige polysiliciumlagen 70a, 70b; alsmede respectievelijke takvormige polysiliciumlagen 66a, 66b met vier rechte segmenten met in doorsnede een zigzagvorm (ofwel een doorsnede 10 in de vorm van een dubbele L). De onderste stamvormige polysiliciumlagen 58a, 58b zijn respectievelijk gekoppeld met de draingebieden 16a en 16b van de overbrengtransistors voor de DRAM en bezitten een U-vormige dwarsdoorsnede. De respectievelijke onderste uiteinden van de middelste stam-15 vormige polysiliciumlagen 74a, 74b zijn verbonden met de omtrek van de respectievelijke onderste stamvormige polysiliciumlagen 58a, 58b en strekken zich in hoofdzaak opwaarts uit weg van het substraat 10. Een uiteinde van de respectievelijke bovenste stamvormige polysiliciumlagen 70a, 70b 20 is verbonden met het bovenste uiteinde van de middelste stamvormige polysiliciumlagen 74a, 74b en strekken zich horizontaal binnenwaarts uit evenwijdig aan het oppervlak van het substraat 10. De middelste stamvormige polysiliciumlagen 74a, 74b bezitten een holle cilindrische vorm maar de 25 horizontale dwarsdoorsnedes daarvan (niet getoond) kunnen cirkelvormig zijn, rechthoekig of iedere andere geschikte vorm bezitten die de vorm van de isolatiekolomstructuur 64 volgt, zoals duidelijk zal zijn voor de deskundige op het betreffende gebied. De respectievelijke takvormige polysi-30 liciumlagen 66a, 66b zijn verbonden met de onderoppervlak-ken van de respectievelijke bovenste stamvormige polysiliciumlagen 70a en 70b en strekken zich verticaal beneden- 1 0 0 5 ë Z o 26 waarts uit naar het substraat 10 over een zekere lengte alvorens horizontaal over een zekere afstand binnenwaarts te lopen. Daaropvolgende processtappen, dat wil zeggen het vormen van het dielektricum en van een tegenovergelegen 5 elektrode verschillen niet substantieel van de vorige uitvoeringsvormen zodat deze hierin niet in detail worden beschreven .

In overeenstemming met het basisprincipe van deze voorkeursuitvoeringsvorm kunnen wanneer meerdere segmenten 10 worden gewenst bij de takvormige polysiliciumstructuur, structuren zoals weergegeven in de figuren 4B en 4C worden gebruikt als de basis voor fotolithografische en etsbewer-kingen gevolgd door een of meer malen anisotroop etsen op de uitstekende isolatielaag voor het vormen van een isola-15 tiekolom met meer treden in de trapvormige structuur.

In overeenstemming met de voorgenoemde karakteristieke voorkeursuitvoeringsvorm kunnen de uiteindelijke vorm en hoek van de segmenten op de takvormige polysiliciumlaag worden gemodificeerd door verandering van de uitgangsvorm 20 en -hoek van de isolatiekolommen of uitstekende isolatielagen. De specifieke vormen en hoeken van de isolatiekolommen en uitstekende isolatielagen zijn derhalve niet beperkt tot die welke worden geopenbaard. In feite kunnen verschillende werkwijzen worden toegepast voor het creëren van allerlei 25 soorten vormen zoals voor de deskundige in het betreffende gebied duidelijk zal zijn. Bijvoorbeeld, zie figuur 4A, kan isotroop etsen of nat etsen worden gebruikt in plaats van anisotroop etsen om de dikke isolatielaag weg te etsen. Dit maakt de formatie mogelijk van bijvoorbeeld praktisch drie-30 hoekige isolatielagen in plaats van de rechthoekige die worden getoond. Bovendien kunnen na de formatie van de iso-latiekolom zijwandisolatielagen worden gevormd op de zij- 1005630 27 wanden van de isolatiekolom teneinde isolatiekolommen te vormen van andere vormen. Met behulp van deze en andere methodes kunnen dus de takvormige polysiliciumlagen worden gemodificeerd tot verschillende vormen en hoeken om tege-5 moet te komen aan ontwerpvereisten.

Vierde voorkeursuitvoeringsvorm

Bij de voorgaande drie karakteristieke uitvoeringsvormen worden de middelste stamvormige polysiliciumla-10 gen en de bovenste stamvormige polysiliciumlagen apart gevormd en zijn de takvormige polysiliciumlagen verbonden met de onderoppervlakken van de bovenste stamvormige polysiliciumlagen. De uitvinding is tot een dergelijke structuur evenwel niet beperkt. Hieronder wordt een vierde karakte-15 ristieke uitvoeringsvorm beschreven waarbij de middelste en bovenste stamvormige polysiliciumlagen tezamen als een deel worden gevormd en waarbij de takvormige polysiliciumlagen zijn verbonden met de interne oppervlakken van de bovenste stamvormige polysiliciumlagen.

20 De beschrijving van de vierde uitvoeringsvorm van een halfgeleidergeheugeninrichting met een boomvormige la-dingsopslagcondensator vervaardigd in overeenstemming met de uitvinding wordt gegeven met verwijzing naar de figuren 5A tot 5C. Deze uitvoeringsvorm van de halfgeleidergeheu-25 geninrichting overeenkomstig de uitvinding wordt vervaardigd met behulp van een vierde voorkeurswerkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens de uitvinding.

De boomvormige opslagelektrode van de vierde uit-30 voeringsvorm is gebaseerd op de structuur van figuur 4D.

Elementen in de figuren 5A tot 5C die identiek zijn met die 10 0 3 13 0 28 in figuur 4D woorden daarom aan geduid met dezelfde verwij-zingscij fers.

Nadat het vervaardigingsproces, zie figuur 5A tezamen met figuur 4D, het stadium heeft bereikt dat wordt 5 getoond in figuur 4D worden conventionele fotolithografi-sche en etsprocessen gebruikt om de isolatiekolomstructuur 64 te etsen totdat het oppervlak van de etsbeschermingslaag 54 is bereikt. Op deze wijze worden openingen 76 gevormd tussen gebieden waar naburige ladingsopslagcondensatoren 10 worden gevormd. De zijwanden van de openingen 76 worden zodanig gevormd dat deze gelijk liggen met de buitenste randen van de polysiliciumlagen 66. Daarna wordt de CVD-werkwijze gebruikt voor het opbrengen van een polysilicium-laag 80 tot een dikte van bijvoorbeeld ongeveer 1.000 A. Om 15 de conductiviteit van de polysiliciumlaag 80 te vergroten kunnen bijvoorbeeld arseenionen in de laag worden geïmplanteerd .

Bij een daaropvolgende stap, zie figuur 5B, worden in gebieden ongeveer boven de draingebieden 16a, 16b en in 20 de tussengelegen gebieden tussen de naburige ladingsopslagcondensatoren conventionele fotolithografische en etsbewer-kingen uitgevoerd om selectief de polysiliciumlaag 80, de isolatielaag 68 en de polysiliciumlaag 66 te etsen alsmede de kolomisolatielaag 64. Door de bovengenoemde etsbewerkin-25 gen worden de polysiliciumlagen 80 en 66 versneden tot een aantal secties, dat wil zeggen 80a, 80b en 66a, 66b.

Bij een volgende stap, zie figuur 5C, wordt nat geëtst waarbij de etsbeschermingslaag 54 dient als etseind-punt voor het verwijderen van de blootliggende siliciumdi-30 oxydelagen zoals het restant van de isolatielaag 68 en de isolatiekolom 64. De vervaardiging van de opslagelektrodes van de ladingsopslagcondensators voor de DRAM is hiermede 1005630 29 voltooid. Zoals in figuur 5C wordt getoond zijn de opslage-lektrodes opgebouwd uit respectievelijke onderste stamvor-mige polysiliciumlagen 58a, 58b, respectievelijk bovenste stamvormige polysiliciumlagen 80a, 80b en respectievelijke 5 takvormige polysiliciumlagen 66a, 66b met vier segmenten met in doorsnede een zigzagvorm (of in doorsnede de vorm van een dubbele L). De onderste stamvormige polysiliciumlagen 58a, 58b zijn respectievelijk elektrisch gekoppeld met de draingebieden 16a en 16b van de overbrengtransistors 10 voor de DRAM en bezitten in doorsnede een T-vorm. Het onderuiteinde van de bovenste stamvormige polysiliciumlagen 80a, 80b zijn verbonden met de respectievelijk omtrek van de onderste stamvormige polysiliciumlagen 58a, 58b en strekken zich in hoofdzaak opwaarts uit weg van het sub-15 straat 10 over een zekere lengte alvorens zich horizontaal binnenwaarts uit te strekken evenwijdig aan het substraat 10 over een zekere afstand. De bovenste stamvormige polysiliciumlagen 80a, 80b kunnen algemeen een holle kapvormige cilindrische vorm bezitten, met in dwarsdoorsnede een L-20 vorm, de horizontale dwarsdoorsnede (niet getoond) kan evenwel cirkelvormig of rechthoekig zijn of iedere andere geschikte vorm bezitten die de vorm van de isolatiekolom-structuur 68 volgt. De eerste segmenten van de takvormige polysiliciumlagen 66a, 66b zijn stevig en betrouwbaar ver-25 bonden met de hoek van een omgekeerde L van de bovenste stamvormige polysiliciumlagen 80a en 80b. De takvormige polysiliciumlagen 66a, 66b kunnen daarom ook worden beschouwd als te zijn voorzien van slechts drie segmenten met een Z-vormige dwarsdoorsnede. De takvormige polysiliciumlagen 30 66a, 66b strekken zich zo bezien vanaf het inwendige opper vlak van de bovenste stamvormige polysiliciumlagen 80a, 80b eerst horizontaal binnenwaarts uit, vervolgens verticaal 1005630 30 neerwaarts over een zekere lengte alvorens wederom horizontaal binnenwaarts te lopen. Daaropvolgende processtappen, dat wil zeggen het vormen van het dielektricum en de tegenovergelegen elektrodelagen verschillen in wezen niet van de 5 tevoren beschreven processen en worden derhalve niet opnieuw hier in detail beschreven.

Vijfde voorkeursuitvoeringsvorm

Bij de voorgaande eerste tot vierde karakteristie-10 ke uitvoeringsvormen wordt het onderoppervlak van het horizontaal deel van de onderste stamvormige polysiliciumlaag afgebeeld als rakende aan de etsbeschermingslagen 22, 54 en wordt ook de CMP-techniek gebruikt bij de verwijdering van de polysiliciumlagen boven de isolatiekolom 28. De uitvin-15 ding is evenwel niet noodzakelijkerwijs beperkt tot het bovenstaande. Bij de volgende vijfde karakteristieke voorkeursuitvoeringsvorm wordt het onderoppervlak van het horizontale deel van de onderste stamvormige polysiliciumlaag door enige afstand gescheiden van de etsbeschermingslaag 20 die daaronder ligt teneinde zodoende het oppervlaktegebied van de opslagelektrode te vergroten. Tevens wordt een alternatieve techniek beschreven, zoals toepassing van conventionele fotolithografische en etsbewerkingen, voor het wegsnijden van de polysiliciumlaag boven de isolatiekolom 25 en het aldus vormen van een andere opslagelektrodestruc-tuur. Verder zijn bij de voorgaande eerste tot derde uitvoeringsvormen de middelste stamvormige polysiliciumlagen gevormd als polysilicium zijwanden. De uitvinding is tot een dergelijke structuur evenwel niet beperkt. Bij de vol-30 gende vijfde voorkeursuitvoeringsvorm wordt de middelste stamvormige polysiliciumlaag gevormd met behulp van een alternatieve werkwijze.

1005630 31

Er zal nu een beschrijving worden gegeven van een vijfde uitvoeringsvorm van een halfgeleidergeheugeninrich-ting met een boomvormige ladingsopslagcondensator die gevormd in overeenstemming met de uitvinding met verwijzing 5 naar de figuren 6A tot 6D. Deze uitvoeringsvorm van de halfgeleidergeheugeninrichting wordt vervaardigd met behulp van een vijfde karakteristieke voorkeurswerkwijze voor het vervaardigen van een halfgeleidergeheugeninrichting volgens de uitvinding.

10 De boomvormige opslagelektrode van de vijfde uit voeringsvorm is gebaseerd op de structuur van figuur 2A. Elementen in de figuren 6A tot 6D die identiek zijn met die in figuur 2A worden daarom aangeduid met dezelfde verwij-zingscij fers.

15 De CVD-werkwijze wordt gebruikt, zie figuur 6A te zamen met figuur 2A, om achtereenvolgens een isolerende planariseringslaag 82 op te brengen, een etsbescher-mingslaag 84 en een isolatielaag 86. De isolerende planariseringslaag 82 kan bijvoorbeeld bestaan uit een BPSG-laag 20 die is opgebracht tot een dikte van bijvoorbeeld ongeveer 7.000 A. De etsbeschermingslaag kan bijvoorbeeld bestaan uit een siliciumnitridelaag opgebracht tot een dikte van bijvoorbeeld ongeveer 1.000 A. De isolatielaag 86 kan bijvoorbeeld bestaan uit een siliciumdioxydelaag opgebracht 25 tot een dikte van bijvoorbeeld ongeveer 1.000 A. Daarna worden conventionele fotolithografische en etsbewerkingen gebruikt teneinde achtereenvolgens de isolatielaag 86, etsbeschermingslaag 84, de isolerende planariseringslaag 82 en de poortoxydelaag 14 selectief te etsen. Als resultaat 30 hiervan worden opslagelektrodecontactgaten 88a, 88b gevormd. De opslagelektrodecontactgaten 88a, 88b strekken zich respectievelijk uit vanaf een bovenoppervlak van de 1005630 32 isolatielaag 86 tot een bovenoppervlak van de draingebieden 16a en 16b. Daarna wordt een polysiliciumlaag op het oppervlak van de isolatielaag 86 opgebracht en vult de opslage-lektrodecontactgaten 88a en 88b op. Er worden wederom con-5 ventionele fotolithografische en etsbewerkingen gebruikt voor het definiëren van de polysiliciumlagen ter vorming van polysiliciumlagen 90a, 90b, zie figuur 6A, waardoor de lokatie wordt gemarkeerd van de opslagelektrode van de la-dingsopslagcondensator voor iedere geheugencel. Om de con-10 ductiviteit van de polysiliciumlagen 90a, 90b te vergroten kunnen bijvoorbeeld arseenionen in de lagen worden geïmplanteerd. De polysiliciumlaag 90a, zie figuur 6A, vult het opslagelektrodecontactgat 88a op en overdekt een deel van het oppervlak van de isolatielaag 86. Op soortgelijke wijze 15 vult de polysiliciumlaag 90b het opslagelektrodecontactgat 88b op en overdekt een deel van het oppervlak van de isolatielaag 86 .

Bij een daaropvolgende stap, zie figuur 6B, wordt een dikke isolatielaag bijvoorbeeld bestaande uit silicium-20 dioxyde opgebracht tot een dikte van ongeveer 7.000 A.

Daarna worden conventionele fotolithografische en etsbewerkingen uitgevoerd om selectief delen weg te etsen van de isolatielaag ter vorming van isolatiekolommen 92, zie de tekening. De isolatiekolommen 92 worden begrensd door een 25 aantal uitsparingen 94a en 94b en de middens van de uitsparingen 94a en 94b bevinden zich bij voorkeur direct boven de respectievelijke draingebieden 16a en 16b. Daarna wordt de CVD-werkwijze gebruikt voor het vormen van polysiliciumlagen 96 en voor het afwisselend vormen van de isolatiela-30 gen 98, 102 en de polysiliciumlagen 100 en 102. De aldus gevormde lagen zijn achtereenvolgens de polysiliciumlaag 96, de isolatielaag 98, de polysiliciumlagen 100, de isola- 1005630 33 tielaag 102 en de polysiliciumlaag 104. De isolatielagen 98 en 102 kunnen bijvoorbeeld bestaan uit siliciumdioxydelagen die zijn opgebracht tot een dikte van ongeveer 1.000 A. De polysiliciumlagen 96, 100 en 104 kunnen bijvoorbeeld zijn 5 opgebracht tot een dikte van ongeveer 1.000 A. Ter verhoging van de conductiviteit van de polysiliciumlagen 96, 100, 104 kunnen bijvoorbeeld arseenionen in de lagen worden geïmplanteerd.

Bij een daaropvolgende stap, zie figuur 6C, kunnen 10 conventionele fotolithografische en etsprocessen worden gebruikt om achtereenvolgens de polysiliciumlaag 104, de isolatielaag 102, de polysiliciumlaag 100, de isolatielaag 98 en de polysiliciumlaag 96 te etsen teneinde een aantal ope-ningen 106 te vormen. Het doel van de openingen 106 is om 15 de polysiliciumlagen 104, 100 en 96 in de gebieden die zich bevinden boven de isolatiekolommen 92 op te delen in secties, zoals 104a, 104b, 100a, 100b en 96a, 96b teneinde de ene opslagelektrode elektrisch te scheiden van de naburige opslagelektrode. Vervolgens worden polysilicium zijwandla-20 gen 108a, 108b gevormd op de zijwanden van de openingen 106 teneinde de respectievelijke polysiliciumlagen 104a, 100a, 96a en 104b, 100b, 96b elektrisch met elkaar te koppelen en daaruit enkelvormige opslagelektrodes te vormen. Bij deze voorkeursuitvoeringsvorm kunnen polysiliciumlagen 108a, 25 108b van de zijwanden worden gevormd door het opbrengen van een polysiliciumlaag tot een dikte van bijvoorbeeld ongeveer 1.000 A, gevolgd door een terugetsproces.

Bij een volgende stap, zie figuur 6D, worden in gebieden ongeveer boven de draingebieden 16a en 16b conven-30 tionele fotolithografische en etsprocessen uitgevoerd om achtereenvolgens eerste polysiliciumlagen 104a, 104b en vervolgens de isolatielaag 102 en tot slot de polysilicium- 1005650 34 lagen 100a en 100b selectief te etsen. Door de bovenstaande etsbewerkingen worden respectievelijk de polysiliciumlagen 104a, 104b en 100a, 100b verder onderverdeeld in twee respectievelijke secties. Tot slot wordt er nat geëtst met de 5 etsbeschermingslaag 84 als etseindpunt om de resterende blootliggende siliciumdioxydelagen te verwijderen, zoals de isolatielagen 102, 98 en 86 alsmede de isolatiekolom 92. De vervaardiging van de opslagelektrodes van de ladingsopslag-condensatoren voor de DRAM is hiermede voltooid.

10 Zoals figuur 6D toont zijn de respectievelijke op slagelektrodes opgebouwd uit de onderste stamvormige polysiliciumlagen 90a, 90b; respectievelijke middelste stamvormige polysiliciumlagen 96a, 96b; respectievelijke bovenste stamvormige polysiliciumlagen 108a, 108b; alsmede twee res-1? pectievelijke takvormige polysiliciumlagen 104a, 100a en 104b, 100b, waarbij iedere tak drie segmenten bezit met in dwarsdoorsnede een zigzagvorm. De onderste stamvormige polysiliciumlagen 90a, 90b zijn respectievelijk elektrisch gekoppeld met de draingebieden 16a en 16b van de overbreng-20 transistors voor de DRAM en bezitten een T-vormige dwarsdoorsnede. De middelste stamvormige polysiliciumlagen 96a, 96b bezitten een U-vormige dwarsdoorsnede. De respectievelijke onderoppervlakken, dat wil zeggen de respectievelijke onderste stukken van de U-vormige middelste stamvormige po-25 lysiliciumlagen, zijn verbonden met de respectievelijke bovenoppervlakken van de onderste stamvormige polysiliciumlagen 90a, 90b en kunnen dus ook worden beschouwd als deel van de onderste stamvormige polysiliciumlagen 90a, 90b. De omtreksdelen van de U-vormige middelste stamvormige polysi-30 liciumlagen zijn verbonden met de bovenste omtrek van de onderste stamvormige polysiliciumlagen 90a en 90b en strekken zich in hoofdzaak opwaarts uit weg vanaf het substraat 1005630 35 10. Een uiteinde van de respectievelijke bovenste stamvor-mige polysiliciumlagen 108a, 108b is verbonden met het bovenuiteinde van de respectievelijke middelste stamvormige polysiliciumlagen 96a, 96b en de lagen 108a, 108b strekken 5 zich in hoofdzaak daarvandaan opwaarts uit weg van het substraat 10. De middelste stamvormige polysiliciumlagen 96a, 96b kunnen een algemeen holle cilindrische vorm bezitten maar de horizontale dwarsdoorsnede kan cirkelvormig zijn, rechthoekig of iedere andere geschikte vorm bezitten. De 10 respectievelijke twee takvormige polysiliciumlagen 104a, 100a en 104b, 100b strekken zich respectievelijk uit vanaf de inwendige oppervlakken van de bovenste polysiliciumlagen 108a, 108b, eerst binnenwaarts in horizontale richting evenwijdig aan het substraat 10 over een zekere afstand en 15 vervolgens verticaal neerwaarts over een zekere lengte en tot slot wederom binnenwaarts in horizontale richting.

Het zal voor de vakman op het gebied van halfge-leidervervaardiging duidelijk zijn dat de voorgaand geopenbaarde uitvoeringsvormen kunnen worden toegepast ofwel af-20 zonderlijk ofwel in combinatie voor het verschaffen van op-slagelektrodes van verschillende afmetingen en vormen op een enkele DRAM-chip. Deze variaties worden alle beschouwd als te liggen binnen het kader van de uitvinding.

Alhoewel in de bij gevoegde tekeningen de uitvoe-25 ringsvormen van de drains van de overbrengtransistors zijn gebaseerd op diffussiegebieden in een siliciumsubstraat zijn andere variaties, bijvoorbeeld draingebieden van het gleuftype (trench-type drain regions) mogelijk die behoren tot het wezen van de uitvinding.

30 Elementen in de bijgevoegde tekeningen zijn sche matische tekeningen die uitsluitend voor demonstratieve doeleinden gelden en zodoende niet de werkelijke schaal 1005630 36 weergegeven. De vormen, afmetingen en richthoeken van de elementen van de uitvinding die worden getoond dienen niet te worden beschouwd als beperkingen van het kader van de uitvinding.

5 Alhoewel de uitvinding is beschreven aan de hand van voorbeelden en in termen van voorkeursuitvoeringsvormen dient te worden begrepen dat de uitvinding niet tot de geopenbaarde uitvoeringen is beperkt. De uitvinding is in tegendeel bedoeld om verschillende modificaties en soortge-10 lijke opstellingen en processen af te dekken zoals voor de vakman op het betreffende vakgebied duidelijk zal zijn. De beschermingsomvang van de bij gevoegde conclusies die de uitvinding definiëren dient dan ook de breedst mogelijke interpretatie te worden verleend teneinde al dergelijke mo-15 dificaties en soortgelijke opstellingen en werkwijzen te omsluiten.

1005630

Claims (25)

1. Werkwijze voor het vervaardigen van een opslag-condensatorelektrodestructuur ten gebruike in een halfge-leidergeheugencel omvattende een overbrengtransistor gevormd op een substraat, met het kenmerk, dat de werkwijze 5 omvat: het vormen van een eerste isolatielaag over de overbrengtransistor, het vormen een eerste geleidingslaag die de eerste isolatielaag penetreert en contact maakt met een source-10 /drain-gebied van de overbrengtransistor, het vormen van een kolomlaag die zich uitstrekt boven de eerste isolatielaag, welke kolomlaag een uitsparing omvat die zich bevindt boven de eerste geleidingslaag, welke uitsparing een zijwand bezit, 15 het vormen van een tweede geleidingslaag langs de zijwand van de uitsparing en in contact met de eerste geleidingslaag, het vormen van een tweede isolatielaag op de eerste geleidingslaag, de tweede geleidingslaag en de kolom-20 laag, het vormen van een derde geleidingslaag op de tweede isolatielaag, het vormen van een derde isolatielaag op de derde geleidingslaag, 25 het selectief verwijderen van delen van de derde isolatielaag, de derde geleidingslaag en de tweede isolatielaag voor het vormen van een oppervlak op het niveau van de kolomlaag, het vormen een vierde geleidingslaag op het opper-30 vlak op het niveau van de kolomlaag en 1005630 het verwijderen van delen van de vierde gelei -dingslaag en de derde geleidingslaag alsmede het volledig verwijderen van de derde isolatielaag, de tweede isolatielaag en de kolomlaag, 5 waarbij de opslagcondensatorelektrodestructuur de eerste, tweede, derde en vierde geleidingslagen omvat.

2. Werkwijze volgens conclusie 1, met het kenmerk, dat : de stap van het vormen van de eerste gelei-10 dingslaag omvat: het vormen van een elektrodecontactgat in de eerste isolatielaag in benedenwaartse richting tot aan het source-/drain-gebied van de overbrengtransistor, het vormen van een laag uit geleidingsmateriaal op 15 de eerste isolatielaag en opvullen van het contactgat en het selectief verwijderen van delen van de laag uit geleidingsmateriaal van het oppervlak van de eerste isolatielaag, waarbij de eerste geleidingslaag een T-vormige 20 dwarsdoorsnede bezit.

3. Werkwijze volgens conclusie 1, met het kenmerk, dat de stap van vormen van de eerste geleidingslaag omvat ·. het vormen van een elektrodecontactgat in de eerste isolatielaag naar beneden tot aan het source-/drain-25 gebied van de overbrengtransistor, welk contactgat is voorzien van een zijwand, het vormen van een laag van geleidingsmateriaal op de eerste isolatielaag en opvullen van het contactgat en het selectief verwijderen van delen van de laag 30 uit geleidingsmateriaal van het eerste isolatie-oppervlak en vanaf de binnenzijde van het contactgat waarbij de zijwand van het contactgat bedekt blijft door het geleidings- 1005630 materiaal en het source-/drain-gebied in contact blijft met het geleidingsmateriaal, waarbij de eerste geleidingslaag een U-vormige dwarsdoorsnede bezit.

4. Werkwijze volgens conclusie 1, met het kenmerk, dat deze verder omvat: het vormen van een dielektrische laag die de eerste, tweede, derde en vierde geleidingslagen overdekt.

5. Werkwijze voor het vormen van een opslagconden-10 sator waarbij de opslagcondensatorelektrodestructuur wordt gevormd in overeenstemming met conclusie 4, met het kenmerk, dat deze verder omvat: het vormen van een vijfde geleidingslaag op de dielektrische laag, 15 waarbij de vijfde geleidingslaag een tegenoverge legen elektrode vormt van de opslagcondensator.

6. Werkwijze volgens conclusie 1, met het kenmerk, dat: na de stap van het vormen van een derde isolatie-20 laag op de derde geleidingslaag de werkwijze verder omvat: ten minste éénmaal opvolgend vormen boven de derde isolatielaag van ten minste een additionele geleidingslaag en ten minste een additionele isolatielaag op de ten minste aanwezige additionele geleidingslaag en 25 het selectief verwijderen van delen van de ten minste aanwezige additionele geleidings- en isolatielagen tot op het niveau van het oppervlak van het niveau van de kolomlaag en na de stap van vormen van een vierde gelei-30 dingslaag op het oppervlak op het niveau van de kolomlaag de werkwijze verder omvat: 1 0 0 5 G30 het verwijderen van delen van de althans aanwezige additionele geleidingslaag en het volledig verwijderen van de ten minste aanwezige additionele isolatielaag, 5 waarbij de opslagcondensatorelektrodestructuur verder de ten minste aanwezige additionele geleidingslaag omvat.

7. Werkwijze volgens conclusie 6, met het kenmerk, dat deze verder omvat: 10 het vormen van een dielektrische laag welke de eerste, tweede, derde en vierde en ten minste aanwezige additionele geleidingslagen overdekt.

8. Werkwijze voor het vormen van een opslagconden-sator met de opslagcondensatorelektrodestructuur gevormd in 15 overeenstemming met conclusie 7, met het kenmerk, dat deze verder omvat: het vormen van een vijfde geleidingslaag op de dielektrische laag, waarbij de vijfde geleidingslaag een tegenoverge-20 legen elektrode vormt op de opslagcondensator.

9. Werkwijze volgens conclusie 6, met het kenmerk, dat de stap van vormen van de eerste geleidingslaag omvat: het vormen van een elektrodecontactgat in de eerste isolatielaag naar beneden tot op het source-/drain-25 gebied van de overbrengtransistor, het vormen van een laag geleidingsmateriaal op de eerste isolatielaag en het opvullen van het contactgat en selectief verwijderen van delen van de laag van geleidingsmateriaal vanaf het eerste isolatielaagoppervlak, 30 waarbij de eerste geleidingslaag een T-vormige dwarsdoorsnede bezit. 1 0 0 5 6 3 0

10. Werkwijze volgens conclusie 6, met het kenmerk, dat de stap van vormen van de eerste geleidingslaag omvat: het vormen van een elektrodecontact gaat in de 5 eerste isolatielaag naar beneden tot op het source-/drain-gebied van de overbrengtransistor, welk contactgat is voorzien van een zijwand, het vormen van een laag van geleidingsmateriaal op de eerste isolatielaag en het opvullen van het contactgat 10 en het selectief verwijderen van delen van de laag van geleidingsmateriaal van het eerste isolatie-oppervlak en vanaf de binnenkant van het contactgat waardoor de con-tactgatzijwand blijft bedekt met het geleidingsmateriaal en 15 het source-/drain-gebied in contact blijft met het geleidingsmateriaal , waarbij de eerste geleidingslaag een U-vormige dwarsdoorsnede bezit.

11. Werkwijze voor de vervaardiging van een op- 20 slagcondensatorelektrodestructuur ten gebruike in een half-geleidergeheugencel voorzien van een overbrengtransistor gevormd op het substraat, met het kenmerk, dat de werkwijze omvat: het vormen van een eerste isolatielaag over de 25 overbrengtransistor, het vormen van een eerste geleidingslaag die de eerste isolatielaag penetreert en contact maakt met een source-/drain-gebied van de overbrengtransistor, het vormen van een kolomlaag die zich boven de 30 eerste isolatielaag uitstrekt, welke kolomlaag een uitsparing bezit die de eerste geleidingslaag blootlegt, welke uitsparing is voorzien van een zijwand, 1005630 het vormen van een tweede geleidingslaag die de eerste geleidingslaag overdekt alsmede de kolomlaag inclusief de zijwand van de uitsparing en in contact met de eerste geleidingslaag, 5 het vormen van een tweede isolatielaag op de twee de geleidingslaag, het vormen van een derde geleidingslaag op de tweede isolatielaag, het vormen van een opening met een zijwand door 10 selectief verwijderen van delen van de derde geleidingslaag, de tweede isolatielaag en de tweede geleidingslaag voor het blootleggen van de kolomlaag, het vormen van een vierde geleidingslaag op de zijwand van de opening en in contact met de tweede en derde 15 geleidingslagen en het verwijderen van delen van de derde geleidingslaag en de tweede geleidingslaag en het geheel verwijderen van de tweede isolatielaag en de kolomlaag, waarbij de opslagcondensatorelektrodestructuur de 20 eerste, tweede, derde en vierde geleidingslagen omvat.

12. Werkwijze volgens conclusie 11, met het kenmerk, dat de stap van vormen van de eerste geleidingslaag omvat: het vormen van een elektrodecontactgat in de eer-25 ste isolatielaag in benedenwaartse richting tot aan het source-/drain-gebied van de overbrengtransistor, het vormen van een laag uit geleidingsmateriaal op de eerste isolatielaag en opvullen van het contactgat en het selectief verwijderen van delen van de laag 30 van geleidingsmateriaal van het eerste isolatielaagopper-vlak, 1 0 0 5 6 3 0 waarbij de eerste geleidingslaag een T-vormige dwarsdoorsnede bezit.

13. Werkwijze volgens conclusie 11, met het kenmerk, dat de stap van vormen van de eerste geleidingslaag 5 omvat: het vormen van een elektrodecontactgat in de eerste isolatielaag naar beneden tot aan het source-/drain-gebied van de overbrengtransistor, welk contactgat is voorzien van een zijwand, 10 het vormen van een laag van geleidingsmateriaal op de eerste isolatielaag en opvullen van het contactgat en het selectief verwijderen van delen van de laag van geleidingsmateriaal van het eerste isolatie-oppervlak en van de binnenkant van het contactgat waarbij de zijwand 15 van het contactgat bedekt blijft door het geleidingsmateriaal en het source-/drain-gebied in contact blijft met het geleidingsmateriaal, waarbij de eerste geleidingslaag een U-vormige dwarsdoorsnede bezit.

14. Werkwijze volgens conclusie 11, met het ken merk, dat deze verder omvat: het vormen van een dielektrische laag die de eerste, tweede, en derde geleidingslagen overdekt.

15. Werkwijze voor het vormen van een opslagcon- 25 densator met de opslagcondensatorelektrodestructuur gevormd overeenkomstig conclusie 14, met het kenmerk, dat deze verder omvat: het vormen van een verdere geleidingslaag op de dielektrische laag, 30 waarbij de verdere geleidingslaag een tegenoverge legen elektrode vormt van de opslagcondensator. 1005630

16. Werkwijze volgens conclusie 1, met het kenmerk, dat: na de stap van het vormen van een eerste isolatielaag over de overbrengtransistor de werkwijze verder omvat 5 het vormen van een additionele isolatielaag boven de eerste isolatielaag, waarbij bij de stap van vormen van een eerste ge-leidingslaag die de eerste isolatielaag penetreert en contact maakt met een source-/drain-gebied van de overbreng-10 transistor de eerste geleidingslaag ook de additionele isolatielaag penetreert en waarbij de stap van verwijdering van delen van de vierde geleidingslaag en de derde geleidingslaag en geheel verwijderen van de derde isolatielaag, de tweede isolatie-15 laag en de kolomlaag tevens het volledig verwijderen omvat van de additionele isolatielaag, waarbij de eerste geleidingslaag is gescheiden van de eerste isolatielaag ten gevolge van de verwijdering van de additionele isolatielaag.

17. Werkwijze volgens conclusie 16, met het ken merk, dat deze verder omvat: het vormen van een dielektrische laag die de eerste, tweede en derde geleidingslagen overdekt.

18. Werkwijze voor het vormen van een opslagcon-25 densator met een opslagcondensatorelektrodestructuur die is gevormd in overeenstemming met conclusie 17, met het kenmerk, dat deze verder omvat: het vormen van een verdere geleidingslaag op de dielektrische laag, 30 waarbij de verdere geleidingslaag een tegenoverge legen elektrode vormt van de opslagcondensator. 1005630

19. Werkwijze volgens conclusie 1, met het kenmerk, dat: de stap van vormen van de eerste geleidingslaag omvat: 5 de eerste geleidingslaag in hoofdzaak in doorsnede T-vormig is, waarbij de onderkant van de T-vorm contact maakt met het source-/drain-gebied van de overbrengtransis-tor, de tweede geleidingslaag zich in hoofdzaak lood-10 recht uitstrekt vanaf de omtrek van de bovenkant van de T-vormige eerste geleidingslaag weg van het substraat, de derde geleidingslaag zich vanaf een uiteinde van de tweede geleidingslaag in hoofdzaak loodrecht daarop uitstrekt, welke tweede geleidingslaag en welke derde ge-15 leidingslaag tezamen in dwarsdoorsnede een omgekeerde L vormen en de vierde geleidingslaag een eerste segment bezit dat zich loodrecht uitstrekt vanaf een onderoppervlak van de derde geleidingslaag in de richting van het substraat en 20 een tweede segment bezit dat zich loodrecht uitstrekt vanaf het eerste segment weg van de tweede geleidingslaag, welke eerste en tweede segmenten in dwarsdoorsnede een L vormen.

20. Werkwijze volgens conclusie 10, met het kenmerk , dat: 25 de tweede geleidingslaag zich in hoofdzaak lood recht uitstrekt vanaf de omtrek van de bovenkant van de U-vormige eerste geleidingslaag weg van het substraat, de derde geleidingslaag zich uitstrekt vanaf een uiteinde van de tweede geleidingslaag in hoofdzaak lood-30 recht daarop, waarbij de tweede geleidingslaag en de derde geleidingslaag tezamen in dwarsdoorsnede een omgekeerde L vormen en 1005630 de vierde geleidingslaag een eerste segment bezit dat zich loodrecht vanaf een onderoppervlak van de derde geleidingslaag in de richting van het substraat uitstrekt en een tweede segment bezit dat zich loodrecht uitstrekt 5 vanaf het eerste segment weg van de tweede geleidingslaag, welke eerste en tweede segmenten in dwarsdoorsnede een L vormen.

21. Werkwijze voor de vervaardiging van een op-slagcondensatorelektrodestructuur ten gebruike in een half-10 geleidergeheugencel met een overbrengtransistor gevormd op het substraat, met het kenmerk, dat de werkwijze omvat: het vormen van een eerste isolatielaag over de overbrengtransistor, het vormen van een eerste geleidingslaag die de 15 eerste isolatielaag penetreert en contact maakt met een source-/drain-gebied van de overbrengtransistor, het vormen van een uitstekende laag boven de eerste geleidingslaag, welke uitstekende laag een aantal treden omvat die naar boven leiden tot een bovenste oppervlak-20 teniveau, het vormen van een tweede geleidingslaag op de uitstekende laag, het vormen van een tweede isolatielaag op de tweede geleidingslaag, 25 het selectief verwijderen van delen van de tweede isolatielaag en de tweede geleidingslaag voor het vormen van een oppervlak op het niveau van het bovenoppervlak van de uitstekende laag, het vormen van een derde geleidingslaag op het op-30 pervlak op het niveau van het bovenoppervlak van de uitstekende laag welke contact maakt met de tweede geleidingslaag, 1005630 het selectief verwijderen van delen van de derde geleidingslaag en de uitstekende laag voor het vormen van een opening tot op het niveau van de eerste geleidingslaag, welke opening een zijwand bezit, 5 het vormen een vierde geleidingslaag op de zijwand van de opening en welke contact maakt met de derde en de eerste geleidingslagen en het selectief verwijderen van delen van de tweede geleidingslaag en de derde geleidingslaag en het geheel 10 verwijderen van de tweede isolatielaag en de uitstekende laag, waarbij de opslagcondensatorelektrodestructuur de eerste, tweede, derde en vierde geleidingslagen omvat.

22. Werkwijze volgens conclusie 21, met het ken-15 merk, dat : de eerste geleidingslaag een T-vormige dwarsdoorsnede bezit waarbij de onderkant van de T-vorm contact maakt met het source-/drain-gebied van de overbrengtransis-tor, 20 de tweede geleidingslaag in dwarsdoorsnede zigzag- vorm bezit die zich uitstrekt vanaf een onderoppervlak van de derde geleidingslaag, de derde geleidingslaag zich in hoofdzaak evenwijdig uitstrekt aan een oppervlak van het substraat loodrecht 25 op een uiteinde van de vierde geleidingslaag en de vierde geleidingslaag zich uitstrekt tussen de eerste geleidingslaag en de derde geleidingslaag in hoofdzaak loodrecht op de bovenkant van de T-vorm.

23. Werkwijze volgens conclusie 21, met het ken-30 merk, dat: de eerste geleidingslaag een U-vormige dwarsdoorsnede bezit waarbij de onderkant van de U-vorm contact 1005630 maakt met het source-/drain-gebied van de overbrengtransis-tor, de tweede geleidingslaag in dwarsdoorsnede een zigzagvorm bezit die zich uitstrekt vanaf een onderopper-5 vlak van de derde geleidingslaag, de derde geleidingslaag zich in hoofdzaak evenwijdig uitstrekt aan een oppervlak van het substraat loodrecht vanaf een uiteinde van de vierde geleidingslaag en de vierde geleidingslaag zich uitstrekt tussen de ]0 eerste geleidingslaag en de derde geleidingslaag in hoofdzaak loodrecht op de bovenkant van de U-vorm.

24. Werkwijze volgens conclusie 21, met het kenmerk, dat deze verder omvat: het vormen van een dielektrische laag die de eer-15 ste, tweede, derde en vierde geleidingslagen overdekt.

25. Werkwijze voor het vormen van een opslagcon-densator met de opslagcondensatorelektrodestructuur gevormd in overeenstemming met conclusie 24, met het kenmerk, dat deze verder omvat: 20 het vormen van een verdere geleidingslaag op de dielektrische laag, waarbij de verdere geleidingslaag een tegenovergelegen elektrode vormt van de opslagcondensator. 1005630