MX2008001090A - Metodo y aparato para corregir automaticamente frecuencia del oscilador del receptor. - Google Patents

Abstract

Un metodo y aparato para corregir automaticamente la frecuencia de un oscilador local de un receptor. Se genera una secuencia de codigos de canal piloto comun primario (CPICH) por un generador de codigos de CPICH en base a una senal de identificacion de celda de referencia y una senal de inicio de cuadro. La secuencia de codigo de CPICH no propagada recibida se usa para generar una senal de error de frecuencia estimada. Un generador de voltaje de control en base a la senal de error de frecuencia estimada genera una senal de voltaje de control. El generador de codigo de CPICH genera la secuencia de codigos de CPICH en base a las senales recibidas de una celda de servicio de acceso de paquetes de enlace descendente de alta velocidad (HSDPA) cuando esta inactivo el HSDPA, o una celda de referencia de sincronizacion cuando no esta activo el HSDPA. La presente invencion logra ganancia completa de combinacion de relacion maxima cuando se usa diversidad de transmision de espacio-tiempo (STTD), aun sin recibir una indicacion de diversidad de transmision.

Description

MÉTODO Y APARATO PARA CORREGIR AUTOMÁTICAMENTE FRECUENCIA DEL OSCILADOR DE RECEPTOR Campo de la Invención La presente invención se refiere a un sistema de comunicación inalámbrica. De manera más particular, la presente invención se refiere a un método y aparato para corregir automáticamente la frecuencia de un oscilador local (LO) usado en un receptor inalámbrico.

Antecedentes de la Invención En un sistema convencional de comunicación inalámbrica que incluye un receptor y un transmisor, se usa un algoritmo de corrección automática de frecuencia (AFC) por el receptor para la corrección de la desviación de la frecuencia portadora y la desviación del reloj de muestreo con respecto a un transmisor. Esto se realiza en general a través del uso de señales piloto. Sin embargo, con la introducción de diversidad de transmisión, acceso a paquetes de datos de alta velocidad (HSDPA) y la macro diversidad en las normas de comunicación inalámbrica, el algoritmo de AFC debe ajustarse a requerimientos más severos introducidos por los servicios de HSDPA. Los servicios de HSDPA emplean mayores tamaños de constelación para producir mayores velocidades de datos.

Sin embargo, mayores constelaciones son más sensibles a errores de frecuencia. Por lo tanto, los servicios de HSDPA requieren algoritmo de AFC más fuerte. En la parte superior de estos retos, el algoritmo de AFC puede operar en un ambiente de macro diversidad donde el receptor procesa datos de múltiples celdas al mismo tiempo. Por ejemplo, en un sistema de dúplex por división de frecuencia (FDD) del proyecto de asociación de tercera generación (3GPP), el receptor debe recibir datos de seis celdas vecinas al mismo tiempo. En ese caso, hay diferentes señales piloto de cada celda . La técnica anterior no requiere un algoritmo de AFC con capacidades de procesamiento de múltiples celdas y de HSDPA. En general, la técnica anterior no trata la diversidad de transmisión durante el aseguramiento inicial de AFC en el periodo (sincronización de reloj entre una unidad de transmisión/receptor inalámbrica (WTRU) y una estación base) , El procesamiento de diversidad de transmisión se realiza sólo después de que se confirma la existencia de la diversidad de transmisión a través del canal de radiodifusión. Por lo tanto, el procesamiento de diversidad de transmisión no contribuye al algoritmo de AFC durante el periodo de convergencia inicial. Esto incrementa el tiempo de convergencia y disminuye la probabilidad de convergencia.

La técnica anterior tiene requerimientos menos severos como se establece por las normas para el error de frecuencia de transmisión. Esto en general es suficiente para un receptor con pequeños tamaños de constelación tal como modulación de cambio de fase binaria (BPSK) o modulación de cambio de fase de cuadratura (QPSK) . Sin embargo, mayores constelaciones en y por arriba de 16 QPSK requieren requerimientos más severos. Por ejemplo, las normas de FDD de 3GPP requieren menos de 0.1 ppm de error de frecuencia en el algoritmo de AFC. Los servicios de HSDPA se degradan notablemente después de que el error de frecuencia excede 0.05 ppm. Este requerimiento fuerza al algoritmo de AFC a hacer uso eficiente de la diversidad de transmisión y la macro diversidad que ya sea se ignoraron o fueron innecesarias en la técnica anterior.

Breve Descripción de la Invención La presente invención se refiere a un método y aparato para corregir automáticamente la frecuencia de un oscilador en un radio analógico al generar una señal de voltaje de control de oscilador controlado por voltaje (VCO) . El algoritmo de AFC de acuerdo con la presente invención usa un canal piloto común (CPICH) como una señal de referencia para medir el error de frecuencia en la WTRU. Una secuencia de código de CPICH primaria se genera por un generador de códigos de CPICH en base a una señal de identificación de celda de referencia y una señal de inicio de cuadro. La secuencia de CPICH no propagada, recibida se usa para generar una señal de error de frecuencia estimada. La señal de voltaje de control se genera por un generador de voltaje de control en base a la señal de error de frecuencia estimada. El generador de código de CPICH genera la secuencia de código de CPICH en base a las señales recibidas de una celda de referencia de AFC. La celda de referencia de AFC puede ser una celda de servicio de HSDPA cuando está activo el servicio de HSDPA, o puede ser una celda de referencia de sincronización cuando no esté activo el servicio de HSDPA. De manera alternativa, se puede usar una celda de referencia fijada para el algoritmo de AFC sin intercambio entre los códigos de referencia de CPICH que corresponden a diferentes celdas. La presente invención logra ganancia completa de combinación de relación máxima (MRC) cuando se usa la diversidad de transmisión de espacio-tiempo (STTD) , aún sin recibir una indicación de diversidad de transmisión. Esto se puede usar por cualquier esquema de diversidad de transmisión basado en Alamouti .

Breve Descripción de las Figuras Se puede hacer un entendimiento más detallado de la invención a partir de la siguiente descripción de una modalidad preferida, dada a manera de ejemplo y se va a entender en unión con las figuras anexas en donde: La Figura 1 es un diagrama de bloques simplificado de un receptor que incluye una unidad de AFC y generador de voltaje de control de acuerdo con la presente invención; La Figura 2 es un diagrama de bloques del receptor de la Figura 1 que muestra detalles de la configuración de la unidad de AFC y el generador de voltaje de control; La Figura 3 es un diagrama de bloques de una subunidad de AFC del receptor de la Figura 1; y La Figura 4 es un diagrama de un filtro de circuito en la unidad de AFC del receptor de la Figura 1.

Descripción Detallada de las Modalidades Preferidas Posteriormente, la terminología "WTRU" incluye pero no se limita a un equipo de usuario, estación móvil, unidad suscriptora fija o móvil, radio-localizador, o cualquier otro tipo de dispositivo .capaz de operar en un ambiente inalámbrico. Las características de la presente invención se pueden incorporar en un circuito integrado (IC) o se configuran en un circuito qu-e comprende una multitud de componentes de interconexión. La Figura 1 es un diagrama de bloques simplificado de un receptor 100 que incluye un radio analógico 102 con un oscilador de cristal compensado en temperatura (TCXO) 113 controlado en voltaje, un convertidor de analógico a digital (ADC) 104, un filtro 106, (por ejemplo, un filtro de coseno elevado a la raíz (RRC) ) , una unidad 108 de AFC y un generador 110 de voltaje de control que controla la frecuencia del TCXO de acuerdo con la presente invención. Una señal 101 de radiofrecuencia (RF) recibida a través de la antena (no mostrada) se procesa por el radio analógico 102 para generar una señal de banda base al mezclar la señal de RF recibida con una señal generada usando el TCXO 113. La señal 103 de banda base se convierte a una señal digital 105 por el ADC 104. La señal digital 105, que es preferentemente señal sobre-muestreada 2X, se introduce al filtro 106, (para formación de impulso) , que transfiere la señal digital filtrada 107 a la unidad 108 de AFC. Se debe señalar que la velocidad de muestreo de 2X es un ejemplo y se puede implementar cualquier velocidad de muestreo. La unidad 108 de AFC genera una señal 109 de error de frecuencia estimada. La señal 109 de error de frecuencia estimada se convierte a una señal 111 de voltaje de control de TCXO por el generador 110 de voltaje de control. La frecuencia del TCXO 113 en la radio analógica 102 se determina en base a la señal 111 de voltaje de control de TCXO. La frecuencia del TCXO 113 ideal, es proporcional a la señal 111 de voltaje de control de TCXO como sigue: frcxo = ? VCont Ecuación (1) donde ? es la pendiente de la curva de control de TCXO que se determina por el TCXO particular que se usa, fTcxo es la frecuencia de TCXO y Vcont es el voltaje de control de TCXO. En general, la diferencia de frecuencia entre LO del transmisor y el receptor en un sistema de FDD de radio acceso terrestre universal (UTRA) puede ser tan grande como ±3 ppm. Esto corresponde a un error de frecuencia de aproximadamente 6 kHz a frecuencias portadoras cercanas a 2 GHz. De acuerdo con la presente invención, un algoritmo de AFC se basa en la diferencia de estimados sucesivos de fase. El algoritmo de AFC se puede implementar en diferentes velocidades o proporciones dependiendo de los requerimientos del sistema. Por ejemplo, el algoritmo de AFC se puede implementar en tres diferentes modos: rápido, lento y congelado. En el modo rápido, el algoritmo de AFC actualiza el estimado de error de frecuencia más rápido que el modo lento. En el modo congelado, el algoritmo de AFC mantiene el último estimado de error de frecuencia hasta que se termina el modo congelado (es decir, el estimado de error de frecuencia permanecerá igual durante el congelamiento) . El modo congelado se puede usar para modo comprimido y otros casos especiales. En FDD de 3GPP Edición 5, se soporta la macro diversidad. De esta manera, una WTRU puede recibir y desmodular señales de hasta seis celdas diferentes en la lista de celdas activas. De acuerdo con la presente invención, se soporta el procesamiento de macro diversidad de una manera simplificada. En el receptor 100 de la Figura 1, la unidad 108 de AFC procesa sólo una celda en cualquier momento determinado. La celda es ya sea una celda de servicio de HSDPA o una celda de referencia de sincronización. Sin embargo, se puede usar cualquier celda por este algoritmo sin ninguna modificación del flujo de procesamiento de señal. La celda de servicio de HSDPA es la celda que transmite datos de paquetes de alta velocidad a la WTRU y la celda de referencia de sincronización es la celda donde la WTRU recibe todos los otros servicios tal como comunicaciones de voz. Estas celdas pueden ser la misma celda o una celda diferente. Si está activo el HSDPA, la unidad 108 de AFC procesa sólo señales de la celda de servicio de HSDPA. Esto significa que la frecuencia se sincroniza a la celda de servicio de HSDPA. Si no está activo el HSDPA, entonces la unidad 108 de AFC sólo procesa señales de la celda de referencia de sincronización. La celda de referencia de AFC, (es decir, ya sea la celda de servicio de HSDPA o la celda de referencia de sincronización) , sólo se puede cambiar justo después de que el TCXO 113 de la radio analógica 102 se actualice por la señal 111 de voltaje de control de TCXO transferida por la celda 110 de voltaje de control, y antes del procesamiento para que empiece una nueva actualización. De manera preferente, la unidad 108 de AFC usa un CPICH primario como un canal de referencia para medir el error de frecuencia portadora en la señal recibida. Se debe señalar que se puede utilizar cualquier tipo de canal que transmita una secuencia conocida tanto al transmisor como al receptor. El CPICH se puede transmitir con STTD encendida o apagada. Aunque la unidad 108 de AFC hace uso de la diversidad de transmisión en el CPICH, no necesita el indicador de diversidad de transmisión. Una STTD es una aplicación práctica del método de diversidad de transmisión de Alamouti. La diversidad de transmisión de Alamouti es muy popular puesto que tiene un procesamiento muy simple en el receptor. Sin embargo, este procesamiento no aplica cuando hay una grande desviación de frecuencia entre los símbolos adyacentes o cuando se desconoce la información de diversidad de transmisión. - El algoritmo de AFC de acuerdo con la presente invención obtiene ganancia completa de MRC del esquema de STTD sin un indicador de diversidad de transmisión. Esto se obtiene a través de procesamiento cuádruple y descartando el primero y último símbolos por cuadro. El procesamiento cuadruplo es un proceso para producir un estimado de error de fase de cuatro símbolos sucesivos de CPICH. La Figura 2 es un diagrama de bloques del receptor 100 de la Figura 1 que muestra detalles de la configuración de la unidad 108 de AFC y el generador 110 de voltaje de control. De acuerdo con la presente invención, la unidad 108 de AFC incluye una subunidad 201 de AFC que incluye un generador 202 de código de CPICH, un correlacionador 204 de ventana deslizante, un generador 206 de vector de fase y un combinador 208 de vector de fase. La unidad 108 de AFC incluye además un combinador 210 de múltiple ruta, un estimador 212 de error de fase, una unidad 214 de promedio y un filtro 216 de circuito. En la unidad 108 de AFC, se realiza continuamente un algoritmo de AFC después del término de la búsqueda inicial de celdas. Una señal 252 de identificación de celda de referencia, (es decir, una ID de celda de una celda de servicio de HSDPA o una celda de referencia de sincronización) y una señal 254 de inicio de cuadros se introducen al generador 202- de código de CPICH. La unidad 108 de AFC empieza después de que se proporciona la señal 254 de inicio de cuadro. El generador 202 de código de P-CPICH genera una secuencia 203 de código de CPICH en base a una secuencia de código de encriptación primaria de la celda de referencia. El generador 202 de código de CPICH se reajusta cada cuadro y opera a lx la velocidad del chip. El generador 202 de código de CPICH crea una secuencia 203 de código de CPICH compleja que corresponde a la antena 1 independiente de si está encendida o apagada la STTD. La secuencia 203 de código de CPICH se introduce al correlacionador 204 de ventana deslizante. El correlacionador 204 de ventana deslizante computa una correlación compleja entre la señal digital filtrada 107 y la secuencia 203 de código de CPICH en puntos sucesivos en el tiempo. Para cada símbolo de CPICH, se realiza de manera preferente una correlación compleja de ventana deslizante en cada ubicación posible de múltiple ruta. La unidad 108 de AFC procesa múltiples símbolos sucesivos de CPICH. Por ejemplo, el correlacionador 204 de ventana deslizante, el generador 206 de vector de fase y el combinador 208 de vector de fase se pueden configurar para procesar cada cuatro símbolos CPICH, (un cuádruple) . Posteriormente en la presente, la presente invención se explicará con referencia al caso de cuatro símbolos y el sistema de servicios universales de telecomunicaciones móviles (UMTS) como un ejemplo. Sin embargo, se debe señalar que la siguiente descripción, (especialmente descripción numérica) , se proporciona sólo para propósitos de ilustración, no como una limitación, y se puede implementar cualquier número (por ejemplo cualquier número de símbolos se puede procesar como una base para generar una señal de error de fase) . En el UMTS, un cuadro comprende 15 intervalos de tiempo y cada intervalo de tiempo comprende 2,560 trozos y una secuencia de símbolos de CPICH se propaga con el factor de propagación de 256. Por lo tanto, se transmiten 10 símbolos de CPICH en cada intervalo de tiempo y se transmiten 150 símbolos en cada cuadro. Los símbolos se toman de manera preferente, pero no necesariamente, empezando desde el segundo símbolo en cada cuadro. El primero y último símbolos en cada cuadro se descartan y los restantes 148 símbolos, (que comprenden 37 cuádruples), se procesan por el correlacionador 204 de ventana deslizante por cuádruple por cuádruple. La Figura 3 es un diagrama de bloques de la subunidad 201 de AFC de la unidad 108 de AFC del receptor 100. Como se muestra en la Figura 3, el correlacionador 204 de ventana deslizante incluye de manera preferente una pluralidad de correlacionadores 274 de vectores, cada uno asignado - a una posición particular de un componente de múltiple ruta. Cada correlacionador 274 de vector procesa la secuencia 203 de código de CPICH generada por un generador 202 de código de CPICH asociado. Como se muestra en la Figura 3, los símbolos de CPICH sucesivos se representan por Sk, Sk+?, Sk+2 y Sk+3, en donde k es el índice de símbolo. Los correspondientes valores de correlación compleja para estos símbolos se representan por Ck(m), Ck+? (m) , C+2 (m) y Ck+3 (m) , respectivamente, en donde el índice m representa la ubicación de múltiple ruta de número entero. Las correlaciones complejas se pueden representar como sigue: (fr+l)256-l Ck(m) = ?r(n)/(n - m) ; Ecuación (2) n=k*256 +i ( ) - m) ; Ecuación (3) (¿+3)256-1 k+2 (m) = ? r{n)p " (n - m) ; Ecuación (4) n=(*+2)*256 C¿+3 W - m) ; Ecuación (5) donde k = 2,6,10,14 146, m = -5,-4, ,0,1, 50 r(n) representa la secuencia de entrada no. propagada, p(n-m) representa la secuencia piloto que corresponde al desplazamiento en tiempo m y n representa el índice de tiempo discreto. Como se ve de las Ecuaciones (2) hasta (5), para cada símbolo hay- 56 correlaciones complejas realizadas para cada una de las secuencias pares e impares. El generador 206 de vector de fase comprende una unidad 276 conjugada compleja y un multiplicador 278. La unidad conjugada compleja 276 genera el conjugado complejo de correlación de vector de uno de los dos símbolos consecutivos en un cuádruple, tal como dos símbolos Sk+? y Sk+3. El multiplicador 278 multiplica la correlación de vector de Sk y el conjugado complejo de la correlación de vector de Sk+? para generar un vector de fase P1 y multiplica la correlación de vector de S +2 y el conjugado complejo de la correlación de vector de Sk+3 para generar un vector de fase P2. La velocidad de entrada del generador de vector de fase es 1/TS y la velocidad de salida es 1/2TS, donde Ts es la velocidad de símbolo de CPICH. Los vectores de fase P1 y P2 dan cuenta de un error de fase que corresponde a la diferencia de fase entre dos símbolos, (es decir, 256 trozos) . Los vectores de fase P1 y P2 se obtienen como sigue: ?X (m) = Ck (m) Ck+?* (m) , Ecuación (6) Pk2 (m) = Ck+2 (m) Ck+3* (m) . Ecuación (7) El combinador 208 de vector de fase comprende un adicionador 280. El adicionador 280 adiciona los dos vectores de fase P1 y P2 en cada cuádruple. Por lo tanto, para cada cuádruple, se genera un vector de fase combinado como sigue: Pk(m) = Pk***(m) + Pk2 (m) . Ecuación (8) La velocidad de entrada del combinador de vector de fase es 1/2TS y la velocidad de salida es 1/4TS. Cuando está encendida la diversidad de transmisión, esta operación corresponde a la adición de los componentes en fase y fuera de fase de dos antenas. Si no hay diversidad de transmisión, esto corresponde a la adición de dos vectores de fase sucesivos que corresponden a una antena individual. En cualquier caso, las ecuaciones anteriores dan por resultado ganancia completa de procesamiento. Esto significa cuando hay diversidad de transmisión se realiza igual que una MRC y cuando no hay diversidad de transmisión no hay pérdida debido al procesamiento cuádruple. Esto se logra sin conocer el indicador de diversidad de transmisión (cuando se enciende o apaga la diversidad de transmisión) . Para cada cuádruple, (es decir, cuatro símbolos sucesivos), esta operación, (es decir, correlación, generación de vector de fase y combinación de vector de fase) , se repite. Con referencia a la Figura 2, el combinador 210 de múltiple ruta combina los vectores de fase combinadas que corresponden a diferentes ubicaciones de múltiple ruta tanto para secuencias pares como impares. El propósito del combinador 210 de múltiples rutas es eliminar componentes débiles de múltiple ruta y combinar sólo los más fuertes. Todos los vectores de fase combinados se comparan a un umbral en magnitud y sólo los que tienen una magnitud mayor que el umbral se combinan y los otros se descartan. El umbral se puede definir en base al vector de fase, combinado, más fuerte. El más fuerte, Praa?, entre todas las rutas se define como sigue: |Pmax(k)l = max| (Pk(m) | , Ecuación (9) m en donde m = -5,-4,-3,-2,-1,0,1,2, 50. El máximo se encuentra a una velocidad de un cuarto de la velocidad de símbolo (1/4TS) . El umbral se puede definir al multiplicar un factor de escala al máximo como sigue: m e M <=> |Pm| > (afc_ruta_umbral ) x | Pmax I . Ecuación (10) La magnitud se puede calcular usando la siguiente fórmula de aproximación: Absaprox{z}=max( | Re { z } | , | Im{ z } | )+l/2min( |Re{z} | , |Im{ z } | ) . Ecuación (11) El vector combinado de múltiples rutas, P, es simplemente la adición coherente de todos los vectores de fase por arriba del umbral como sigue: Pk = ?Pt( ) Ecuación (12) La velocidad de entrada y de salida del combinador es 1/4TS. . El estimador 212 de error de fase calcula el ángulo de fase del vector de fase combinada, P. El ángulo de fase del vector de fase es igual a la tangente inversa de su argumento. Se puede usar una aproximación burda para el error de fase. Esta aproximación produce resultados exactos sólo para pequeños ángulos de fase. Sin embargo, ésta es la única vez que importa realmente su exactitud. El error de fase, ??, se da por: A? f? — - m . . Ecuación (13) abs approx i IP av ¡ } La velocidad de entrada y salida del estimador 212 de error de fase es 1/4TS. El error de fase estimado se promedia por la unidad 214 de promedio sobre múltiples cuadros antes de que se pase al filtro 216 de circuito. El promedio es como sigue : 1 -. ? z= -7T~ ¿j T - Ecuación (14) Mav Mm El tiempo de promedio depende del modo de AFC. Por ejemplo, en el modo rápido, el tiempo de promedio puede ser dos cuadros que corresponden a 74 cuádruples, (es decir, Mav = 74) . En el modo lento, el tiempo de promedio puede ser veinte cuadros que corresponden a 740 cuádruples, (es decir, Mav = 740) . Después de que se termina el periodo de promedio, el error de fase promedio se reajusta antes del siguiente periodo de promedio. La velocidad de entrada a la unidad 214 de promedio es 1/4TS y la velocidad de salida es ya sea cada dos cuadros o cada 20 cuadros. El filtro 216 de circuito es un integrador ponderado como se muestra en la Figura 4. La salida 215 de la unidad 214 de promedio se multiplica por un coeficiente ß 282 y se integra por un adicionador 284 y una unidad 286 de retraso. La salida del filtro 216 de circuito se puede escribir como sigue: AT = /3 ^AT . Ecuación (15) Las velocidades de entrada y salida del filtro 216 de circuito son las mismas, ya sea cada dos o veinte cuadros dependiendo del modo de AFC de operación. Con referencia nuevamente a la Figura 2, el generador 110 de voltaje de control incluye una unidad 218 de computación de voltaje de control y un convertidor de digital a analógico (DAC) 220. La señal 109 de error de fase estimado transferida desde el filtro 216 de circuito y una frecuencia 256 portadora del receptor asignado que introducen a la unidad 218 de computación de voltaje de control. La unidad 218 de computación de voltaje de control calcula un valor de corrección de frecuencia. El valor 219 de corrección de frecuencia es simplemente el error de fase dividido por la duración de tiempo entre dos símbolos sucesivos. Por lo tanto, el valor 219 de corrección de frecuencia se computa como sigue: A? fo Ecuación (16) en donde Ts es la duración de símbolo. El valor 219 de corrección de frecuencia entonces se convierte a una longitud gradual de convertidor de digital a analógico (DAC), que llega a ser la señal 111 de voltaje de control de TCXO. Por ejemplo, el DAC 220 puede tener 12 bits de resolución y, por lo tanto, 4096 niveles. Asumiendo que el intervalo dinámico aproximado del TCXO es ±8 ppm que corresponde a ±16 kHz o un total de 32 kHz para frecuencia portadora de 2 GHz, el paso gradual del convertidor de digital a analógico (DAC), 6, es igual a 32000 /4096 = 7.81 Hz. La señal 111 de voltaje de control de TCXO se encuentra simplemente por: Ecuación ( 17) en donde ? es la pendiente de la curva de control de TCXO como se muestra en la Ecuación (1) . Se ha asumido que ? =1. Sin embargo, ? puede tener un valor determinado por el TCXO 113 físico que se usa. El valor ? se debe incluir en la ganancia de circuito. Por lo tanto, después de que se determina un valor promedio práctico de ? por el TCXO particular 113 que se usa, el coeficiente, P de filtro de circuito, se debe ajustar como sigue: ß = ß -? . Ecuación (18) La señal 111 de voltaje de control de TCXO se aplica al TCXO 113 en la radio analógica 102, (por ejemplo, cada dos o veinte cuadros dependiendo del modo rápido o lento de operación, respectivamente) .

Modalidades 1. Un método para corregir automáticamente la frecuencia de un oscilador local de un receptor en un sistema de comunicación inalámbrica donde se transmiten señales piloto a través de un canal piloto. 2. El método de la modalidad 1 que comprende el paso de convertir una señal de RF recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control. 3. El método como en cualquiera de las modalidades 1-2, que comprende el paso de generar muestras de la señal de banda base. 4. El método de la modalidad 3 que comprende además el paso de generar una señal de error de fase al procesar muestras que corresponden a un número predeterminado de señales piloto consecutivas con una secuencia de código piloto correspondiente. 5. El método de la modalidad 4 que comprende además el paso de generar una señal de voltaje de control en base a la señal de error de fase. 6. El método como en cualquiera de las modalidades 4-5, en donde la señal de error de fase se genera por el paso de generar una secuencia de código piloto que corresponde a N símbolos piloto consecutivos por N generadores de secuencia de códigos piloto. 7. El método de la modalidad 6 que comprende además el paso de generar una correlación compleja de muestras y una secuencia de códigos piloto para cada uno de los N símbolos piloto consecutivos por N correlacionadores de ventana deslizante. 8. El método de la modalidad 7 que comprende además el paso de generar un vector de fase entre dos símbolos piloto consecutivos por una pluralidad de generadores de vectores de fase. 9. El método de la modalidad 8 que comprende además el paso de generar un vector de fase combinado al combinar vectores de fase generados por la pluralidad de generadores de vectores de fase. 10. El método de la modalidad 9 que comprende además el paso de generar la señal de error de fase en base al vector de fase combinado. 11. El método como -en cualquiera de las modalidades 3-10 que comprende además el paso de promediar la señal de error de fase y acumular la señal de error de fase promediada. 12. El método como en cualquiera de las modalidades 5-11, en donde el voltaje de control se genera por los pasos de generar un valor de corrección de frecuencia del error de fase. 13. El método de la modalidad 12 que comprende además el paso de generar la señal de voltaje de control al convertir el valor de corrección de frecuencia a un valor análogo correspondiente con un DAC. 14. El método como en cualquiera de las modalidades 1-13, en done la secuencia de códigos piloto se genera correspondiendo a una celda de referencia de AFC. 15. El método de la modalidad 14, en donde la celda de referencia de AFC es una celda de servicio de HSDPA cuando está activo el servicio de HSDPA. 16. El método de la modalidad 14, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de HSDPA. 17. El método como en cualquiera de las modalidades 1-16, en donde la STTD se usa en la transmisión de símbolos piloto. 18. El método de la modalidad 17, en donde la MRC se logra sin recibir una indicación de diversidad detransmisión . 19. El método de la modalidad 17, en donde la STTD se implementa por diversidad de transmisión de Alamouti. 20. El método como en cualquiera de las modalidades 1-19, en donde la secuencia de códigos piloto es una secuencia de códigos de CPICH. 21. El método como en cualquiera de las modalidades 4-20, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la señal de error de fase. 22. Un receptor configurado para corregir automáticamente el error de frecuencia de un oscilador local en un sistema de comunicación inalámbrica donde se transmiten símbolos piloto a través de un canal piloto. 23. El receptor de la modalidad 22 que comprende un radio analógico para convertir una señal de RF recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control. 24. El receptor como en cualquiera de las modalidades 22-23 que comprende un ADC para generar muestras de la señal de banda base. 25. El receptor de la modalidad 24, que comprende una unidad de AFC para generar una señal de error de fase al procesar muestras que corresponden a un número predeterminado de símbolos piloto consecutivos con una secuencia correspondiente de códigos piloto. 26. El receptor de la modalidad 25, que comprende un generador de voltaje de control en comunicación con el radio analógico y la unidad de AFC, el generador de voltaje de control para generar la señal de voltaje de control en base a la señal de error de fase. 27. El receptor como en cualquiera de las modalidades 25-26, en donde la unidad de AFC comprende N generadores de secuencia de códigos piloto, cada generador de secuencia de códigos piloto que genera una secuencia de códigos piloto que corresponde a N símbolos piloto consecutivos . 28. El receptor de la modalidad 27, en donde la unidad de AFC comprende N correlacionadores de ventana deslizante, cada correlacionador de ventana deslizante que genera una correlación compleja de muestras y una secuencia de código piloto para cada uno de los N símbolos piloto consecutivos . 29. El receptor de la modalidad 28, en donde la unidad de AFC comprende una pluralidad de generadores de vectores de fase, cada generador de vector de fase que genera un vector de fase entre dos símbolos piloto consecutivos . 30-. El receptor de la modalidad 29, en donde la unidad de AFC comprende un combinador de vector de fase para generar un vector de fase combinado al combinar vectores de fase generados por la pluralidad de generadores de vectores de fase. 31. El receptor de la modalidad 30, en donde la unidad de AFC comprende un estimador de error de fase para generar la señal de error de fase en base al vector de fase combinado . 32. El receptor como en cualquiera de las modalidades 25-31, en donde la unidad de AFC comprende además una unidad de promedio para promediar la señal de error de fase generada por el estimador de error de fase. 33. El receptor de la modalidad 32, en donde la unidad de AFC comprende un filtro de circuito para acumular la señal de error de fase promediada. 34. El receptor como en cualquiera de las modalidades 25-33, en donde la unidad de AFC comprende un combinador de múltiple ruta y múltiples conjuntos de N generadores de secuencia de códigos piloto, N correlacionadores de ventana deslizante, generadores de vectores de fase y un combinador de vectores de fase, cada conjunto que se asigna a uno de una pluralidad de componentes de múltiple ruta, por lo que el combinador de múltiple ruta combina las salidas de los combinadores de vectores de fase. 35. El receptor como en cualquiera de las modalidades 26-34, en donde el generador de voltaje de control comprende una unidad de computación de voltaje de control para generar un valor de corrección de frecuencia en base al error de fase. 36. El receptor de la modalidad 35, en donde el generador de voltaje de control comprende un DAC para generar la señal de voltaje de control en base al valor de corrección de frecuencia. 37. El receptor como en cualquiera de las modalidades 27-36, en donde cada uno de los generadores de secuencia de código piloto genera la señal de secuencia de código piloto que corresponde a una celda de referencia de AFC. 38. El receptor de la modalidad 37, en donde la celda de referencia de AFC es una celda de servicio de HSDPA cuando está activo el servicio de HSDPA. 39. El receptor de la modalidad 37, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de HSDPA. 40. El receptor como en cualquiera de las modalidades 22-39, en donde la STTD se usa en la transmisión de símbolos piloto. 41. El receptor como en cualquiera de las modalidades 22-40, en donde la MRC se logra sin recibir una indicación de diversidad de transmisión. 42. El receptor de la modalidad 41, en donde la STTD se implementa por diversidad de transmisión de Alamouti . 43. El receptor como en cualquiera de las modalidades 22-42, en donde la secuencia de códigos piloto es una secuencia de código CPICH. 44. El receptor como en cualquiera de las modalidades 27-43, en donde cada uno de los generadores de secuencias de códigos piloto se reajusta cada vez que una señal de inicio de cuadro indica que se está iniciando un nuevo cuadro. 45. El receptor como en cualquiera de las modalidades 27-44, en donde cada uno de los generadores de secuencias de códigos piloto opera a una velocidad de chip. 46. El receptor como en cualquiera de las modalidades 25-45, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la señal de error de fase. 47. Un IC configurado para corregir automáticamente el error de frecuencia de un oscilador local del receptor en un sistema de comunicación inalámbrica donde se transmiten símbolos piloto a través de un canal piloto. 48. El IC de la modalidad 47 que comprende un radio analógico para convertir una señal de RF recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control. 49. El IC como en cualquiera de las modalidades 47-48 que comprende un ADC para generar muestras de la señal de banda base. 50. El receptor de la modalidad 49 que comprende una unidad de AFC para generar una señal de error de fase al procesar muestras que corresponden a un número predeterminado de símbolos piloto consecutivos con una secuencia correspondiente de códigos piloto. 51. El receptor de la modalidad 50 que comprende un generador de voltaje de control en comunicación con el radio analógico y la unidad de AFC, el generador de voltaje de control para generar la señal de voltaje de control en base a la señal de error de fase. 52. El receptor como en cualquiera de las modalidades 50-51, en donde la unidad de AFC comprende N generadores de secuencias de códigos piloto, cada generador de secuencias de códigos piloto que genera una secuencia de códigos piloto que corresponde a N símbolos piloto consecutivos. 53. El receptor de la modalidad 52, en donde la unidad de AFC comprende N correlacionadores de ventana deslizante, cada correlacionador de ventana deslizante que genera una correlación compleja de muestras y una secuencia de códigos piloto para cada uno de los N símbolos piloto consecutivos . 54. El receptor de la modalidad 53, en donde la unidad de AFC comprende una pluralidad de generadores de vectores de fase, cada generador de vectores de fase que genera un vector de fase entre dos símbolos piloto consecutivos . 55. El receptor de la modalidad 54, en donde la unidad de AFC comprende un combinador de vector de fase para generar un vector de fase combinado al combinar los vectores de fase generados por la pluralidad de generadores de vectores de fase. 56. El receptor de la modalidad 55, en donde la unidad de AFC comprende un estimador de error de fase para generar la señal de error de fase en base al vector de fase combinado. 57. El receptor como en cualquiera de las modalidades 50-56, en donde la unidad de AFC comprende además una unidad de promedio para promediar la señal de error de fase generada por el estimador de error de fase. 58. El receptor de la modalidad 57, en donde la unidad de AFC comprende un filtro de circuito para acumular la señal de error de fase promediada. 59. El receptor como en- cualquiera de las modalidades 50-58, en donde la unidad de AFC comprende un combinador de múltiple ruta y múltiples conjuntos de N generadores de secuencia de códigos piloto, N correlacionadores de ventana deslizante, generadores de vectores de fase y un combinador de vectores de fase, cada conjunto que se asigna a uno de una pluralidad de componentes de múltiple ruta, por lo que el combinador de múltiple ruta combina las salidas de los combinadores de vectores de fase. 60. El receptor como en cualquiera de las modalidades 51-59, en donde el generador de voltaje de control comprende una unidad de computación de voltaje de control para generar un valor de corrección de frecuencia en base al error de fase. 61. El receptor de la modalidad 60, en donde el generador de voltaje de control comprende un DAC para generar la señal de voltaje de control en base al valor de corrección de frecuencia. 62. El receptor como en cualquiera de las modalidades 52-61, en donde cada uno de los generadores de secuencia de código piloto genera la señal de secuencia de código piloto que corresponde a una celda de referencia de AFC. 63. El receptor de la modalidad 62, en donde la celda de referencia de AFC es una celda de servicio de HSDPA cuando está activo el servicio de HSDPA. 64. El receptor de la modalidad 62, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de HSDPA. 65. El receptor como en cualquiera de las modalidades 47-64, en donde la STTD se usa en la transmisión de símbolos piloto. 66. El receptor como en cualquiera de las modalidades 47-65, en donde la MRC se logra sin recibir una indicación de diversidad de transmisión. 67. El receptor de la modalidad 66, en donde la STTD se implementa por diversidad de transmisión de Alamouti . 68. El receptor como en cualquiera de las modalidades 47-67, en donde la secuencia de código piloto es una secuencia de código de CPICH . 69. El receptor como en cualquiera de las modalidades 52-68, en donde cada uno de los generadores de secuencias de códigos piloto se reajusta cada vez que una señal de inicio de cuadro indica que se está iniciando un nuevo cuadro . 70. El receptor como en cualquiera de las modalidades 52-69, en donde cada uno de los generadores de secuencias de códigos piloto opera a una velocidad de chip. 71. El receptor como en cualquiera de las modalidades 50-70, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la señal de error de fase. Aunque las características y elementos de la presente invención se describen en las modalidades preferidas en combinaciones particulares, cada característica o elemento se puede usar sólo sin las otras características y elementos de las modalidades preferidas o en varias combinaciones con o sin otras características y elementos de la presente invención.

Claims (39)

1. REIVINDICACIONES 1. En un sistema de comunicación inalámbrica donde se transmiten símbolos piloto a través de un canal piloto, un método para corregir automáticamente la frecuencia de un oscilador local de un receptor, el método que comprende: convertir una señal de radiofrecuencia (RF) recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control; generar muestras de la señal de banda base; generar una secuencia de código piloto que corresponde a cuatro símbolos piloto complejos consecutivos; realizar la correlación de muestras que corresponden a cuatro símbolos piloto complejos consecutivos y la secuencia de códigos piloto para generar cuatro valores de correlación compleja; generar un primer vector de fase entre un primero y un segundo valores de correlación compleja y un segundo vector de fase entre un tercero y un cuarto valores de correlación compleja; generar un vector de fase combinado al combinar el primer vector de fase y el segundo vector de fase; generar una señal de error de fase en base al vector de fase combinado; y generar una señal de voltaje de control en base a la señal de error de fase.
2. 2. Método según la reivindicación 1, que comprende además: promediar la señal de error de fase; y acumular la señal de error de fase promediada.
3. 3. Método según la reivindicación 1, en donde el paso de generación de señal de voltaje de control comprende: generar un valor de corrección de frecuencia del error de fase; y generar la señal de voltaje de control al convertir el valor de corrección de frecuencia a un valor analógico correspondiente con un convertidor de digital a analógico (DAC) .
4. 4. Método según la reivindicación 1, en donde la secuencia de código piloto se genera correspondiendo a una celda de referencia de corrección de frecuencia automática (AFC) .
5. 5. Método según la reivindicación 4, en donde la celda de referencia de AFC es una celda de servicio de acceso de paquetes de enlace descendente de alta velocidad (HSDPA) cuando está activo el servicio de HSDPA.
6. 6. Método según la reivindicación 4, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de paquete de enlace descendente de alta velocidad (HSDPA) .
7. 7. Método según la reivindicación 1, en donde la diversidad de transmisión de espacio-tiempo (STTD) se usa en la transmisión de los símbolos piloto.
8. 8. Método según la reivindicación 7, en donde la combinación de relación máxima (MRC) se logra sin recibir una indicación de diversidad de transmisión.
9. 9. Método según la reivindicación 7, en donde la STTD se implementa por la diversidad de transmisión de Alamouti .
10. 10. Método según la reivindicación 1, en donde la secuencia de código piloto es una secuencia de código de canal piloto común primario (CPICH) .
11. 11. Método según la reivindicación 1, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la secuencia de error de fase.
12. 12. Sistema de comunicación inalámbrica donde se transmiten símbolos piloto a través de un canal piloto, un receptor configurado para corregir automáticamente el error de frecuencia de un oscilador local del receptor, el receptor que comprende: un radio analógico para convertir una señal de radiofrecuencia (RF) recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control; un convertidor de analógico a digital (ADC) para generar muestras de la señal de banda base; una unidad de corrección de frecuencia automática (AFC) que comprende: un generador de secuencias de códigos piloto para generar una secuencia de códigos piloto que corresponde a cuatro símbolos piloto consecutivos; cuatro consecutivos; cuatro correlacionadores de ventana deslizante para realizar una correlación de muestras que corresponden a cuatro símbolos piloto consecutivos y la secuencia de códigos piloto; dos generadores de vector de fase para generar un primer vector de fase entre un primero y un segundo valores de correlación compleja y un segundo vector de fase entre un tercero y un cuarto valores de correlación compleja; un combinador de vectores de fase para generar un vector de fase combinado al combinar el primer vector de fase y el segundo vector de fase; y un estimador de error de fase para generar una señal de error de fase en base al vector de fase combinado; y un generador de voltaje de control en comunicación con la radio analógica y la unidad de AFC, el generador de voltaje de control para generar la señal de voltaje de control en base a la señal de error de fase .
13. 13. Receptor según la reivindicación 12, en donde la unidad de AFC comprende además: una unidad de promedio para promediar la señal de error de fase generada por el estimador de error de fase; y un filtro de circuito para acumular la señal de error de fase promediada.
14. 14. Receptor según la reivindicación 12, en donde la unidad de AFC comprende un combinador de múltiple ruta y múltiples conjuntos de generador de secuencias de códigos piloto, correlacionadores de ventana deslizante, generadores de vector de fase y un combinador de vector de fase, cada conjunto que se asigna a uno de una pluralidad de componentes de múltiple ruta, por lo que el combinador de múltiple ruta combinan las salidas de los combinadores de vector de fase.
15. 15. Receptor según la reivindicación 12, en donde el generador de voltaje de control comprende: una unidad de computación de voltaje de control para generar un valor de corrección de frecuencia en base al error de fase; y un convertidor de digital a analógico (DAC) para generar la señal de voltaje de control en base al valor de corrección de frecuencia.
16. 16. Receptor según la reivindicación 12, en donde cada uno de los generadores de secuencias de códigos piloto genera la señal de secuencia de códigos piloto que corresponde a una celda de referencia de AFC.
17. 17. Receptor según la reivindicación 16, en donde la celda de referencia de AFC es una celda de servicio de acceso de paquetes de enlace descendente de alta velocidad (HSDPA) cuando está activo el servicio de HSDPA.
18. 18. Receptor según la reivindicación 16, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de- acceso de paquete de enlace descendente de alta velocidad (HSDPA) .
19. 19. Receptor según la reivindicación 11, en donde la diversidad de transmisión de espacio-tiempo (STTD) se usa en la transmisión de símbolos piloto.
20. 20. Receptor según la reivindicación 19, en donde la combinación de relación máxima (MRC) se logra sin recibir una indicación de diversidad de transmisión.
21. 21. Receptor según la reivindicación 19, en donde la STTD se implementa por la diversidad de transmisión de Alamouti.
22. 22. Receptor según la reivindicación 12, en donde la secuencia de códigos piloto es una secuencia de códigos de canal piloto común primario (CPICH) .
23. 23. Receptor según la reivindicación 12, en donde cada uno de los generadores de secuencias de códigos piloto se reajusta cada vez que una secuencia de inicio de cuadro indica que se está iniciando un nuevo cuadro.
24. 24. Receptor según la reivindicación 12, en donde cada uno de los generadores de secuencias de códigos piloto opera a una velocidad de chip.
25. 25. Receptor según la reivindicación 11, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la señal de error de fase .
26. 26. En un sistema de comunicación inalámbrica donde se transmiten símbolos piloto a través de un canal piloto, un circuito integrado (IC) configurado para corregir automáticamente el error de frecuencia de un oscilador local del receptor, el IC que comprende: una radio analógica para convertir una señal de radiofrecuencia (RF) recibida a una señal de banda base usando una señal generada por el oscilador local, la frecuencia del oscilador local que se controla por una señal de voltaje de control; un convertidor de analógico a digital (ADC) para generar muestras de la señal de banda base; una unidad de corrección automática de frecuencia (AFC) que comprende: un generador de secuencias de códigos piloto para generar una secuencia de códigos piloto que corresponde a cuatro símbolos piloto consecutivos; cuatro correlacionadores de ventana deslizante para realizar una correlación de muestras que corresponden a cuatro símbolos piloto consecutivos y la secuencia de códigos piloto; dos generadores de vectores de fase para generar un primer vector de fase entre un primero y un segundo valores de correlación compleja y un segundo vector de fase entre un tercero y cuarto valores de correlación compleja; un combinador de vector de fase para generar un vector de fase combinado al combinar el primer vector de fase y el segundo vector de fase; y un estimador de error de fase para generar una señal de error de fase en base al vector de fase combinado; y un generador de voltaje de control en comunicación con la radio analógica y la unidad de AFC, el generador de voltaje de control para generar la señal de voltaje de control en base a la señal de error de fase.
27. 27. IC según la reivindicación 26, en donde la unidad de AFC comprende además: una unidad de promedio para promediar la señal de error de fase generada por el estimador de error de fase; y un filtro de circuito para acumular la señal de error de fase promediada.
28. 28. IC según la reivindicación 26, en donde la unidad de AFC comprende un combinador de múltiple ruta y múltiples conjuntos de generador de secuencias de códigos piloto, correlacionadores de ventana deslizante, generadores de vector de fase y un combinador de vector de fase, cada conjunto que se asigna a uno de una pluralidad de componentes de múltiple ruta, por lo que el combinador de múltiple ruta combinan las salidas de los combinadores de vectores de fase.
29. 29. IC según la reivindicación 26, en donde el generador de voltaje de control comprende: una unidad de computación de voltaje de control para generar un valor de corrección de frecuencia en base al error de fase; y un convertidor de digital a analógico (DAC) para generar la señal de voltaje de control en base al valor de corrección de frecuencia. . -
30. 30. IC según la reivindicación 26, en donde cada uno de los generadores de secuencias de códigos piloto genera la señal de secuencia de códigos piloto que corresponde a una celda de referencia de AFC.
31. 31. IC según la reivindicación 30, en donde la celda de referencia de AFC es una celda de servicio de acceso de paquetes de enlace descendente de alta velocidad (HSDPA) cuando está activo el servicio de HSDPA.
32. 32. IC según la reivindicación 30, en donde la celda de referencia de AFC es una celda de referencia de sincronización cuando no está activo el servicio de acceso de paquetes de enlace descendente de alta velocidad (HSDPA) .
33. 33. IC según la reivindicación 25, en donde la diversidad de transmisión de espacio-tiempo (STTD) se usa en la transmisión de los símbolos piloto.
34. 34. IC según la reivindicación 33, en donde la combinación de relación máxima (MRC) se logra sin recibir una indicación de diversidad de transmisión.
35. 35. IC según la reivindicación 33, en donde la STTD se implementa por diversidad de transmisión de Alamouti.
36. 36. IC según la reivindicación 26,. en donde la secuencia de códigos piloto es una secuencia de códigos de canal piloto común primario (CPICH) .
37. 37. IC según la reivindicación- 26, en donde cada uno de los generadores de secuencias de códigos piloto se reajusta cada vez que una señal de inicio de cuadro indica que se está iniciando un nuevo cuadro.
38. 38. IC según la reivindicación 26, en donde cada uno de los generadores de secuencias de códigos piloto opera a una velocidad de chip.
39. 39. IC según la reivindicación 25, en donde las muestras que corresponden a cada cuatro símbolos piloto consecutivos se procesan para generar la señal de error de fase.