MX168943B - Metodo y dispositivo para ejecutar dos secuencias de instrucciones en un orden determinado con anticipacion - Google Patents

Metodo y dispositivo para ejecutar dos secuencias de instrucciones en un orden determinado con anticipacion

Info

Publication number
MX168943B
MX168943B MX008506A MX850687A MX168943B MX 168943 B MX168943 B MX 168943B MX 008506 A MX008506 A MX 008506A MX 850687 A MX850687 A MX 850687A MX 168943 B MX168943 B MX 168943B
Authority
MX
Mexico
Prior art keywords
instructions
execution
sequence
address
sequences
Prior art date
Application number
MX008506A
Other languages
English (en)
Inventor
Oleg Avsan
Bjorn Rutger Erik Jonsson
Sten Edvard Johnson
Lars-Orjan Kling
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of MX168943B publication Critical patent/MX168943B/es

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3824—Operand accessing
    • G06F9/3834—Maintaining memory consistency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling

Abstract

La presente invención se refiere a un método para ejecutar dos secuencias de instrucciones en un orden anticipadamente determinado, la ejecución de las secuencias primera y segunda, respectivamente, incluyendo la selección de instrucciones de lectura, cada una conteniendo su dirección de lectura para retiro de información de datos almacenados en una de una pluralidad de ubicaciones de memoria, cada una accesible mediante su dirección en una memoria separada primera y segunda, respectivamente, así como la selección de instrucciones de escritura, cada una conteniendo su dirección de escritura y la información de datos para transferir esta información de datos a una ubicación de memoria separada, asignada a la secuencia respectiva y accesible mediante la dirección de escritura, las ubicaciones de memoria separadas de las secuencias siendo mutuamente puestas al corriente con respecto al orden y con respecto a las instrucciones de escritura seleccionadas y, la información de datos utilizada en conjunción con la ejecución de la secuencia que es segunda debido al orden que no se garantiza con anticipación, independiente de la información de datos obtenida en conjunción con la ejecución de la secuencia que es primera debido al orden, caracterizado por las etapas de: (A) ejecutar las instrucciones en ambas secuencias sin consideración al orden; (B) almacenar en intermedio una dirección que se obtiene debido a una instrucción de lectura que se selecciona durante la ejecución de la segunda secuencia, si esta dirección no se ha seleccionado previamente en conjunción con la ejecución de las instruccciones de escritura de segunda secuencia; (C) llevar a cabo un criterio de comparación entre la dirección leída almacenada en intermedio y cada una de las direcciones de escritura obtenidas debido a la ejecución de las instrucciones de escritura de primera secuencia; y (D) reiniciar la ejecución de la segunda secuencia si se determina una semejanza de dirección mediante el criterio de comparación.
MX008506A 1986-10-03 1987-09-24 Metodo y dispositivo para ejecutar dos secuencias de instrucciones en un orden determinado con anticipacion MX168943B (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8604222A SE454920B (sv) 1986-10-03 1986-10-03 Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen

Publications (1)

Publication Number Publication Date
MX168943B true MX168943B (es) 1993-06-15

Family

ID=20365823

Family Applications (1)

Application Number Title Priority Date Filing Date
MX008506A MX168943B (es) 1986-10-03 1987-09-24 Metodo y dispositivo para ejecutar dos secuencias de instrucciones en un orden determinado con anticipacion

Country Status (17)

Country Link
US (1) US4985826A (es)
EP (1) EP0287600B1 (es)
JP (1) JPH01500936A (es)
KR (1) KR920006768B1 (es)
AU (1) AU589047B2 (es)
BR (1) BR8707481A (es)
DE (1) DE3774119D1 (es)
DK (1) DK168415B1 (es)
ES (1) ES2005371A6 (es)
FI (1) FI93908C (es)
GR (1) GR871512B (es)
MX (1) MX168943B (es)
NO (1) NO173718C (es)
PT (1) PT85810B (es)
SE (1) SE454920B (es)
TN (1) TNSN87107A1 (es)
WO (1) WO1988002514A1 (es)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE454921B (sv) * 1986-10-03 1988-06-06 Ellemtel Utvecklings Ab Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser
US5280615A (en) * 1990-03-23 1994-01-18 Unisys Corporation Out of order job processing method and apparatus
JP2786574B2 (ja) * 1992-05-06 1998-08-13 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・システムにおける順不同ロード動作の性能を改善する方法と装置
GB9305263D0 (en) * 1993-03-15 1993-05-05 Univ Westminster Parrallel computation
JPH07334372A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
JP4160705B2 (ja) * 1999-10-15 2008-10-08 富士通株式会社 プロセッサ及びプロセッサシステム
FI114428B (fi) * 2001-12-13 2004-10-15 Nokia Corp Menetelmä ja järjestelmä laskuridatan keräämiseksi verkkoelementissä
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1218656A (en) * 1968-03-27 1971-01-06 Int Computers Ltd Improvements in or relating to computer system
US3787673A (en) * 1972-04-28 1974-01-22 Texas Instruments Inc Pipelined high speed arithmetic unit
GB1441458A (en) * 1972-06-28 1976-06-30 Texas Instruments Inc Stored programme data processing for parallel processing of programme segment
IT991096B (it) * 1973-07-10 1975-07-30 Honeywell Inf Systems Calcolatore elettronico con reti funzionali indipendenti per l esecuzione simultanea di opera zioni diverse sugli stessi dati
SE378690B (es) * 1973-12-13 1975-09-08 Ellemtel Utvecklings Ab
SE387763B (sv) * 1975-10-23 1976-09-13 Ellemtel Utvecklings Ab Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt
JPS57162165A (en) * 1981-03-30 1982-10-05 Fanuc Ltd Re-editing system for storage area
US4466061A (en) * 1982-06-08 1984-08-14 Burroughs Corporation Concurrent processing elements for using dependency free code
JPS5932045A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 情報処理装置
US4720779A (en) * 1984-06-28 1988-01-19 Burroughs Corporation Stored logic program scanner for a data processor having internal plural data and instruction streams
US4703481A (en) * 1985-08-16 1987-10-27 Hewlett-Packard Company Method and apparatus for fault recovery within a computing system

Also Published As

Publication number Publication date
FI93908C (fi) 1995-06-12
KR880701912A (ko) 1988-11-07
NO173718C (no) 1994-01-19
SE454920B (sv) 1988-06-06
AU589047B2 (en) 1989-09-28
DE3774119D1 (de) 1991-11-28
NO882196L (no) 1988-05-19
SE8604222L (sv) 1988-04-04
KR920006768B1 (ko) 1992-08-17
US4985826A (en) 1991-01-15
ES2005371A6 (es) 1989-03-01
NO173718B (no) 1993-10-11
TNSN87107A1 (fr) 1990-01-01
NO882196D0 (no) 1988-05-19
WO1988002514A1 (en) 1988-04-07
FI93908B (sv) 1995-02-28
BR8707481A (pt) 1988-12-06
FI882469A0 (fi) 1988-05-25
SE8604222D0 (sv) 1986-10-03
AU8037087A (en) 1988-04-21
DK300888D0 (da) 1988-06-02
PT85810B (pt) 1993-08-31
EP0287600A1 (en) 1988-10-26
FI882469A (fi) 1988-05-25
JPH01500936A (ja) 1989-03-30
DK168415B1 (da) 1994-03-21
EP0287600B1 (en) 1991-10-23
DK300888A (da) 1988-06-02
PT85810A (pt) 1988-11-30
GR871512B (en) 1987-10-01

Similar Documents

Publication Publication Date Title
KR870011524A (ko) 마이크로프로세서칩의 스택프레임캐시
KR940001166A (ko) 반도체 기억장치
GB1523755A (en) Memory access sequence control
MX168943B (es) Metodo y dispositivo para ejecutar dos secuencias de instrucciones en un orden determinado con anticipacion
DE69131186D1 (de) Verfahren zum Steuern eines Pufferspeichers für einen Magnetplattenspeicher
ES2005370A6 (es) Un metodo y un aparato para ejecutar dos secuencias de instrucciones en un orden determinado anticipadamente.
US6144995A (en) Data transfer method for logical computers
KR890007161A (ko) 프로세서-메모리 데이타 전송시에 사용되는 다중-비퍼
JPS6058487B2 (ja) デ−タ処理装置
DE69112516T2 (de) Schnittstellenmodul für Datenübertragung.
MX171367B (es) Interruptores vectoriales de microprocesador
CN113434084B (zh) 一种数据擦除方法、系统、设备以及介质
JPS6152505B2 (es)
KR960016686A (ko) 1칩메모리디바이스
JPH04350741A (ja) 索引順編成ファイルのアクセス高速化方法
EP0349757A2 (en) Apparatus and method for enhanced virtual to real address translation for accessing a cache memory unit
SU680052A1 (ru) Запоминающее устройство
GB1172103A (en) Improvements relating to Data Processing Systems
JPH0337722A (ja) 情報処理装置
JPS61290539A (ja) データ処理装置
JPS6426935A (en) Data processor
JPS62147536A (ja) ソフトウエア動作トレ−ス方式
GB1024360A (en) Data mass memory system
TH23192B (th) อุปกรณ์และวิธีการสำหรับเขียนและอ่านข้อมูล
JPS57187727A (en) Control system for channel buffer memory