NO173718B - Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand - Google Patents

Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand Download PDF

Info

Publication number
NO173718B
NO173718B NO88882196A NO882196A NO173718B NO 173718 B NO173718 B NO 173718B NO 88882196 A NO88882196 A NO 88882196A NO 882196 A NO882196 A NO 882196A NO 173718 B NO173718 B NO 173718B
Authority
NO
Norway
Prior art keywords
sequence
write
execution
address
instruction
Prior art date
Application number
NO88882196A
Other languages
English (en)
Other versions
NO882196L (no
NO173718C (no
NO882196D0 (no
Inventor
Bjoern Rutger Erik Jonsson
Sten Edvard Johnson
Lars-Oerjan Kling
Oleg Avsan
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of NO882196L publication Critical patent/NO882196L/no
Publication of NO882196D0 publication Critical patent/NO882196D0/no
Publication of NO173718B publication Critical patent/NO173718B/no
Publication of NO173718C publication Critical patent/NO173718C/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3851Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824Operand accessing
    • G06F9/3834Maintaining memory consistency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3861Recovery, e.g. branch miss-prediction, exception handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Advance Control (AREA)
  • Communication Control (AREA)
  • Complex Calculations (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Image Input (AREA)
  • Electrotherapy Devices (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)

Description

TEKNISK OMRÅDE.
Den foreliggende oppfinnelse vedrører en fremgangsmåte
og en innretning for å utføre to instruksjonssekvenser i en orden som er bestemt på forhånd, idet utførelsen av henholdsvis den første og annen sekvens innbefatter selektering av leseinstruksjoner som hver inneholder sin leseadresse for henting av datainformasjon som er lagret i en av en flerhet av lagerlokasjoner som er tilgjengelige ved sin adresse i henholdsvis et første og et annet separat lager, såvel som selektering av skriveinstruksjoner som hver inneholder sin skriveadresse og datainformasjon for overføring av denne datainformasjon til en separat lagerlokasjon som er tilegnet den respektive sekvens og er tilgjengelig ved hjelp av skriveadressen, idet de separate lagerlokasjoner for sekvensene blir oppdatert innbyrdes med hensyn til ordenen og med hensyn til de selekterte skrive-instruks joner , og idet den datainformasjon som benyttes i forbindelse med utførelsen av sekvensen som er den annen på grunn av ordenen, på forhånd ikke er garantert uavhengig av den datainformasjon som oppnås i forbindelse med utførelsen av sekvensen som er først på grunn av ordenen.
BAKGRUNNSTEKNIKK.
En triviell, vanlig løsning på det ovenfor angitte in-formasjonsbehandlingsproblem ligger i utførelsen av den sekvens som i henhold til det ovenstående og i det følg-ende blir kalt den annen sekvens, ikke blir startet før utførelsen av den sekvens som i henhold til det ovenstående og det følgende blir kalt den første sekvens, er avsluttet.
Denne trivielle løsning oppnår man som en naturlig nød-vendighet i et databehandlingssystem som styres av en eneste prosessor, slik at sekvensene blir utført én et-
ter én under bruk av hovedlagerlokasjonene som er felles
for begge sekvenser.
Det er kjent å øke databehandlingskapasitet ved parallell utførelse av instruksjonssekvenser. Så lenge som sekvensene er garantert på forhånd, uavhengig av hverandre, oppnår man feilfri parallell drift ved hjelp av såkalt for-hånds-behandling eller multi-behandling, eller også ved hjelp av et ett-prosessor-system som innbefatter i det minste to databehandlingsenheter, idet hver av disse ut-fører sin instruksjonssekvens. Det er kjent å realisere informasjonsbehandling både ved hjelp av et hovedlager som er felles for en flerhet av databehandlingsenheter, og ved hjelp av en flerhet av separate lagre som hver er tilknyttet sin databehandlingsenhet, og blir innbyrdes oppdatert fra tid til annen.
Når der foreligger følsomme instruksjonsfrekvenser som på-virker hverandre, og som derfor må utføres i en forhånds-bestemt orden, blir der benyttet f.eks. i henhold til tidsskriftet "Computer Design", 15. august 1985, side 76 - 81 eller "Balance 8000 System Technical Summary, Sequent Computer Systems, Inc." programmeringsspråk, kompilatorer og sekvensmaskinvare for parallell behandling av innbyrdes uavhengige sekvenser, samtidig som parallell behandling av de følsomme sekvenser blir forhindret.
REDEGJØRELSE FOR OPPFINNELSEN.
Som allerede nevnt innledningsvis vedrører den foreliggende oppfinnelse datainformasjonsbehandling under bruk av to separate lagre, som hver er tillagt sin egen sekvens. Ved den foreslåtte informasjonsbehandling blir begge sekvenser utført i parallell uten at man trenger å ta notis av den orden som blir bestemt på forhånd. Avhengigheten av den annen sekvens i forhold til den første sekvens, blir styrt og den foreskrevne orden oppnår man ved hjelp av en mellomliggende lagringsenhet som innbefatter et hjelpelager og minst en sammenligningskrets.
De adresser som oppnås på grunn av leseinstruksjoner som selekteres under utførelsen av den annen sekvens, blir lagret midlertidig i hjelpelageret. Hver skriveadresse som selekteres under utførelsen av den første sekvens, blir sammenlignet med hver av de leseadresser som er lagret i hjelpelageret. Så lenge som ingen likhet mellom adresser blir bestemt, vil ingen datainformasjon som er avhengig av den datainformasjon som oppnås under utfør-elsen av den første sekvens, bli benyttet under utførel-sen av den annen sekvens. Dersom det under utførelsen av den annen sekvens forekommer at informasjon er trukket ut fra den separate lagerlokasjon som har tilknytning til den annen sekvens, så vil denne informasjon bli kor-rigert i forbindelse med oppdatering på grunn av en skriveoperasjon som har tilknytning til den første sekvens , dvs. dersom de to sekvenser ikke lenger er innbyrdes avhengig av hverandre, vil hjelpelageret bli slettet og instruksjonsselekteringene for den annen sekvens blir startet på nytt. Gjenoppstarting av utførelsen av den annen sekvens finner da sted på et tidspunkt når en første del av sekvensen allerede er utført, og følge-lig foreligger der mindre risiko for at den annen sekvens er avhengig av den gjenværende del av den første sekvens.
Skriveadresser og datainformasjon som oppnås på basis av skriveinstruksjoner som selekteres under utførelsen av den annen sekvens, blir også lagret i hjelpelageret for å gjøre oppdateringen av de separate lagre som har tilknytning til den første sekvens, enklere.
Ved bruken av den foreslåtte informasjonsbehandling oppnår man en økning i databehandlingskapasiteten, dersom utførelsen av den annen sekvens er uavhengig av i det minste de instruksjoner som selekteres ved utførelsens avslutning av den første sekvens. Den økte kapasitet blir dessuten forbedret dersom en selektert adresse blir lagret midlertidig som en leseadresse i hjelpelageret bare på grunn av at denne adresse ikke har forekommet som en skriveadresse tidligere under utførelsen av den annen sekvens, og blir ytterligere forbedret dersom det separate lager som er tillagt den annen sekvens, blir oppdatert i trinn i forbindelse med hver skriveinstruksjon som selekteres under utførelsen av den første sekvens.
De karakteriserende trekk ved oppfinnelsen fremkommer av de vedføyde patentkrav.
KORT OMTALE AV TEGNINGSFIGURENE.
Oppfinnelsen vil nå bli beskrevet i detalj i det følgende under henvisning til de vedføyde tegninger. Figur 1 anskueliggjør to databehandlingsenheter som hver er forbundet med sitt separate lager og en oppdateringsenhet. Figur 2 anskueliggjør i ytterligere detalj enn figur 1 påvirkningen av et separat lager for lesing, skrivning og oppdatering, såvel som en instruksjonslagerinnretning, og en krets for starting og identifisering, som er innlemmet i en databehandlingsenhet. Figur 3 anskueliggjør en mellomliggende lagringsenhet innlemmet i en databehandlingsenhet.
DETALJERT BESKRIVELSE AV EN UTFØRELSESFORM FOR OPPFINNELSEN.
Et databehandlingssystem i henhold til figur 1 innbefatter to separate lagre 1 for lagring av datainformasjon, som blir behandlet av i det minste to databehandlingsenheter 2, som hver er forbundet med sitt separate lager. Hver av databehandlingsenhetene utfører en instruksjonssekvens for styring av tillagte funksjonsenheter (ikke vist på figur 1) under utførelse av tillagte systemfunk-sjoner. Avhengig av hvorvidt databehandlingsenhetene blir styrt av en felles prosessor, eller hvorvidt hver enhet innbefatter en flerhet av prosessorer, oppnår man passende i prinsipp et én- eller multiprosessorsystem, hvor instruksjonssekvensene blir utført, til å begynne med ved hjelp av det separate lager i den lokale sekvens, men i hvilket system hver databehandlingsenhet beordrer en oppdateringsenhet 3 til å oppdatere de gjenværende separate lagre i systemet med hensyn til den orden og de ut-førte skriveinstruksjoner. Et slikt databehandlingssystem innbefatter en flerhet av databehandlingsenheter, og til-hørende separate lagre som innbyrdes blir oppdatert fra tid til annen, og er beskrevet i henhold til kjent tek-nikk, f.eks. i SS-E Granberg<*>s artikkel "APZ 150: A mul-tiprocessor system for the control of transit telephone exchanges" publisert i 1976 av Infotech International Limited, Nicholson House, Maidenhead, Berkshire, England.
Figur 1 viser på en meget forenklet måte, idet det tas hensyn til den foreliggende oppfinnelse, to databehandlingsenheter 2 for utførelse av den ovenfor angitte før-ste og annen instruksjonssekvens i en orden som er bestemt på forhånd. Til forskjell fra en vanlig instruksjonslagerinnretning 4 for selektering, en om gangen, av instruksjoner som er lagret i et instruksjonslager, innbefatter hver databehandlingsenhet et organ 5 som kalles start/identifiserings-krets, for evaluering hvorvidt dens egen sekvens er den første uavhengige eller den annen eventuelle avhengige sekvens, samt en mellomliggende lagerenhet 6. Ved hjelp av den mellomliggende lagerenhet blir oppdateringen av de separate lagre kontrollert, og derved utførelsen av sekvensene i den orden som er bestemt på forhånd. Den mellomliggende lagerenhet, hvis databehandlingsenhet utfører den annen sekvens, lagrer midlertidig de adresser som er innlemmet i instruksjonene, og således overvåker avhengigheten av den annen sekvens i forhold til den første sekvens.
Det blir antydet at datainformasjon blir overført delvis på grunn av skriveinstruksjoner fra instruksjons-lager-innretningene til de tilhørende separate lagre, og delvis på grunn av leseinstruksjoner fra de separate lagre til de tilhørende databehandlingsenheter.
Start/identifiserings-kretsene 5 for databehandlingsenhetene er hver forsynt med en startsignal-utgang, som er forbundet med en startsignalinngang 8 til den annen krets 5. Der er således indikert muligheten for utførelse av begge sekvenser i parallell, noe som er beskrevet i det følg-ende og blir benyttet i den foreslåtte informasjonsbehandling.
Start/identifiserings-kretsen 5 er hver forsynt med en identifikasjonssignalutgang 9, som er forbundet med en første identifikasjonssignalinngang 10 til den mellomliggende lagringsenhet 6 for den annen databehandlingsenhet. Den mellomliggende lagerenhet for en av databehandlingsenhetene er forsynt med en adresseinngang 11
og en skrivemarkeringsinngang 12 for mottagelse av skrive-adresser som er selektert fra instruksjonslagerinnretningen 4 for den annen databehandlingsenhet. De mellomliggende lagerenheter 6 er innbyrdes forbundet via en oppdateringsutgang 13 og en oppdateringsinngang 14.
Figur 2 viser mer utførlig enn figur 1 noen databehand-lingsenhets-detaljer, idet kjennskapen til disse er nød-vendig for å forstå den foreslåtte informasjonsbehandling.
Instruksjonslagerinnretningen 4 innbefatter et instruksjonslager 15 for lagring av en instruksjonssekvens,
som blir lest ut ved hjelp av en selekteringsinnretning 16 fra instruksjonslageret, en instruksjon om gangen,
på grunn av aktiviseringen av en av selekteringsinnret-ningsutgangene.
Sekvensen innbefatter tre instruksjonstyper. Den første type som i det følgende blir betegnet "les instruksjon", som blir identifisert ved en binær "EN" innstilt lese-bitposisjon 17, blir benyttet for beordring av uttrek-king av data fra en lokasjon fra det separate lager 1 forbundet med instruksjonslageret, idet aksess til det separate lager oppnås ved hjelp av en adresse, f.eks. Al, som er lagret i et antall av adressebitposisjoner 18, samtidig som adressen er innlemmet i den lesebitmerkede instruksjon. Lesebitposisjonene 17 og adressebitposisjonene 18 er hver for seg forbundet med en leseaktiviseringsinngang 19 og en adresseringskrets 20 i det separate lager.
Den annen instruksjonstype, som i det følgende er betegnet "skrivinstruksjon", som er identifisert av en "EN" innstilt skrivebitposisjon 21, blir benyttet for å beordre at data, f.eks. D2, blir skrevet inn i en separat lager-lokas jon, idet denne data blir innlemmet i den skrivebit-markerte instruksjon og lagret i en flerhet av databit-posisjoner 22, samtidig som der brukes en adresse, f.eks. A2, som også er innlemmet i den skrivebit-markerte instruksjon og lagret i adressebitposisjonene 18. Skrive-bitposis jonene 21 er forbundet med en skriveaktiviser-ingsinngang 23 for det separate lager.
Den tredje instruksjonstype som er identifisert ved "NULL" innstill bitposisjoner 17 og 21, blir benyttet for beordring av informasjonsbehandling uten lesing fra eller lesing til det separate lager. Bruken av informasjonen, f.eks. Sl, som er lagret i bitposisjonene 18 og 22, som har tilknytning til en tredje type instruksjon, ligger ikke innen-for området av den foreliggende oppfinnelse, men figur 2 illustrerer en første ELLER-port 24 med sine innganger forbundet med bitposisjonene 17 og 21, og sin utgang forbundet med en inverteringsaktiviserende inngang til en første 0G-portinnretning 25, som i en aktivisert tilstand overfører innholdet, f.eks. Sl av bitposisjonene 18 og 22 direkte til databehandlingsenheten.
Start/identifiserings-kretsene 5 for databehandlingsenhetene innbefatter hver for seg andre og tredje ELLER-porter 26 og 27, i henhold til figur 2. Porten 26 har en av sine innganger forbundet med utgangen fra porten 27, hvis innganger er forbundet med den ovenfor angitte startsignalinngang 8, og med en restart-signalutgang 28 for den mellomliggende lagerenhet 6 som er innlemmet i den samme databehandlingsenhet. Databehandlingsenhetene innbefatter hver for seg en startsignalgenerator, som ikke er vist på figur 2, hvis utgang er forbundet via en startterminal 29 med den annen inngang til porten 26, med ovenfor angitte start-signalutgang 7 og med innstillingsinngangen til en første vippe 30, idet en inngang som utgjør den ovenfor angitte identifiseringssignal-inngang 9 som er forbundet med en annen identifiseringssignal-inngang 31 på den lokale mellomliggende lagerenhet 6. En annen vippe 32 har sin inn-stillingsinngang forbundet med utgangen fra porten 27 og sin utgang forbundet med en tredje identifiseringssignal-inngang 33 til den lokale mellomliggende lagerenhet 6.
I sin påvirkede tilstand selekterer porten 26 en instruksjon av den tredje type, som er en startinstruksjon med innholdet Sl, på grunn av hvilket databehandlingsenhet-
en starter den tilhørende instruksjonssekvens-utførelse ved hjelp av sin selekteringsinnretning 16. Det antas at sekvensen lagret i instruksjonslageret 15 blir avsluttet i forbindelse med aktiviseringen av en selekteringsinnretning-utgang 34, som er forbundet med tilbakestillings-inngangene til vippene 30 og 32.
Utførelse av den første sekvens blir startet ved hjelp
av den lokale startsignalgenerator. Følgelig vil en binær "EN" på utgangen fra den første vippe 30 indikere at instruksjonsselekteringene tilknyttet den lokale sekvens er i virksomhet, og at den lokale sekvens er den første sekvens. En binær "EN" på utgangen fra den annen vippe 32 indikerer at instruksjonsselekteringene som har tilknytning til den lokale sekvens, er i virksomhet, og at den lokale sekvens er den annen sekvens. I henhold til oppfinnelsen vil instruksjoner for begge sekvenser bli selektert i parallell, noe som oppnås f.eks. ved hjelp av en overføring av et startsignal fra startsignalut-gangen 7 som har tilknytning til den første sekvens,
til startsignalLnngangen 8 som har tilknytning til den annen sekvens.
Leseadressene og skriveadressene som er selektert fra in-struks jons lageret 15, blir overført via terminaler 35 - 37 til den mellomliggende lagerenhet 6 for databehandlingsenheten. Figur 2 anskueliggjør den ovenfor angitte iden-tif ikasjonssignal-inngang 10 og skriveadresse-inngangene 11 - 12 til den mellomliggende lagringsenhet, og en førs-te styreterminal 38 som er forbundet med utgangen fra den første ELLER-port 24.
Til slutt er der vist vanlige oppdateringsfunksjoner på figur 2 ved hjelp av stiplede kommunikasjonslinjer. Oppdateringsenheten 3 er forsynt med kommandoterminaler 39
og 40. Oppdateringskommando-signaler og oppdateringsadresser blir sendt i parallell via terminaler, henholdsvis 39 og 40. På grunn av en oppdateringskommando som oppnås fra en av de mellomliggende lagringsenheter, vil oppdateringsenheten overføre kommandosignalet til det lokale separate lager med sin les-aktiviseringsinngang 19, og til skriveaktiviserings-inngangen 23 hos det annet separate lager, samtidig som oppdateringsenheten overfører den adresse som har tilknytning til oppdater-ingskommandoen til adresserings-kretsene 20 for de separate lagre. Der oppnås således en dataoverføring fra det lokale separate lager via oppdateringsenheten til det annet separate lager.
Figur 3 illustrerer en mellomliggende lagerenhet som innbefatter et hjelpelager 41. Sistnevnte omfatter kolonner for midlertidig eller mellomliggende lagring av leseadresser og skriveadresser som er overført via terminalene 35 - 37, idet kolonnene er selektert for skriving, lesing og sletting ved hjelp av en skander-ingsinnretning 42. Det vil senere bli beskrevet hvor-
dan hjelpelageret blir slettet når den tilhørende in-struks jonssekvens til slutt blir utført.
Frontkanten av en skanderingspuls som er sendt fra en fjerde ELLER-port 43 innstiller skanderingsinnretningen til null. Aksess til hjelpelagerkolonnene oppnår man ved hjelp av frontkantene av trinnpulser som blir fremskaffet ved hjelp av en trinngenerator 44, og overført via en aktivisert trinn-OG-port 45 til en trinnterminal 46 for skanderingsinnretningen. Trinnpulsene blir også sendt til en les-aktiviseringsterminal 47, noe som resulterer i at kolonneinnholdet blir lest et og et.
Den mellomliggende lagerenhet i henhold til figur 3, innbefatter en første NELLER-port 48, som har sine innganger innrettet for å motta skrivemarkeringer og lesemarkering-er som midlertidig er lagret i skrivebitposisjoner 19 og lesebitposisjoner 50 hos hjelpelageret, og med sin inverterende utgang forbundet via en stop-ELLER-port 51 med en inverterende utgang fra trinn-OG-porten 45 og med den første inngang til en første og en annen OG-styreport 52 og 53, idet utgangene fra disse er forbundet med ELLER-porten 43. Styreporten 52 har sin annen inngang forbundet med en tredje OG-styreport 54, hvis innganger er forbundet med den ovenfor angitte identifikasjonssignal-inngang 33 og styreterminal 38.
Følgelig vil skanderingspulser bare bli fremskaffet i den mellomliggende lagerenhet innbefattet i databehandlingsenheten som utfører den annen sekvens. En skanderingsoperasjon blir beordret med selektering av en lesinstruksjon eller en skriveinstruksjon. Et opphold i trinn-utøvelsen oppnår man når en ikke-opptatt kolonne blir lest, dvs. en kolonne som hverken er merket med skriv eller les. En betingelse for oppstart av skandering er at den foregående trinn-utøvelse er blitt avsluttet.
Den første NELLER-port 48 er forbundet med en skriv-aktiviseringsinngang 55 til skanderingsinnretningen. Det er antatt at en skrivinstruksjon med tilhørende adresse A3 og en lesinstruksjon med tilhørende adresse A4 utgjør de første og andre instruksjoner for den annen sekvens ret-tet mot det tilhørende separate lager, idet skriv/les-adressene for disse instruksjoner er lagret midlertidig på den angitte måte i de første og andre kolonner for hjelpelageret, samtidig som disse kolonner har bitposisjoner 49 og 50 som blir instilt til null før respektiv lagring.
Styreporten 53 har sin annen inngang forbundet med en fjerde OG-styreport 56, med den første inngang forbundet med den ovenfor angitte første identifikasjonsinngang 10, og med sin annen inngang forbundet via den ovenfor angitte skrivemarkerings-inngang 12 til skrive-bit posisjonene 21 i instruksjonslageret 15 som lagrer den første sekvens. En skanderingsoperasjon blir således også kommandert for den annen sekvens, sin mellomliggende lagringsenhet ved selektering av en skriveinstruksjon som har tilknytning til den første sekvens. Tidtager-fre-kvensen for trinn-generatoren 44 antar man er tilstrekke-lig høy i forhold til instruksjonsselekteringshastig-heten, til at alle skanderingsoperasjoner som komman-deres via styreportene 54 og 56, vil ha tid til å bli utført.
Den mellomliggende lagerenhet innbefatter en første sammenligningskrets 57, med en utgang som blir aktivisert når der foreligger likhet mellom den adresse som oppnås via terminalen 37 fra instruksjonslageret 15, og en. av adressene lest fra hjelpelager-adressebitposisjonene 58 under en skanderingsoperasjon. En femte OG-styreport 59 har sin utgang forbundet med en stopp-ELLER-port 51, idet den første inngang er forbundet med sammenligningskretsen 57 og den annen inngang er innrettet til å motta de skrivemarkeringer som er midlertidig lagret i hjelpelager-skrive-bitposisjonene 49. Det oppnås således at en skanderings-operas jon blir stoppet dersom en les-adresse eller skrive-adresse valgt fra instruksjonslageret stemmer overens med en mellomlagret skriveadresse.
Det er antatt at selekteringen av les-instruksjonen med tilhørende adresse A4 blir gjentatt for første gang etter selektering av et antall av instruksjoner (ikke vist på figur 3) med adresser forskjellige fra A3 og A4. Det oppnås at selekteringen gjentatt for første gang ikke resulterer i en skanderingsstopp på grunn av den adresselikhet som blir bestemt ved den første sammenligningskrets 57, slik at les-instruksjonen som repeteres for en første gang, blir mellomlagret for annen gang i en kolonne hvis bitposisjoner 49 og 50 ble tidligere innstilt på "null". Den annen sekvens sine les-instruksjoner med tilhørende adresse Ax blir kalt første kategori-instruksjoner dersom de blir selektert før den samme adresse Ax forekommer i den annen sekvens i forbindelse med selekteringen av en skriveinstruksjon.
Det antas at en skriveinstruksjon med tilhørende adresse A4 blir selektert etter selektering av den ovenfor angitte les-instruksjon gjentatt for første gang, og etter selektering av en flerhet av instruksjoner (ikke vist på figur 3) med adresser forskjellige fra A3 og
A4. Det oppnås således at skriveinstruksjonen her
blir mellomlagret i en tidligere ikke-opptatt kolonne. Man antar videre at selekteringen av les-instruksjonen med tilhørende adresse A4, blir gjentatt for en annen gang etter selektering av den nevnte skrive-instruksjon med adressen A4. Man oppnår en skanderingsstopp i forbindelse med avlesing av den mellomlagrede skrive-in-struks jon med adressen A4, men ingen les-markering blir utført i bitposisjon 50. Les-instruksjonen med tilhørende adresse A4 blir repetert for annen gang og utgjør da en annen kategori-instruksjon, hvis tilhør-ende adresse ikke blir midlertidig lagret i hjelpelageret .
Den midlertidige eller mellomliggende lagerenhet hos en av databehandlingsenhetene innbefatter en annen sammen-ligningsenhet 60, hvis utgang blir påvirket ved likhet mellom den adresse som overføres via den ovenfor angitte adresseinngang 11, idet denne adresse blir selektert fra adressebit-posisjonene 18, som er innlemmet i instruksjonslageret 15 hos den annen databehandlingsenhet, og mellom en av de adresser som leses ut fra adressebit-posisjonene 58 hos hjelpelageret under en skanderingsoperasjon. Den annen sammenligningskrets er forbundet med den første inngang til en sjette OG-styreport 61, hvis annen inngang er forbundet med den ovenfor omtalte styreport 56, og hvis utgang er forbundet med en første inngang til en syvende OG-styreport 62. Utgangen fra styreporten 62 som på sin annen inngang mottar les-markeringene som er midlertidig lagret i hjelpelager-bitposisjonene 50, utgjør den ovenfor nevnte gjenstarting-signalutgang 28, og er forbund-
et med en slette-ELLER-port 63. Denne ELLER-port 27
som er vist på figur 2, mottar et gjenstarting-signal fra en aktivisert styreport 62. Skanderingsinnretning-
en 42 mottar fra en aktivisert slette-ELLER-port 6 3 en slettekommandopuls på grunn av hvilken all adressein-formasjon som er midlertidig lagret i hjelpelageret øyeblikkelig blir kansellert.
Det oppnås at en sletting av hjelpelageret og en gjen-start av utførelsen av den annen sekvens blir utført dersom en midlertid lagret les-instruksjon av første kategori blir påtruffet, hvor den tilhørende adresse for denne instruksjon stemmer overens med den adresse som har tilknytning til en skriveinstruksjon som er selektert under utførelsen av den første sekvens. Slet-tingen er nødvendig fordi den tilhørende databehandlingsenhet har mottatt datainformasjon fra sitt sepa-
rate lager på grunn av den påtrufne førstekategori-instruksjon som lageret ikke vil ha mottatt dersom opp-merksomheten til stadighet ville vært konsentrert med hensyn til den orden som skal bestemmes på forhånd,
dvs. dersom instruksjonene i den første og annet se-
kvens ikke var blitt selektert i parallell.
Den midlertidige lagerenhet innbefatter en annen NELLER-port 64 som har innganger forbundet med de ovenfor omtalte identifikasjons-signalinnganger 10 og 33, og med en inverterende utgang forbundet med ELLER-porten 43. Når selekteringene av de første og annen sekvenser blir avsluttet, blir en skanderingsoperasjon kommandert, selv om skanderingen er uten resultat i den mellomliggende lagerenhet innbefattet i databehandlingsenheten som har utført den første sekvens. En åttende OG-styreport 65 har sine innganger forbundet med NELLER-portene 48 og 64, og sin utgang forbundet med slette-ELLER-porten 63. En slettekommandopuls oppnår man når skanderingsoperasjonen som ble startet av NELLER-porten 64 blir avsluttet.
Under den sistnevnte skanderingsoperasjon vil mellom-lagerenheten for den annen sekvens fremskaffe oppdater-ingsinformasjon som omfatter alle skrive-adresser som er selektert og lagret midlertidig under utøvelsen av den annen sekvens. Skrive-markeringene som er lest ut fra hjelpelager-bitposisjonene 49, blir mottatt av en niende OG-styreport 66 som har sin annen inngang forbundet med NELLER-porten 64, og sin utgang forbundet via en oppdaterings-ELLER-port 6 7 til den ovenfor nevnte kommandoterminal 39 hos oppdateringsenheten 3. De oppdateringsadresser som er lest ut fra hjelpelager-adressebitposisjonene 58, blir overført ved hjelp av en annen OG-portinnretning 68 som har sin aktiviserende inngang forbundet med utgangen fra styreporten 66, via en ELLER-portinnretning 69, til den ovenfor nevnte kommandoterminal 40 for oppdateringsenheten 3.
En tiende OG-styreport 70 med sin første inngang som mottar skrive-markeringene som er midlertidig lagret i bitposisjonene 49 av hjelpelageret har sin annen inngang forbundet med utgangen fra styreporten 61, og utgangen utgjør den ovenfor angitte oppdateringsutgang 13 forbundet med den tredje inngang til stopp-ELLER-porten 51. Man oppnår at skanderingsoperasjonen som ble startet av aktiviseringen ved styreporten 56, blir stoppet dersom likhet blir bestemt ved hjelp av den annen sammenligningskrets 60, nemlig mellom en skrive-adresse som er selektert under utøvelsen av den første sekvens, og en av de skrive-adresser som er midlertidig lagret i hjelpelageret under utførelsen av den annen sekvens.
I den mellomliggende lagerenhet som vist på figur 3, omfatter den endelig en ellevte OG-styreport 71 som har sin første inngang forbundet med den ovenfor angitte identifi-serings-signalinngang 31, som får sin annen inngang aktivisert ved den bakre flanke av en puls som er forbundet med terimalen 36, samtidig som den tredje inngang blir invertert, og utgjør den ovenfor angitte oppdateringsinngang 14, og som har sin utgang forbundet med oppdaterings-ELLER-porten 67, og med aktiviseringsinngangen til en tredje OG-portinnretning 72 med sin inngang forbundet med mellomlagringsenhet-terminalen 37 og med sin utgang forbundet med ELLER-portinnretningen 69. ELLER-porten 67 og ELLER-portinnretningen 69 for den mellomliggende lagerenhet som er tilegnet den første sekvens, vil føl-gelig overføre som oppdatert informasjon en skrive-adresse som er selektert under utførelsen av den første sekvens og innlemmet i denne sekvens, hvis ikke skriveadressen blir midlertidig lagret i hjelpelageret som er tillagt den annen sekvens.
Om f.eks. data blir skrevet inn i et separat lager med lokasjon som er tilgjengelig ved hjelp av adressen A3, og tillagt den første sekvens, så ville det være feil å oppdatere den annen sekvens sitt separate lager fordi, i henhold til hva som er antatt ovenfor, denne skrive-adresse A3 tidligere er blitt midlertidig lagret i hjelpelageret for den annen sekvens. På den annen side, dersom det er et spørsmål om oppdatering på grunn av en skrive-instruksjon med adressen A4 innlemmet i den første sekvens, og dersom det er antatt i henhold til det ovenstående at denne adresse A4 tidligere er blitt midlertidig lagret i den annen sekvens sitt hjelpelager, delvis som tilhørende en første kategori les-instruksjon, og delvis som tilhøren-de en skrive-instruksjon, vil innholdet i hjelpelageret bli slettet når man blir konfrontert med les-adressen A4. Styreporten 70 i den mellomliggende lagerenhet for den annen sekvens vil derfor ikke bli aktivisert, slik at kor-rekt oppdatering på den måte som er omtalt ovenfor, i forbindelse med den annen sekvens sitt separate lager blir utført ved hjelp av styreporten 71 i den første sekvens sin mellomliggende lagerenhet, og under bruken av adressen A4.
I henhold til en fremgangsmåte for midlertidig lagring
og oppdatering, som ikke er vist på tegningen, vil den første sekvens skrive-adresser og den første sekvens skrive-instruksjoner, dvs. skrive-adresser og tilhør-
ende datainformasjon bli midlertidig lagret i det respektive hjelpelager. Sammenligningen mellom hver av de midlertidig lagrede skrive-adresser som har tilknytning til den første sekvens, og hver av de midlertidig lagerede les-adresser som har tilknytning til den annen sekvens, utføres i parallell med oppdatering av den annen sekvens sitt separate lager når den første sekvens sine instruksjonsselekteringer er avsluttet, idet gjen-startingen av den annen sekvens sin utførelse blir kommandert på grunn av adresselikhet som blir bestemt ved sammenligning. Oppdateringen av det separate lager som har tilknytning til den første sekvens, utføres ved hjelp av de midlertidig lagrede skrive-instruksjoner som har tilknytning til den annen sekvens, når den annen se-
kvens sine instruksjonsselekteringer blir avsluttet.
Ved hjelp av den sistnevnte fremgangsmåte for midlertidig lagring og oppdatering, oppnår man en økning i databehandlingskapasitet ved hjelp av den riktige ut-førelse av begge sekvenser i parallell, bare dersom utførelsen av den annen sekvens ikke må gjenstartes.
Som en total virkning oppnår man ved hjelp av de mellomliggende lagerenheter for databehandlingsenhetene at den første og annen sekvens tilslutt blir utført uten feil i den orden som er bestemt på forhånd, til tross for at utførelsen av begge sekvenser til å begynne med er kommandert for utførelse i parallell.

Claims (4)

1. Fremgangsmåte for å utføre to instruksjonssekvenser i en orden som er bestemt på forhånd, idet utførelsen av henholdsvis den første og annen sekvens innbefatter selektering av leseinstruksjoner som hver inneholder sin leseadresse for henting av datainformasjon som er lagret i en av en flerhet av lagerlokasjoner som er tilgjengelige ved sin adresse i henholdsvis et første og et annet separat lager, såvel som selektering av skriveinstruksjoner som hver inneholder sin skriveadresse og datainformasjon for overføring av denne datainformasjon til en separat lagerlokasjon som er tilegnet den respektive sekvens og er tilgjengelig ved hjelp av skriveadressen, idet de separate lagerlokasjoner for sekvensene blir oppdatert innbyrdes med hensyn til ordenen og med hensyn til de selekterte skrive-instruks joner , og idet den datainformasjon som benyttes i forbindelse med utførelsen av sekvensen som er den annen på grunn av ordenen, på forhånd ikke er garantert uavhengig av den datainformasjon som oppnås i forbindelse med utførelsen av sekvensen som er først på grunn av ordenen, karakterisert ved trinnene a) å utføre instruksjonene i begge sekvenser parallelt uten hensyn til ordenen, b) å lagre midlertidig en adresse som oppnås på grunn av en les-instruksjon som blir selektert under utførelsen av den annen sekvens, dersom denne adresse tidligere ikke er blitt selektert i forbindelse med utførelsen av de skrive-instruks joner som vedrører den annen sekvens, c) å utføre en sammenligning mellom den midlertidig lagrede les-adresse og hver av skrive-adresser oppnådd på grunn av utførelsen av de skrive-instruksjoner som tilhører den første sekvens, og d) å gjenstarte utførelsen av den annen sekvens dersom det blir bestemt en adresselikhet ved nevnte sammenligning.
2. Fremgangsmåte som angitt i krav 1, karakterisert ved de ytterligere trinn a) å lagre midlertidig en skrive-adresse som oppnås på grunn av en skrive-instruksjon som blir selektert under utførelsen av den annen sekvens, b) å utføre en oppdateringssammenligning mellom den midlertidig lagrede skrive-adresse og hver av de skrive-adresser som blir selektert under utførelsen av den første sekvens, c) å oppdatere det annet separate lager i forbindelse med hver utførelse av en skrive-instruksjon som har tilknytning til den første sekvens, dersom det ikke blir bestemt noen likhet ved nevnte oppdateringssammenligning, og d) å forhindre en oppdatering av det annet separate lager dersom adresselikhet blir bestemt ved nevnte oppdateringssammenligning .
3. Apparat for å utføre, i henhold til krav 1, to instruksjonssekvenser i en orden som er bestemt på forhånd, innbefattende en første startkrets (7, 26, 29) for oppstarting av utførelsen av den sekvens som er først på grunn av ordenen, og henholdsvis en første og annen instruksjonslagerinnretning (4) for lagring av den sekvens som er henholdsvis den første og annen på grunn av ordenen og for selektering av de lagrede instruksjoner én om gangen, forbundet med henholdsvis et første og annet separat lager (1, 20), hvis lagerlokasjoner er tilgjengelige for lesing/- skriving av datainformasjon ved hjelp av les/skrive-adresser som er selektert fra les/skrive-adressebitposisjoner (17, 18, 21) i den tilhørende instruksjonslagerinnretning, idet det foreligger en oppdateringsenhet (3) for innbyrdes oppdagering av de separate lagerlokasjoner for sekvensene med hensyn til orden og med hensyn til de selekterte skrive-instruks joner , samtidig som datainformasjon blir benyttet i forbindelse med utførelsen av den annen sekvens, hvor nevnte informasjon ikke er garantert på forhånd å være uavhengig av den datainformasjon som oppnås i forbindelse med utførelsen av den første sekvens, karakterisert ved at apparatet innbefatter a) en annen startkrets (8, 28, 27) for oppstarting av den annen sekvens, med sin første aktiviserende inngang (8) forbundet med nevnte første startkrets, b) en hjelpelagerenhet (41, 42) som ved sin inngangsside er forbundet med en annen instruksjonslagerinnretning og innbefattende les-adressebitposisjoner (50, 58) for midlertidig lagring av en adresse som oppnås på grunn av en les-instruksjon som selekteres under utførelsen av den annen sekvens, dersom denne adresse ikke tidligere er selektert i forbindelse med utførelsen av skrive-instruksjonene for den annen sekvens, og c) en sammenligningskrets (56, 60, 61, 62) som har sine første sammenligningsterminaler (11, 12) forbundet med skrive-adressebitposisjonene (18, 21) for den første instruksjonslagerinnretning, og som har sine andre sammenligningsterminaler forbundet med nevnte les-adressebitposisjoner (50, 58) for hjelpelagerenheten, og som har sin utgang (28) forbundet med en annen aktiviserende inngang til den annen startkrets, samtidig som utgangen blir aktivisert ved overensstemmelse mellom de adresser som blir mottatt av sammenligningsterminalene.
4. Apparat som angitt i krav 3, karakterisert ved at hjelpelagerenheten innbefatter skrive-adressebitposisjoner (49, 58) for midlertidig lagring av en adresse som oppnås på grunn av en skrive-instruksjon som blir selektert under utførelsen av den annen sekvens, at apparatet også innbefatter en oppdateringssammenstil-lingskrets (56, 60, 61, 70) som har sine første sammenligningsterminaler (11, 12) forbundet med skrive-adressebitposisjonene (18, 21) for den første instruksjonslagerinnretning, og som har sine andre sammenligningsterminaler forbundet med nevnte skrive-adressebitposisjoner (49, 58) for hjelpelagerenheten, og som har sin utgang innrettet til å utsende et første og henholdsvis andre tilstands-logikkoppdateringssig-nal på grunn av henholdsvis ulikhet og likhet mellom de adresser som blir mottatt på oppdateringssammenligningster-minalene, og at apparatet ytterligere innbefatter en oppdaterings-styrekrets (67, 69, 71, 72) som blir aktivisert og deaktivisert ved mottakelse av henholdsvis det første og det annet status-oppdateringssignal, som har sine inngangs-terminaler forbundet med skrive-adressebitposisjonene (18, 21) for den første instruksjonslagerinnretning, og som har sine utgangsterminaler (39, 40) forbundet med oppdateringsenheten (3) .
NO882196A 1986-10-03 1988-05-19 Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand NO173718C (no)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE8604222A SE454920B (sv) 1986-10-03 1986-10-03 Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instruktionssekvenser medelst separatminnen
PCT/SE1987/000438 WO1988002514A1 (en) 1986-10-03 1987-09-28 Method and device to execute two instruction sequences in an order determined in advance

Publications (4)

Publication Number Publication Date
NO882196L NO882196L (no) 1988-05-19
NO882196D0 NO882196D0 (no) 1988-05-19
NO173718B true NO173718B (no) 1993-10-11
NO173718C NO173718C (no) 1994-01-19

Family

ID=20365823

Family Applications (1)

Application Number Title Priority Date Filing Date
NO882196A NO173718C (no) 1986-10-03 1988-05-19 Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand

Country Status (17)

Country Link
US (1) US4985826A (no)
EP (1) EP0287600B1 (no)
JP (1) JPH01500936A (no)
KR (1) KR920006768B1 (no)
AU (1) AU589047B2 (no)
BR (1) BR8707481A (no)
DE (1) DE3774119D1 (no)
DK (1) DK168415B1 (no)
ES (1) ES2005371A6 (no)
FI (1) FI93908C (no)
GR (1) GR871512B (no)
MX (1) MX168943B (no)
NO (1) NO173718C (no)
PT (1) PT85810B (no)
SE (1) SE454920B (no)
TN (1) TNSN87107A1 (no)
WO (1) WO1988002514A1 (no)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE454921B (sv) * 1986-10-03 1988-06-06 Ellemtel Utvecklings Ab Sett och anordning for att i en pa forhand avgjord ordningsfoljd exekvera tva instuktionssekvenser
US5280615A (en) * 1990-03-23 1994-01-18 Unisys Corporation Out of order job processing method and apparatus
JP2786574B2 (ja) * 1992-05-06 1998-08-13 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータ・システムにおける順不同ロード動作の性能を改善する方法と装置
GB9305263D0 (en) * 1993-03-15 1993-05-05 Univ Westminster Parrallel computation
JPH07334372A (ja) * 1993-12-24 1995-12-22 Seiko Epson Corp エミュレートシステム及びエミュレート方法
JP4160705B2 (ja) * 1999-10-15 2008-10-08 富士通株式会社 プロセッサ及びプロセッサシステム
FI114428B (fi) * 2001-12-13 2004-10-15 Nokia Corp Menetelmä ja järjestelmä laskuridatan keräämiseksi verkkoelementissä
US20060036826A1 (en) * 2004-07-30 2006-02-16 International Business Machines Corporation System, method and storage medium for providing a bus speed multiplier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1218656A (en) * 1968-03-27 1971-01-06 Int Computers Ltd Improvements in or relating to computer system
US3787673A (en) * 1972-04-28 1974-01-22 Texas Instruments Inc Pipelined high speed arithmetic unit
GB1441458A (en) * 1972-06-28 1976-06-30 Texas Instruments Inc Stored programme data processing for parallel processing of programme segment
IT991096B (it) * 1973-07-10 1975-07-30 Honeywell Inf Systems Calcolatore elettronico con reti funzionali indipendenti per l esecuzione simultanea di opera zioni diverse sugli stessi dati
SE378690B (no) * 1973-12-13 1975-09-08 Ellemtel Utvecklings Ab
SE387763B (sv) * 1975-10-23 1976-09-13 Ellemtel Utvecklings Ab Anordning vid ett datorminne for att mojliggora en successiv forflyttning under drift av ett ledigt minnesfelt
JPS57162165A (en) * 1981-03-30 1982-10-05 Fanuc Ltd Re-editing system for storage area
US4466061A (en) * 1982-06-08 1984-08-14 Burroughs Corporation Concurrent processing elements for using dependency free code
JPS5932045A (ja) * 1982-08-16 1984-02-21 Hitachi Ltd 情報処理装置
US4720779A (en) * 1984-06-28 1988-01-19 Burroughs Corporation Stored logic program scanner for a data processor having internal plural data and instruction streams
US4703481A (en) * 1985-08-16 1987-10-27 Hewlett-Packard Company Method and apparatus for fault recovery within a computing system

Also Published As

Publication number Publication date
TNSN87107A1 (fr) 1990-01-01
GR871512B (en) 1987-10-01
ES2005371A6 (es) 1989-03-01
SE454920B (sv) 1988-06-06
FI93908B (sv) 1995-02-28
AU8037087A (en) 1988-04-21
PT85810A (pt) 1988-11-30
BR8707481A (pt) 1988-12-06
KR920006768B1 (ko) 1992-08-17
SE8604222D0 (sv) 1986-10-03
KR880701912A (ko) 1988-11-07
JPH01500936A (ja) 1989-03-30
MX168943B (es) 1993-06-15
NO882196L (no) 1988-05-19
FI93908C (fi) 1995-06-12
DE3774119D1 (de) 1991-11-28
FI882469A0 (fi) 1988-05-25
US4985826A (en) 1991-01-15
DK300888A (da) 1988-06-02
SE8604222L (sv) 1988-04-04
DK300888D0 (da) 1988-06-02
NO173718C (no) 1994-01-19
EP0287600B1 (en) 1991-10-23
EP0287600A1 (en) 1988-10-26
AU589047B2 (en) 1989-09-28
NO882196D0 (no) 1988-05-19
FI882469A (fi) 1988-05-25
DK168415B1 (da) 1994-03-21
WO1988002514A1 (en) 1988-04-07
PT85810B (pt) 1993-08-31

Similar Documents

Publication Publication Date Title
US4344134A (en) Partitionable parallel processor
EP0444544B1 (en) Updating or restoring method for stored data groups and system executing same
JPS63108434A (ja) デジタル・データ処理装置の読取専用メモリのプログラム修正装置
NO802759L (no) Multiprogrammert databehandlingssystem.
US4127768A (en) Data processing system self-test enabling technique
JPS59502158A (ja) 仮想メモリデータプロセッサ及びそのアクセス誤り回復方法
NO173718B (no) Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand
JPS5958547A (ja) マイクロプログラム制御装置のエラ−処理方式
EP0550283A2 (en) Invoking hardware recovery actions via action latches
US5146569A (en) System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension
DK168135B1 (da) Fremgangsmaade til udoevelse af to instruktionssekvenser i en paa forhaand fastlagt raekkefoelge
US4884195A (en) Multiprocessor system for loading microprograms into a RAM control store of a bus controller
US5173903A (en) Method for performing quality logic tests on data processing systems by sequentially loading test microinstruction programs and operating microinstruction programs into a single control store
NO173207B (no) Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand
US5283881A (en) Microcoprocessor, memory management unit interface to support one or more coprocessors
JPH0319582B2 (no)
JPS61195444A (ja) コンピユ−タシステム
CA2128595C (en) Shared memory with benign failure modes
JPH1132043A (ja) フレームリレー交換機の試験方式
JPS6325372B2 (no)
JPS6231386B2 (no)
JPH07295885A (ja) データ処理装置
JPH0731639B2 (ja) 磁気デイスク制御装置
JPH01199231A (ja) マイクロプログラム変更装置
JPH03164847A (ja) データ処理用端末機

Legal Events

Date Code Title Description
MM1K Lapsed by not paying the annual fees

Free format text: LAPSED IN MARCH 2001