KR980010753A - 마이크로컴퓨터 장치 - Google Patents

마이크로컴퓨터 장치 Download PDF

Info

Publication number
KR980010753A
KR980010753A KR1019960028509A KR19960028509A KR980010753A KR 980010753 A KR980010753 A KR 980010753A KR 1019960028509 A KR1019960028509 A KR 1019960028509A KR 19960028509 A KR19960028509 A KR 19960028509A KR 980010753 A KR980010753 A KR 980010753A
Authority
KR
South Korea
Prior art keywords
transmission data
watchdog timer
microcomputer
internal interrupt
interrupt
Prior art date
Application number
KR1019960028509A
Other languages
English (en)
Other versions
KR100378864B1 (ko
Inventor
아키히로 에노모토
히데오 아라이
Original Assignee
이시이 쇼주
가부시키가이샤 간세이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시이 쇼주, 가부시키가이샤 간세이 filed Critical 이시이 쇼주
Priority to KR1019960028509A priority Critical patent/KR100378864B1/ko
Publication of KR980010753A publication Critical patent/KR980010753A/ko
Application granted granted Critical
Publication of KR100378864B1 publication Critical patent/KR100378864B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy
    • G06F11/0754Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은, 내부 인터럽트가 발생되는 주기가 짧은 경우에는 슬립모드에서의 소비전류의 억제효과가 현저하게 나타나지 않는 과제를 해결하기 위한 것이다.
워치독타이머로 공급하는 복수 비트의 송신데이터를 생성하는 송신데이터 생성회로와, 상기 송신데이터를 시리얼하게 상기 워치독타이머로 송신하는 시리얼 통신회로와, 슬립모드가 선택되었을 때에 상기 송신데이터내의 소정의 비트 위치의 데이터가 상기 워치독타이머로 송신되면 내부 인터럽트를 발생시키는 인터럽트 발생회로와, 상기 발생한 내부 인터럽트에 의해 일시적으로 웨이크하여 소정의 동작을 행하는 간헐동작수단을 갖춘다.

Description

마이크로컴퓨터 장치
제1도는 본 발명의 실시형태 1에 의한 마이크로컴퓨터 장치의 구성을 나타내는 블럭다이어그램이다.
제2도는 본 발명의 실시형태 1에 의한 마이크로컴퓨터 장치의 통상동작모드를 나타내는 플로우차트이다.
제3도는 본 발명의 실시형태 1에 의한 마이크로컴퓨터 장치의 하드웨어에 의해 구성되는 내부 인터럽트 발생회로의 동작을 나타내는 플로우차트이다.
제4도는 본 발명의 실시형태 1에 의한 마이크로컴퓨터 장치의 슬립모드시에 내부 인터럽트 발생회로를
발생시키는 내부 인터럽트 신호에 의한 웨이크업 기능의 간헐동작을 나타내는 플로우차트이다.
제5도는 본 발명의 실시형태 1에 의한 마이크로컴퓨터 장치의 내부 인터럽트 발생과정을 나타내는 타이밍 차트이다.
제6도는 종래의 마이크로컴퓨터 장치의 구성을 나타내는 블럭다이어그램이다.
제7도는 종래의 마이크로컴퓨터 장치의 통상동작모드를 나타내는 플로우차트이다.
제8도는 종래의 마이크로컴퓨터 장치의 슬립모드시의 내부 인터럽트 신호에 의한 웨이크업 기능의 간헐동작을 나타내는 플로우차트이다.
제9도는 종래의 마이크로컴퓨터 장치의 내부 인터럽트의 발생과정을 나타내는 타이밍 차트이다.
* 도면의 주요부분에 대한 부호의 설명
11:마이크로컴퓨터(모드선택수단, 송신데이터 생성수단, 간헐동작수단)
12:내부 인터럽트 발생회로(시리얼 통신회로, 인터럽트 발생회로)
13:워치독타이머(watch-dog timer) 14:통신데이터 레지스터
15:이그니션 스위치(ignition switch)
[산업상 이용분야]
본 발명은 예를 들면 차량에 장착되는 시계가 붙은 에어컨 혹은 세계가 붙은 외부온도계 등과 같이 이그니션(IGN) 스위치가 오프(OFF)시에도 시계 등의 동작이 필요한 마이크로컴퓨터에 관한 것으로, 특히 간헐동작시의 소비전류를 억제할 수 있는 마이크로컴퓨터 장치에 관한 것이다.
[종래의 기술]
제6도는 웨이크업(wakeup)기능을 갖는 예를 들면, 차량용 종래의 마이크로컴퓨터 장치의 구성을 나타내는 블럭다이어그램이다. 도면에서 1은 마이크로컴퓨터, 2는 마이크로컴퓨터에 탑재되러 있는 타이머, 3은 마이크로컴퓨터(1)의 동작을 감시하는 워치독타이머, 4는 마이크로컴퓨터로 입력되는 입력 데이터로서 도시되지 않은 이그니션스위치의 접점신호(接点信號)도 포함되어 있다. 5는 마이크로컴퓨터(1)에서 처리한 표시출력에 의한 각종 데이터를 표시하는 표시기이다.
다음에, 동작에 관하여 설명한다. 이 마이크로컴퓨터 장치는 차량 배터리의 전력공급능력이 유지되는 한 전력이 공급되어, 이그니션 스위치의 오프(OFF)상태에서는 슬립모드에 있으며, 웨이크업 기능에 의하여 간헐적으로 동작하여 상기 이그니션 스위치의 오프상태에서의 소비전력을 낮게 억제한다. 제7도 혹은 제8도는 이러한 마이크로컴퓨터 장치의 동작을 나타내는 플로우챠트이며, 제7도는 통상작동모드를 나타내는 플로우차트, 제8도는 슬립모드시의 타이머(2)의 출력에 의하여 발생한 내부 인터럽트에 의한 상기 웨이크업 기능의 간헐동작을 나타내는 플로우차트이다.
우선 제7도에 나타낸 플로우차트에 있어서, 차량 배터리로부터 전력이 공급된 시점에서 각종 초기 설정을 실행한다(스텝 ST 1). 이 초기설정은 워치독타이머(3)에 의해 시스템 리셋이 발생할 때에도 마찬가지로 실행한다. 계속해서 이그니션 스위치가 오프상태에 있는 지를 판정한다(스텝 ST 2). 이 결과 이그니션 스위치가 오프상태에 있다고 판정되면, 입출력 포트의 입출력 설정처리 등을 하는 슬립처리를 실행한다(스텝 ST 4). 그리고 슬립모드로 이행한다(스텝 ST 5). 한편 스텝 ST2에서 이그니션 스위치가 오프상태가 아닌 즉 온(ON)상태에 있다고 판정되었을 경우에는, 스텝 ST3으로 진행하여 통상동작을 실행한다. 이러한 통상동작은 예를 들면, 표시기(5)로의 표시 데이터의 표시 처리나 자동차 내부에 설치되어 있는 에어컨 제어 등의 각종 장치의 제어처리이다.
스텝 ST5에서 슬립모드로 이행하면, 마이크로컴퓨터(1)는 동작을 정지하여 타이머(2)의 동작만이 유지되게 되어 소비전력의 억제가 가능하게 된다. 제9도의 (a)에 나타낸 파형은, 타이머(2)에서 워치독타이머(3)로 출력되는 펄스 신호이며, 워치독타이머(3)는 이 펄스 신호를 검출하여 마이크로컴퓨터의 동작이상을 감시한다. 같은 도면에서 (b)는, 타이머(2)에서 출력되는 펄스신호의 에지(edge)에서 발생하는 내부 인터럽트의 발생 타이밍을 나타내고 있다. 같은 도면에서 (c)는, 이 내부 인터럽트의 발생 타이밍에서 기동하는 웨이크업 기간을 나타내고 있다. 이 웨이크업 기간에서는 제8도의 플로우차트에 나타낸 것과 같이 예를 들면, 디지탈 시계에 있어서 시각표시처리를 위한 연산이나 자리올림 등의 최소로 필요한 처리동작이 슬립시의 통상동작으로 실행된다(스텝 ST11). 그리고 슬립모드인지 아닌지를 이그니션 스위치의 온상태, 오프상태에 의해서 판정하여(스텝 ST12), 이 때 이그니션 스위치가 온상태이면 슬립모드를 해제하고(스텝 ST15) 통상동작으로 돌아간다(스텝 ST16).
한편, 스텝 ST12에서 이그니션 스위치가 오프상태이면 슬립모드를 유지한다(스텝 ST13. 스텝 ST14). 이 제8도의 플로우차트에 나타낸 일련의 동작은 제9도의 (d)에 나타낸 통상동작모드로 이행하지 않는 한, 제9도의 (b)에 나타낸 내부 인터럽트 발생 타이밍마다 반복된다.
[발명이 해결하고자 하는 과제]
종래의 마이크로컴퓨터 장치는 이상과 같이 구성되어 있으므로, 제9도의 (b)에 나타낸 내부 인터럽트 발생 타이밍마다 반복되어 웨이크업 기능에의 하여 제8도에 나타난 동작이 실행되므로 상기 내부 인터럽트가 발생하는 주기가 짧은 경우에는 소비전류의 억제효과가 현저하게 나타나지 않는 과제가 있었다.
본 발명은 상기와 같은 과제를 해결하기 위한 것이므로, 슬립모드시의 소비전류를 현저히 억제할 수 있는 마이크로컴퓨터 장치를 얻는 것을 목적으로 한다.
[과제를 해결하기 위한 수단]
청구항1에 기재한 발명에 관한 마이크로컴퓨터 장치는, 소정의 조건을 근거로 통상 모드 혹은 슬립모드의 어느 하나를 선택하는 모드선택 수단과, 워치독타이머로 공급하는 복수 비트의 송신데이터를 생성하는 송신데이터 생성회로와, 상기 송신데이터를 시리얼하게 상기 워치독타이머로 송신하는 시리얼 통신회로와, 상기 모드선택수단에 의해 선택된 슬립모드에서 상기 워치독타이머로 송신을 종료하면 내부 인터럽트를 발생하는 인터럽트 발생회로와, 상기 발생한 내부 인터럽트를 근거로 일시적으로 웨이크하여 소정의 동작을 행하는 간헐동작수단을 갖추도록 한 것이다.
청구항2에 기재한 발명에 관한 마이크로컴퓨터 장치는, 이그니션 스위치의 온(ON)에 의해 통상모드를 선택하고, 상기 이그니션 스위치의 오프에 의해 슬립모드를 선택하는 모드선택수단을 갖추도록 한 것이다.
청구항3에 기재한 발명에 관한 마이크로컴퓨터 장치는 인터럽트 발생회로가 발생시킨 내부 인터럽트를 근거로 일시적으로 웨이크하여 연월일 표시나 시각표시를 하기 위한 소정의 동작을 하는 간헐동작수단을 갖추도록 한 것이다.
[발명의 실시형태]
이하 본 발명의 실시의 한 형태를 설명한다.
실시형태 1
제1도는, 본 실시형태 1의 마이크로컴퓨터 장치의 구성을 나타내는 블럭다이어그램이다. 도면에서, 11은 마이크로컴퓨터(모드선택수단, 송신데이터 생성수단, 간헐동작수단), 12는 마이크로컴퓨터(11)에 설치되어 있는 시리얼 통신기능을 갖는 내부 인터럽트 발생회로(시리얼 통신회로, 인터럽트 발생회로)이며, 하드웨어에 의해 구성되어 있다. 13은 워치독타이머, 14는 워치독타이머(13)로 공급되는 송신데이터에 저장되는 통신데이터 레지스터이다. 내부 인터럽트 발생회로(12)는 통신포트(11a)를 거쳐 상기 송신데이터를 워치독타이머(13)로 시리얼하게 송신하여 공급함과 동시에 내부 인터럽트를 발생시킨다. 15는 이그리션스위치, 16은 이그시션스위치(15)의 접점신호를 포함하는 각종 입력신호, 17은 마이크로컴퓨터(11)에서 처리한 표시출력에 따른 각종 데이터를 표시하는 표시기이다.
다음에, 동작에 대하여 설명한다.
본 마이크로컴퓨터 장치에는 차량용 배터리의 전력공급 기능이 유지되고 있는 한 전력이 공급되어, 이그니션 스위치(15)의 오프 상태에서는 슬립모드에 있어 웨이크업 기능에 의하여 간헐적으로 동작하여 마이크로컴퓨터(11)의 소비전력을 낮게 억제한다. 제2도와 제4도는 본 마이크로컴퓨터 장치의 동작을 나타내는 플로우차트이며, 제2도는 통상동작모드를 나타내는 플로우차트, 제4도는 슬립모드시에 내부 인터럽트 발생회로(12)가 발생시키는 내부 인터럽트 신호에 의한 상기 웨이크업기능의 간헐동작을 나타내는 플로우차트이다. 제3도는 하드웨어에 의해 구성된 내부 인터럽트 발생회로(12)의 동작을 플로우차트로 표시하고 있다.
우선 슬립모드로 이행할 때의 동작에 대하여 설명한다.
제2도에 나타낸 플로우차트에서, 차량용 배터리로부터 전력공급이 이루어진 시점에서 통신데이터 레지스터(14)에 송신 데이터의 써넣기(Write)를 포함한 각종 초기설정을 실행한다(스텝 ST 50). 이 초기설정은 워치독타이머(13)에 의해 시스템 리셋(reset)이 발생하였을 경우에도 마찬가지로 실행한다. 계속해서 이그니션 스위치(15)가 오프상태에 있는지를 판정한다(스텝 ST 51). 그 결과, 이그니션 스위치(15)가 오프상태에 있으면 입출력 포트의 입출력설정처리 등의 슬립처리를 실행한다(스텝 ST 55). 그리고, 슬립모드로 이행하여 마이크로컴퓨터(11)은 동작을 정지한다(스텝 ST 56).
이 슬립모드에서는 제3도의 플로우차트에 나타낸 것처럼 내부 인터럽트 발생회로(12)가 스텝 ST 63에서 워치독타이머(13)로 송신 데이터를 시리얼하게 송신한다. 이 송신데이터는 스텝 ST 60에서 통신데이터 레지스터(14)로 써넣어지는 데이터이며, 제5도의 (a)에 나타낸 것과 같은 예를 들면 8비트의 통신데이터 레지스터(14)에 써넣어진 8비트의 데이터이다. 워치독타이머(13)는 이 송신데이터에 의해 슬립모드에서의 마이크로컴퓨터(11)의 동작이상을 감시한다. 또한 내부 인터럽트 발생회로(12)는 계속되는 스텝 ST 64에 있어서 상기 스텝 ST 63에서 행한 워치독타이머(13)로 송신데이터의 송신이 종료하였는지의 여부를 판정한다. 그 결과 상기 8비트의 송신데이터의 송신이 종료되면, 다음 스텝 ST 65에서 인터럽트 신호를 출력하여 내부 인터럽트를 발생시킨다. 제5도의 (c)는 이 내부 인터럽트의 발생 타이밍을 나타내고 있으며, 내부 인터럽트 발생회로(12)는 8비트째의 데이터 D7 이 워치독타이머(13)로 송신된 시점에서 내부 인터럽트가 발생된다.
본 내부 인터럽트에 의해 마이크로컴퓨터(11)는 일시적으로 웨이크업하여 제4도의 플로우차트에 나타낸 동작을 실행한다. 예를 들면 디지탈 시계에서 시계처리를 위한 연산이나 자리올림, 또는 디지탈 달력장치에서 연월일표시 등 최저필요한 처리동작을 슬립시의 통상동작으로 실행한다(스텝 ST 71). 그리고, 다음 웨이크업시의 송신데이터를 통신데이터 레지스터(14)에 써넣고(스텝 ST 72), 또한 슬립모드인지 여부를 이그니션 스위치(15)의 온상태, 오프상태에 따라 판정하여(스텝 ST 73), 이때 이그니션 스위치(15)가 온상태이면 슬립모드를 해제하고(스텝 ST 76), 통상동작으로 이행한다(스텝 ST 77).
한편, 스텝 ST 73에서 이그시션 스위치(15)가 오프상태이면 슬립모드를 유지한다(스텝 ST 74, 스텝 ST 75). 제4도의 플로우차트에 나타낸 일련의 동작은, 이그니션 스위치(15)가 온상태가 되어 통상동작모드로 이행하지 않는 한, 제5도의 (c)에 나타낸 내부 인터럽트의 발생 타이밍마다 반복된다.
다음에 슬립모드로 이행하지 않고 통상동작모드로 이행하였을 경우에 대하여 설명한다.
제2도에 나타낸 플로우차트의 스텝 ST 51에서 이그니션 스위치(15)가 오프상태가 아닌 즉 온상태로 판정하였을 경우에는, 스텝 ST 52로 진행하여 통상동작을 실행한다. 이 통상동작은 예를 들면 표시기(17)로의 표시데이터의 표시처리나 차내에 설치되어 있는 각종장치의 제어처리이다. 이 통상동작모드에서도 내부 인터럽트 발생회로(12)는 제3도의 플로우 차트의 스텝 ST 62에 나타낸 것과 같이 워치독타이머(13)로 송신데이터를 시리얼하게 송신한다. 이 송신데이터는 제5도의 (a)에 나타낸 것처럼 예를 들면 8비트의 통신데이터 레지스터(14)로 써넣은 8비트 데이터이다. 워치독타이머(13)는 이 송신데이터에 의하여 통상동작모드에서의 마이크로컴퓨터(11)의 동작이상을 감시한다.
제2도의 플로우차트의 스텝 ST 52의 통상동작은, 계속되는 스텝 ST53에서 워치독타이머(13)로 통신데이터의 송신이 종료하였는지의 여부를 판정하면서 실행하여, 이 통신데이터의 송신이 종료하면 상기 송신데이터를 통신데이터 레지스터(14)에 써넣은 후(스텝 ST 54), 스텝 ST51 로 되돌아가서 이그니션 스위치(15)가 오프가 될때까지 스텝 ST 52, 스텝 ST 53 을 반복한다.
또한 이상의 실시형태는 통신데이터 레지스터(14)를 8비트 레지스터로하여, 이러한 통신데이터 레지스터(14)에 써넣어진 8비트 송신데이터의 8비트째의 비트데이터가 워치독타이머(13)로 송신되면 내부 인터럽트가 발생한 것으로 설명하였으나, 통신데이터 레지스터(14)는 8비트의 레지스터에 한정되어 있는 것은 아니다. 또한 이 통신데이터 레지스터(14)의 비트수를 자유로이 가변할 수 있도록 구성할 수도 있다.
또한, 내부 인터럽트가 발생하는 비트위치도 자유로이 변경할 수 있는 구성을 하여도 좋다.
따라서 본 실시형태의 마이크로컴퓨터 장치에 의하면, 슬립모드에서 발생하는 내부 인터럽트는 통신데이터 레지스터(14)로 써넣어진 송신데이터의 각 비트가 시리얼하게 워치독타이머(13)로 송신되어, 8비트째의 비트데이터가 송신될 때마다 내부 인터럽트가 1번 발생하므로, 슬립모드에 있는 마이크로컴퓨터가 웨이크업하는 반복주기를 통신데이터 레지스터(14)에 써넣은 송신데이터의 비트수에 의하여 연장하는 것이 가능하게 되어 슬립모드에 있는 마이크로 컴퓨터의 소비전류를 억제할 수 있는 효과가 있다.
[발명의 효과]
본 발명은 이상과 같이 청구항1에 기재한 발명에 의하면 소정의 조건을 근거로 통상모드 혹은 슬립모드의 어느 하나를 선택하는 모드선택수단과, 워치독타이머로 공급하는 복수 비트의 송신데이터를 생성하는 송신데이터 생성회로와, 상기 송신데이터를 시리얼하게 상기 워치독타이머로 송신하는 시리얼 통신회로와, 상기 모드선택수단에 의해 선택되 슬립모드에서 상기 시리얼 통신회로에 의해 상기 송신데이터내의 소정의 비트위치의 데이터가 상기 워치독타이머로 송신되면 내부 인터럽트를 발생하는 인터럽트 발생회로와, 상기 발생한 내부 인터럽트를 근거로 일시적으로 웨이크하여 소정의 동작을 행하는 간헐동작수단을 갖추도록 구성하였으므로 웨이크하는 주기를 상기 송신데이터의 비트수에 따라 연장할 수가 있어 슬립모드에서 소비전류를 억제할 수 있는 효과가 있다.
청구항2에 기재한 발명에 의하면, 이그니션 스위치의 온에 의해 통상모드를 선택하고 상기 이그니션 스위치의 오프에 의해서 슬립모드를 선택하는 모드선택수단을 갖추도록 구성하였으므로, 차량용으로 한정된 배터리 전원을 효과적으로 사용할 수 있는 마이크로컴퓨터 장치를 얻을 수 있는 효과가 있다.
청구항3에 기재된 발명에 의하면 인터럽트 발생회로가 발생시킨 내부 인터럽트에 의해 일시적으로 웨이크하여 연월일표시나 시각표시를 하기 위한 소정의 동작을 행하는 간헐동작수단을 갖추도록 구성하였으므로 디지탈 달력이나 디지탈 시계를 사용하여 적절한 마이크로 컴퓨터 장치를 얻을 수 있는 효과가 있다.

Claims (3)

  1. 소정의 조건에 의거하여 통상모드 또는 슬립모드를 선택하는 모드선택수단과, 워치독타이머에 공급하는 복수 비트의 송신데이터를 생성하는 송신데이터 생성회로와, 상기 송신데이터를 상기 워치독타이머에 시리얼로 송신하는 시리얼 통신회로와, 상기 모드선택수단에 의하여 선택되는 슬립모드에 있어서 상기 시리얼 통신회로에 의하여 상기 송신데이터내의 소정 비트 위치의 데이터가 상기 워치독타이머에 송신되면 내부 인터럽트를 발생키는 인터럽트 발생회로와, 상기 발생한 내부 인터럽트에 의거하여 일시적으로 기동하여 소정의 동작을 하는 간헐동작수단을 갖춘 마이크로컴퓨터 장치.
  2. 제1항에 있어서, 모드선택수단은 외부입력 스위치의 온(ON)에 의하여 통상모드를 선택하고, 상기 외부입력 스위치의 오프(OFF)에 의하여 슬립모드를 선택하는 것을 특징으로 하는 마이크로컴퓨터 장치.
  3. 제1항 또는 제2항에 있어서, 간헐동작수단은 인터럽트 발생회로가 발생시킨 내부 인터럽트에 의거하여 일시적으로 기동하여 연산, 표시제어 등을 하기 위한 소정의 동작을 하는 것을 특징으로 하는 마이크로컴퓨터 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960028509A 1996-07-15 1996-07-15 마이크로컴퓨터장치 KR100378864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960028509A KR100378864B1 (ko) 1996-07-15 1996-07-15 마이크로컴퓨터장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960028509A KR100378864B1 (ko) 1996-07-15 1996-07-15 마이크로컴퓨터장치

Publications (2)

Publication Number Publication Date
KR980010753A true KR980010753A (ko) 1998-04-30
KR100378864B1 KR100378864B1 (ko) 2003-05-17

Family

ID=49515874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960028509A KR100378864B1 (ko) 1996-07-15 1996-07-15 마이크로컴퓨터장치

Country Status (1)

Country Link
KR (1) KR100378864B1 (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58127262A (ja) * 1982-01-25 1983-07-29 Toshiba Corp マイクロコンピユ−タ
US4586179A (en) * 1983-12-09 1986-04-29 Zenith Electronics Corporation Microprocessor reset with power level detection and watchdog timer
JPS63163912A (ja) * 1986-12-26 1988-07-07 Toshiba Corp マイクロコンピユ−タシステム
DE68925615T2 (de) * 1988-11-10 1996-09-12 Motorola Inc Digitalrechnersystem mit Niederstromverbrauchmodus
JP3047534B2 (ja) * 1991-07-11 2000-05-29 株式会社リコー 電力低消費システム
JPH06102986A (ja) * 1992-09-22 1994-04-15 Fujitsu Ltd マイクロコンピュータ回路
DE69517712T2 (de) * 1994-01-10 2001-03-08 Sun Microsystems Inc Verfahren und Vorrichtung zur Reduzierung der Leistungsaufnahme in einem Rechnersystem
KR980008122A (ko) * 1996-07-12 1998-04-30 배순훈 일조량에 따른 슬릿형 블라인드 방향 절환장치 및 방법

Also Published As

Publication number Publication date
KR100378864B1 (ko) 2003-05-17

Similar Documents

Publication Publication Date Title
US4965550A (en) Automatic wake-up circuit arrangement for a single wire multiplex switch monitoring system
JPH11149445A (ja) 送受信兼用のレジスターを持つ直列インターフェース装置
CZ284354B6 (cs) Rozšířený mikropočítačový systém pro ovládání vysokofrekvenčního rušení
KR980010753A (ko) 마이크로컴퓨터 장치
JP3490222B2 (ja) マイクロコンピュータ装置
JP4032947B2 (ja) クロック同期式シリアル通信装置および半導体集積回路装置
KR970016939A (ko) 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기
JPH07181928A (ja) ドットlcd表示システム
JP2908407B1 (ja) マルチプロセッサ装置
JP2009116719A (ja) マイクロコンピュータ
EP1331541A1 (en) Data processor
EP0903650A1 (en) Timer device having timer counter
JP2009169539A (ja) マイクロコンピュータ
JPH11305887A (ja) マイクロコントローラの制御方法及びマイクロコントローラ
KR930021017A (ko) 제어코드 학습 원격제어 수신기와 학습 및 제어방법
JP3003181B2 (ja) 通信装置
JP2005186770A (ja) 車載装置及びその電源制御方法
JP3602115B2 (ja) 半導体集積回路装置
GB1564587A (en) Control arrangements for electronic apparatus including plural circuit means
JPS60145442A (ja) 自動車用電子制御装置
Zohedi Wireless electronic notice board
JP3119408B2 (ja) 車載用マイクロコンピュータの誤動作防止装置
KR100194682B1 (ko) 오프 전류를 줄이는 시간 발생회로
JPH06107025A (ja) 車両用シフト位置表示装置
SU1651280A1 (ru) Устройство дл вычислени функции арксинуса

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100310

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee