JP3490222B2 - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JP3490222B2 JP3490222B2 JP19111096A JP19111096A JP3490222B2 JP 3490222 B2 JP3490222 B2 JP 3490222B2 JP 19111096 A JP19111096 A JP 19111096A JP 19111096 A JP19111096 A JP 19111096A JP 3490222 B2 JP3490222 B2 JP 3490222B2
- Authority
- JP
- Japan
- Prior art keywords
- internal interrupt
- mode
- microcomputer
- watchdog timer
- sleep mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、車両に
装備される時計付きエアコン及び時計付き外気温度計等
の様にイグニッションスイッチがオフ時でも時計の如き
動作が必要なマイクロコンピュータに関するものであ
り、特に間欠動作時の消費電流を抑制できるマイクロコ
ンピュータ装置に関するものである。
装備される時計付きエアコン及び時計付き外気温度計等
の様にイグニッションスイッチがオフ時でも時計の如き
動作が必要なマイクロコンピュータに関するものであ
り、特に間欠動作時の消費電流を抑制できるマイクロコ
ンピュータ装置に関するものである。
【０００２】
【従来の技術】図６は、ウェイクアップ機能を有した例
えば車載用の従来のマイクロコンピュータ装置の構成を
示すブロック図である。図において、１はマイクロコン
ピュータ、２はマイクロコンピュータ１に搭載されてい
るタイマ、３はマイクロコンピュータ１の動作を監視し
ているウォッチドッグタイマ、４はマイクロコンピュー
タ１へ入力される入力データであり、図示していないイ
グニッションスイッチの接点信号も含まれている。５は
マイクロコンピュータ１で処理した表示出力により各種
データを表示する表示器である。
えば車載用の従来のマイクロコンピュータ装置の構成を
示すブロック図である。図において、１はマイクロコン
ピュータ、２はマイクロコンピュータ１に搭載されてい
るタイマ、３はマイクロコンピュータ１の動作を監視し
ているウォッチドッグタイマ、４はマイクロコンピュー
タ１へ入力される入力データであり、図示していないイ
グニッションスイッチの接点信号も含まれている。５は
マイクロコンピュータ１で処理した表示出力により各種
データを表示する表示器である。
【０００３】次の動作について説明する。このマイクロ
コンピュータ装置は、車載バッテリの電力供給能力が維
持されている限り電力が供給されており、イグニッショ
ンスイッチのオフ状態ではスリープモードにあってウェ
イクアップ機能により間欠的に動作して、前記イグニッ
ションスイッチのオフ状態での消費電力を低く抑える。
図７および図８はこのマイクロコンピュータ装置の動作
を示すフローチャートであり、図７は通常動作モードを
示すフローチャート、図８はスリープモード時のタイマ
２の出力により発生した内部割込みによる前記ウェイク
アップ機能の間欠動作を示すフローチャートである。
コンピュータ装置は、車載バッテリの電力供給能力が維
持されている限り電力が供給されており、イグニッショ
ンスイッチのオフ状態ではスリープモードにあってウェ
イクアップ機能により間欠的に動作して、前記イグニッ
ションスイッチのオフ状態での消費電力を低く抑える。
図７および図８はこのマイクロコンピュータ装置の動作
を示すフローチャートであり、図７は通常動作モードを
示すフローチャート、図８はスリープモード時のタイマ
２の出力により発生した内部割込みによる前記ウェイク
アップ機能の間欠動作を示すフローチャートである。
【０００４】先ず図７に示すフローチャートにおいて、
車載バッテリから電力供給が行われた時点で各種の初期
設定を実行する（ステップＳＴ１）。この初期設定は、
ウォッチドッグタイマ３によりシステムリセットが発生
したときにも同様に実行する。続いてイグニッションス
イッチがオフ状態にあるか判定する（ステップＳＴ
２）。この結果、イグニッションスイッチがオフ状態に
あると判定すると入出力ポートの入出力設定処理などを
行うスリープ処理を実行する（ステップＳＴ４）。そし
て、スリープモードに移行する（ステップＳＴ５）。一
方、ステップＳＴ２においてイグニッションスイッチが
オフ状態ではない、すなわちオン状態にあると判定した
ときには、ステップＳＴ３へ進んで通常動作を実行す
る。この通常動作は、例えば表示器５への表示データの
表示処理や車内に設けられているエアコン制御等の各種
装置の制御処理である。
車載バッテリから電力供給が行われた時点で各種の初期
設定を実行する（ステップＳＴ１）。この初期設定は、
ウォッチドッグタイマ３によりシステムリセットが発生
したときにも同様に実行する。続いてイグニッションス
イッチがオフ状態にあるか判定する（ステップＳＴ
２）。この結果、イグニッションスイッチがオフ状態に
あると判定すると入出力ポートの入出力設定処理などを
行うスリープ処理を実行する（ステップＳＴ４）。そし
て、スリープモードに移行する（ステップＳＴ５）。一
方、ステップＳＴ２においてイグニッションスイッチが
オフ状態ではない、すなわちオン状態にあると判定した
ときには、ステップＳＴ３へ進んで通常動作を実行す
る。この通常動作は、例えば表示器５への表示データの
表示処理や車内に設けられているエアコン制御等の各種
装置の制御処理である。
【０００５】ステップＳＴ５でスリープモードに移行す
ると、マイクロコンピュータ１は動作を停止しタイマ２
の動作のみが維持されることになり、消費電力の抑制が
図られる。図９の（イ）に示す波形は、タイマ２からウ
ォッチドッグタイマ３へ出力されるパルス信号であり、
ウォッチドッグタイマ３はこのパルス信号を検出してマ
イクロコンピュータの動作異常を監視している。同図
（ロ）は、タイマ２から出力されるパルス信号のエッジ
で発生する内部割込みの発生タイミングを示している。
同図（ハ）は、この内部割込みの発生タイミングで起動
するウェイクアップ期間を示している。このウェイクア
ップ期間では、図８のフローチャートに示されるよう
に、例えばディジタル時計における時刻表示処理のため
の演算や桁上げなどの最低限必要な処理動作がスリープ
時の通常動作として実行される（ステップＳＴ１１）。
そして、スリープモードか否かをイグニッションスイッ
チのオン状態、オフ状態により判定し（ステップＳＴ１
２）、このときイグニッションスイッチがオン状態であ
ればスリープモードを解除し（ステップＳＴ１５）、通
常動作へ戻る（ステップＳＴ１６）。
ると、マイクロコンピュータ１は動作を停止しタイマ２
の動作のみが維持されることになり、消費電力の抑制が
図られる。図９の（イ）に示す波形は、タイマ２からウ
ォッチドッグタイマ３へ出力されるパルス信号であり、
ウォッチドッグタイマ３はこのパルス信号を検出してマ
イクロコンピュータの動作異常を監視している。同図
（ロ）は、タイマ２から出力されるパルス信号のエッジ
で発生する内部割込みの発生タイミングを示している。
同図（ハ）は、この内部割込みの発生タイミングで起動
するウェイクアップ期間を示している。このウェイクア
ップ期間では、図８のフローチャートに示されるよう
に、例えばディジタル時計における時刻表示処理のため
の演算や桁上げなどの最低限必要な処理動作がスリープ
時の通常動作として実行される（ステップＳＴ１１）。
そして、スリープモードか否かをイグニッションスイッ
チのオン状態、オフ状態により判定し（ステップＳＴ１
２）、このときイグニッションスイッチがオン状態であ
ればスリープモードを解除し（ステップＳＴ１５）、通
常動作へ戻る（ステップＳＴ１６）。
【０００６】一方、ステップＳＴ１２でイグニッション
スイッチがオフ状態であればスリープモードを維持する
（ステップＳＴ１３，ステップＳＴ１４）。この図８の
フローチャートに示す一連の動作は、図９の（ニ）に示
す通常動作モードへ移行しない限り、図９の（ロ）に示
す内部割込みの発生タイミング毎に繰り返される。
スイッチがオフ状態であればスリープモードを維持する
（ステップＳＴ１３，ステップＳＴ１４）。この図８の
フローチャートに示す一連の動作は、図９の（ニ）に示
す通常動作モードへ移行しない限り、図９の（ロ）に示
す内部割込みの発生タイミング毎に繰り返される。
【０００７】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータ装置は以上のように構成されているので、図９の
（ロ）に示す内部割込みの発生タイミング毎に繰り返し
ウェイクアップ機能による図８に示す動作が実行されて
いるので、前記内部割込みの発生する周期が短い場合に
は消費電流の抑制効果が顕著に現われない課題があっ
た。
ュータ装置は以上のように構成されているので、図９の
（ロ）に示す内部割込みの発生タイミング毎に繰り返し
ウェイクアップ機能による図８に示す動作が実行されて
いるので、前記内部割込みの発生する周期が短い場合に
は消費電流の抑制効果が顕著に現われない課題があっ
た。
【０００８】この発明は、上記のような課題を解決する
ためになされたもので、スリープモード時の消費電流を
顕著に抑制できるマイクロコンピュータ装置を得ること
を目的とする。
ためになされたもので、スリープモード時の消費電流を
顕著に抑制できるマイクロコンピュータ装置を得ること
を目的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
るマイクロコンピュータ装置は、所定の条件をもとに通
常モードあるいはスリープモードのいずれかを選択する
モード選択手段と、ウォッチドッグタイマへ供給する複
数ビットの送信データを生成する送信データ生成回路
と、前記送信データをシリアルに前記ウォッチドッグタ
イマへ送信するシリアル通信回路と、前記モード選択手
段により選択されたスリープモードにおいて前記シリア
ル通信回路により前記送信データの内の所定ビット位置
のデータが前記ウォッチドッグタイマへ送信が終了する
と内部割込みを発生させる割込み発生回路と、前記発生
した内部割込みをもとに一時的にウェイクして所定の動
作を行う間欠動作手段とを備えるようにしたものであ
る。
るマイクロコンピュータ装置は、所定の条件をもとに通
常モードあるいはスリープモードのいずれかを選択する
モード選択手段と、ウォッチドッグタイマへ供給する複
数ビットの送信データを生成する送信データ生成回路
と、前記送信データをシリアルに前記ウォッチドッグタ
イマへ送信するシリアル通信回路と、前記モード選択手
段により選択されたスリープモードにおいて前記シリア
ル通信回路により前記送信データの内の所定ビット位置
のデータが前記ウォッチドッグタイマへ送信が終了する
と内部割込みを発生させる割込み発生回路と、前記発生
した内部割込みをもとに一時的にウェイクして所定の動
作を行う間欠動作手段とを備えるようにしたものであ
る。
【００１０】請求項２記載の発明に係るマイクロコンピ
ュータ装置は、外部入力スイッチのオンにより通常モー
ドを選択し、前記外部入力スイッチのオフによりスリー
プモードを選択するモード選択手段を備えるようにした
ものである。
ュータ装置は、外部入力スイッチのオンにより通常モー
ドを選択し、前記外部入力スイッチのオフによりスリー
プモードを選択するモード選択手段を備えるようにした
ものである。
【００１１】請求項３記載の発明に係るマイクロコンピ
ュータ装置は、割込み発生回路が発生させた内部割込み
をもとに一時的にウェイクして演算、表示制御するため
の所定の動作を行う間欠動作手段を備えるようにしたも
のである。
ュータ装置は、割込み発生回路が発生させた内部割込み
をもとに一時的にウェイクして演算、表示制御するため
の所定の動作を行う間欠動作手段を備えるようにしたも
のである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この実施の形態１のマイクロコ
ンピュータ装置の構成を示すブロック図である。図にお
いて、１１はマイクロコンピュータ（モード選択手段，
送信データ生成手段，間欠動作手段）、１２はマイクロ
コンピュータ１１に設けられているシリアル通信機能を
有した内部割込み発生回路（シリアル通信回路，割込み
発生回路）でありハードウェアにより構成されている。
１３はウォッチドッグタイマ、１４はウォッチドッグタ
イマ１３へ供給される送信データの格納される通信デー
タレジスタである。内部割込み発生回路１２は通信ポー
ト１１ａを介して前記送信データをウォッチドッグタイ
マ１３へシリアルに送信して供給するとともに内部割込
みを発生させる。１５は外部入力スイッチとしてのイグ
ニッションスイッチ、１６はイグニッションスイッチ１
５の接点信号を含む各種入力信号、１７はマイクロコン
ピュータ１１で処理した表示出力により各種データを表
示する表示器である。
説明する。 実施の形態１．図１は、この実施の形態１のマイクロコ
ンピュータ装置の構成を示すブロック図である。図にお
いて、１１はマイクロコンピュータ（モード選択手段，
送信データ生成手段，間欠動作手段）、１２はマイクロ
コンピュータ１１に設けられているシリアル通信機能を
有した内部割込み発生回路（シリアル通信回路，割込み
発生回路）でありハードウェアにより構成されている。
１３はウォッチドッグタイマ、１４はウォッチドッグタ
イマ１３へ供給される送信データの格納される通信デー
タレジスタである。内部割込み発生回路１２は通信ポー
ト１１ａを介して前記送信データをウォッチドッグタイ
マ１３へシリアルに送信して供給するとともに内部割込
みを発生させる。１５は外部入力スイッチとしてのイグ
ニッションスイッチ、１６はイグニッションスイッチ１
５の接点信号を含む各種入力信号、１７はマイクロコン
ピュータ１１で処理した表示出力により各種データを表
示する表示器である。
【００１３】次に動作について説明する。このマイクロ
コンピュータ装置には、車載バッテリの電力供給能力が
維持されている限り電力が供給されており、イグニッシ
ョンスイッチ１５のオフ状態ではスリープモードにあっ
てウェイクアップ機能により間欠的に動作してマイクロ
コンピュータ１１の消費電力を低く抑える。図２および
図４はこのマイクロコンピュータ装置の動作を示すフロ
ーチャートであり、図２は通常動作モードを示すフロー
チャート、図４はスリープモード時に内部割込み発生回
路１２が発生させる内部割込み信号による前記ウェイク
アップ機能の間欠動作を示すフローチャートである。図
３は、ハードウェアにより構成された内部割込み発生回
路１２の動作をフローチャートにより示している。
コンピュータ装置には、車載バッテリの電力供給能力が
維持されている限り電力が供給されており、イグニッシ
ョンスイッチ１５のオフ状態ではスリープモードにあっ
てウェイクアップ機能により間欠的に動作してマイクロ
コンピュータ１１の消費電力を低く抑える。図２および
図４はこのマイクロコンピュータ装置の動作を示すフロ
ーチャートであり、図２は通常動作モードを示すフロー
チャート、図４はスリープモード時に内部割込み発生回
路１２が発生させる内部割込み信号による前記ウェイク
アップ機能の間欠動作を示すフローチャートである。図
３は、ハードウェアにより構成された内部割込み発生回
路１２の動作をフローチャートにより示している。
【００１４】先ずスリープモードへ移行する際の動作に
ついて説明する。図２に示すフローチャートにおいて、
車載バッテリから電力供給が行われた時点で通信データ
レジスタ１４への送信データの書き込みを含む各種の初
期設定を実行する（ステップＳＴ５０）。この初期設定
は、ウォッチドッグタイマ１３によりシステムリセット
が発生したときにも同様に実行する。続いてイグニッシ
ョンスイッチ１５がオフ状態にあるか判定する（ステッ
プＳＴ５１）。この結果、イグニッションスイッチ１５
がオフ状態にあると入出力ポートの入出力設定処理など
のスリープ処理を実行する（ステップＳＴ５５）。そし
て、スリープモードへ移行しマイクロコンピュータ１１
は動作を停止する（ステップＳＴ５６）。
ついて説明する。図２に示すフローチャートにおいて、
車載バッテリから電力供給が行われた時点で通信データ
レジスタ１４への送信データの書き込みを含む各種の初
期設定を実行する（ステップＳＴ５０）。この初期設定
は、ウォッチドッグタイマ１３によりシステムリセット
が発生したときにも同様に実行する。続いてイグニッシ
ョンスイッチ１５がオフ状態にあるか判定する（ステッ
プＳＴ５１）。この結果、イグニッションスイッチ１５
がオフ状態にあると入出力ポートの入出力設定処理など
のスリープ処理を実行する（ステップＳＴ５５）。そし
て、スリープモードへ移行しマイクロコンピュータ１１
は動作を停止する（ステップＳＴ５６）。
【００１５】このスリープモードでは、図３のフローチ
ャートに示すように、内部割込み発生回路１２がステッ
プＳＴ６３でウォッチドッグタイマ１３へ送信データを
シリアルに送信する。この送信データは、ステップＳＴ
６０で通信データレジスタ１４へ書き込まれているデー
タであり、図５の（イ）に示すような例えば８ビットの
通信データレジスタ１４へ書き込まれた８ビットのデー
タである。ウォッチドッグタイマ１３はこの送信データ
によりスリープモードでのマイクロコンピュータ１１の
動作異常を監視している。さらに内部割込み発生回路１
２は、続くステップＳＴ６４において前記ステップＳＴ
６３で行なったウォッチドッグタイマ１３への送信デー
タの送信が終了したか否かを判定する。この結果、前記
８ビットの送信データの送信が終了すると、次のステッ
プＳＴ６５で割込み信号を出力して内部割込みを発生さ
せる。図５の（ハ）は、この内部割込みの発生タイミン
グを示しており、内部割込み発生回路１２は８ビット目
のデータＤ７がウォッチドッグタイマ１３へ送信された
時点で内部割込みを発生させる。
ャートに示すように、内部割込み発生回路１２がステッ
プＳＴ６３でウォッチドッグタイマ１３へ送信データを
シリアルに送信する。この送信データは、ステップＳＴ
６０で通信データレジスタ１４へ書き込まれているデー
タであり、図５の（イ）に示すような例えば８ビットの
通信データレジスタ１４へ書き込まれた８ビットのデー
タである。ウォッチドッグタイマ１３はこの送信データ
によりスリープモードでのマイクロコンピュータ１１の
動作異常を監視している。さらに内部割込み発生回路１
２は、続くステップＳＴ６４において前記ステップＳＴ
６３で行なったウォッチドッグタイマ１３への送信デー
タの送信が終了したか否かを判定する。この結果、前記
８ビットの送信データの送信が終了すると、次のステッ
プＳＴ６５で割込み信号を出力して内部割込みを発生さ
せる。図５の（ハ）は、この内部割込みの発生タイミン
グを示しており、内部割込み発生回路１２は８ビット目
のデータＤ７がウォッチドッグタイマ１３へ送信された
時点で内部割込みを発生させる。
【００１６】この内部割込みによりマイクロコンピュー
タ１１は一時的にウェイクアップして、図４のフローチ
ャートに示す動作を実行する。例えばディジタル時計に
おける時刻表示処理のための演算や桁上げ、またはディ
ジタルカレンダ装置における年月日表示などに最低限必
要な処理動作をスリープ時の通常動作として実行する
（ステップＳＴ７１）。そして、次のウェイクアップ時
の送信データを通信データレジスタ１４へ書き込み（ス
テップＳＴ７２）、さらにスリープモードか否かをイグ
ニッションスイッチ１５のオン状態、オフ状態により判
定し（ステップＳＴ７３）、このときイグニッションス
イッチ１５がオン状態であればスリープモードを解除し
（ステップＳＴ７６）、通常動作へ移行する（ステップ
ＳＴ７７）。
タ１１は一時的にウェイクアップして、図４のフローチ
ャートに示す動作を実行する。例えばディジタル時計に
おける時刻表示処理のための演算や桁上げ、またはディ
ジタルカレンダ装置における年月日表示などに最低限必
要な処理動作をスリープ時の通常動作として実行する
（ステップＳＴ７１）。そして、次のウェイクアップ時
の送信データを通信データレジスタ１４へ書き込み（ス
テップＳＴ７２）、さらにスリープモードか否かをイグ
ニッションスイッチ１５のオン状態、オフ状態により判
定し（ステップＳＴ７３）、このときイグニッションス
イッチ１５がオン状態であればスリープモードを解除し
（ステップＳＴ７６）、通常動作へ移行する（ステップ
ＳＴ７７）。
【００１７】一方、ステップＳＴ７３でイグニッション
スイッチ１５がオフ状態であればスリープモードを維持
する（ステップＳＴ７４，ステップＳＴ７５）。この図
４のフローチャートに示す一連の動作は、イグニッショ
ンスイッチ１５がオン状態になって通常動作モードへ移
行しない限り、図５の（ハ）に示す内部割込みの発生タ
イミング毎に繰り返される。
スイッチ１５がオフ状態であればスリープモードを維持
する（ステップＳＴ７４，ステップＳＴ７５）。この図
４のフローチャートに示す一連の動作は、イグニッショ
ンスイッチ１５がオン状態になって通常動作モードへ移
行しない限り、図５の（ハ）に示す内部割込みの発生タ
イミング毎に繰り返される。
【００１８】次に、スリープモードへ移行せず通常動作
モードへ移行した際の動作について説明する。図２に示
すフローチャートのステップＳＴ５１においてイグニッ
ションスイッチ１５がオフ状態ではない、すなわちオン
状態にあると判定したときには、ステップＳＴ５２へ進
んで通常動作を実行する。この通常動作は、例えば表示
器１７への表示データの表示処理や車内に設けられてい
る各種装置の制御処理である。この通常動作モードでも
内部割込み発生回路１２は図３のフローチャートのステ
ップＳＴ６２に示すようにウォッチドッグタイマ１３へ
送信データをシリアルに送信する。この送信データは、
図５の（イ）に示すような例えば８ビットの通信データ
レジスタ１４へ書き込まれた８ビットのデータである。
ウォッチドッグタイマ１３はこの送信データにより通常
動作モードでのマイクロコンピュータ１１の動作異常を
監視している。
モードへ移行した際の動作について説明する。図２に示
すフローチャートのステップＳＴ５１においてイグニッ
ションスイッチ１５がオフ状態ではない、すなわちオン
状態にあると判定したときには、ステップＳＴ５２へ進
んで通常動作を実行する。この通常動作は、例えば表示
器１７への表示データの表示処理や車内に設けられてい
る各種装置の制御処理である。この通常動作モードでも
内部割込み発生回路１２は図３のフローチャートのステ
ップＳＴ６２に示すようにウォッチドッグタイマ１３へ
送信データをシリアルに送信する。この送信データは、
図５の（イ）に示すような例えば８ビットの通信データ
レジスタ１４へ書き込まれた８ビットのデータである。
ウォッチドッグタイマ１３はこの送信データにより通常
動作モードでのマイクロコンピュータ１１の動作異常を
監視している。
【００１９】図２のフローチャートのステップＳＴ５２
の通常動作は、続くステップＳＴ５３でウォッチドッグ
タイマ１３へ通信データの送信が終了したか否かの判定
を行いながら実行されており、この通信データの送信が
終了すると前記送信データを通信データレジスタ１４へ
書き込んだ後（ステップＳＴ５４）、ステップＳＴ５１
へ戻って、イグニッションスイッチ１５がオフになるま
でステップＳＴ５２，ステップＳＴ５３を繰り返す。
の通常動作は、続くステップＳＴ５３でウォッチドッグ
タイマ１３へ通信データの送信が終了したか否かの判定
を行いながら実行されており、この通信データの送信が
終了すると前記送信データを通信データレジスタ１４へ
書き込んだ後（ステップＳＴ５４）、ステップＳＴ５１
へ戻って、イグニッションスイッチ１５がオフになるま
でステップＳＴ５２，ステップＳＴ５３を繰り返す。
【００２０】なお、以上の実施の形態では、通信データ
レジスタ１４を８ビットのレジスタとして、この通信デ
ータレジスタ１４へ書き込まれた８ビットの送信データ
の８ビット目のビットデータがウォッチドッグタイマ１
３へ送信されると内部割込みが発生するものとして説明
したが、通信データレジスタ１４は８ビットのレジスタ
に限定されるものではない。また、この通信データレジ
スタ１４のビット数を自由に可変できる構成にすること
も可能である。また、内部割込みが発生するビット位置
も自由に変えられる構成にしてもよい。
レジスタ１４を８ビットのレジスタとして、この通信デ
ータレジスタ１４へ書き込まれた８ビットの送信データ
の８ビット目のビットデータがウォッチドッグタイマ１
３へ送信されると内部割込みが発生するものとして説明
したが、通信データレジスタ１４は８ビットのレジスタ
に限定されるものではない。また、この通信データレジ
スタ１４のビット数を自由に可変できる構成にすること
も可能である。また、内部割込みが発生するビット位置
も自由に変えられる構成にしてもよい。
【００２１】従って、この実施の形態のマイクロコンピ
ュータ装置によれば、スリープモードで発生する内部割
込みは、通信データレジスタ１４へ書き込まれた送信デ
ータの各ビットがシリアルにウォッチドッグタイマ１３
へ送信され、８ビット目のビットデータが送信される毎
に内部割込みが一度発生するため、スリープモードにあ
るマイクロコンピュータがウェイクアップする繰り返し
周期を通信データレジスタ１４へ書き込まれた送信デー
タのビット数により延長することが可能となり、スリー
プモードにあるマイクロコンピュータの消費電流を抑制
できる効果がある。
ュータ装置によれば、スリープモードで発生する内部割
込みは、通信データレジスタ１４へ書き込まれた送信デ
ータの各ビットがシリアルにウォッチドッグタイマ１３
へ送信され、８ビット目のビットデータが送信される毎
に内部割込みが一度発生するため、スリープモードにあ
るマイクロコンピュータがウェイクアップする繰り返し
周期を通信データレジスタ１４へ書き込まれた送信デー
タのビット数により延長することが可能となり、スリー
プモードにあるマイクロコンピュータの消費電流を抑制
できる効果がある。
【００２２】
【発明の効果】以上のように、請求項１記載の発明によ
れば、所定の条件をもとに通常モードあるいはスリープ
モードのいずれかを選択するモード選択手段と、ウォッ
チドッグタイマへ供給する複数ビットの送信データを生
成する送信データ生成回路と、前記送信データをシリア
ルに前記ウォッチドッグタイマへ送信するシリアル通信
回路と、前記モード選択手段により選択されたスリープ
モードにおいて前記シリアル通信回路により前記送信デ
ータの内の所定ビット位置のデータが前記ウォッチドッ
グタイマへ送信されると内部割込みを発生させる割込み
発生回路と、前記発生した内部割込みをもとに一時的に
ウェイクして所定の動作を行う間欠動作手段とを備える
ように構成したので、ウェイクする周期を前記送信デー
タのビット数に応じて延長することができ、スリープモ
ードにおける消費電流を抑制できる効果がある。
れば、所定の条件をもとに通常モードあるいはスリープ
モードのいずれかを選択するモード選択手段と、ウォッ
チドッグタイマへ供給する複数ビットの送信データを生
成する送信データ生成回路と、前記送信データをシリア
ルに前記ウォッチドッグタイマへ送信するシリアル通信
回路と、前記モード選択手段により選択されたスリープ
モードにおいて前記シリアル通信回路により前記送信デ
ータの内の所定ビット位置のデータが前記ウォッチドッ
グタイマへ送信されると内部割込みを発生させる割込み
発生回路と、前記発生した内部割込みをもとに一時的に
ウェイクして所定の動作を行う間欠動作手段とを備える
ように構成したので、ウェイクする周期を前記送信デー
タのビット数に応じて延長することができ、スリープモ
ードにおける消費電流を抑制できる効果がある。
【００２３】請求項２記載の発明によれば、外部入力ス
イッチのオンにより通常モードを選択し、前記外部入力
スイッチのオフによりスリープモードを選択するモード
選択手段を備えるように構成したので、車載用として限
られたバッテリ電源を効率的に使用できるマイクロコン
ピュータ装置が得られる効果がある。
イッチのオンにより通常モードを選択し、前記外部入力
スイッチのオフによりスリープモードを選択するモード
選択手段を備えるように構成したので、車載用として限
られたバッテリ電源を効率的に使用できるマイクロコン
ピュータ装置が得られる効果がある。
【００２４】請求項３記載の発明によれば、割込み発生
回路が発生させた内部割込みをもとに一時的にウェイク
して演算、表示制御するための所定の動作を行う間欠動
作手段を備えるように構成したので、ディジタルカレン
ダやディジタル時計に用いて好適なマイクロコンピュー
タ装置が得られる効果がある。
回路が発生させた内部割込みをもとに一時的にウェイク
して演算、表示制御するための所定の動作を行う間欠動
作手段を備えるように構成したので、ディジタルカレン
ダやディジタル時計に用いて好適なマイクロコンピュー
タ装置が得られる効果がある。
【図１】この発明の実施の形態１によるマイクロコンピ
ュータ装置の構成を示すブロック図である。
ュータ装置の構成を示すブロック図である。
【図２】この発明の実施の形態１によるマイクロコンピ
ュータ装置の通常動作モードを示すフローチャートであ
る。
ュータ装置の通常動作モードを示すフローチャートであ
る。
【図３】この発明の実施の形態１によるマイクロコンピ
ュータ装置のハードウェアにより構成された内部割込み
発生回路の動作を示すフローチャートである。
ュータ装置のハードウェアにより構成された内部割込み
発生回路の動作を示すフローチャートである。
【図４】この発明の実施の形態１によるマイクロコンピ
ュータ装置のスリープモード時に内部割込み発生回路が
発生させる内部割込み信号によるウェイクアップ機能の
間欠動作を示すフローチャートである。
ュータ装置のスリープモード時に内部割込み発生回路が
発生させる内部割込み信号によるウェイクアップ機能の
間欠動作を示すフローチャートである。
【図５】この発明の実施の形態１によるマイクロコンピ
ュータ装置の内部割込みの発生過程を示すタイミングチ
ャートである。
ュータ装置の内部割込みの発生過程を示すタイミングチ
ャートである。
【図６】従来のマイクロコンピュータ装置の構成を示す
ブロック図である。
ブロック図である。
【図７】従来のマイクロコンピュータ装置の通常動作モ
ードを示すフローチャートである。
ードを示すフローチャートである。
【図８】従来のマイクロコンピュータ装置のスリープモ
ード時の内部割込み信号によるウェイクアップ機能の間
欠動作を示すフローチャートである。
ード時の内部割込み信号によるウェイクアップ機能の間
欠動作を示すフローチャートである。
【図９】従来のマイクロコンピュータ装置の内部割込み
の発生過程を示すタイミングチャートである。
の発生過程を示すタイミングチャートである。
１１ マイクロコンピュータ（モード選択手段，送信デ
ータ生成手段，間欠動作手段） １２ 内部割込み発生回路（シリアル通信回路，割込み
発生回路） １３ ウォッチドッグタイマ １４ 通信データレジスタ １５ イグニッションスイッチ（外部入力スイッチ）
ータ生成手段，間欠動作手段） １２ 内部割込み発生回路（シリアル通信回路，割込み
発生回路） １３ ウォッチドッグタイマ １４ 通信データレジスタ １５ イグニッションスイッチ（外部入力スイッチ）
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 1/26
G06F 1/32
G06F 11/30 310
Claims (3)
- 【請求項１】 所定の条件をもとに通常モードあるいは
スリープモードのいずれかを選択するモード選択手段
と、ウォッチドッグタイマへ供給する複数ビットの送信
データを生成する送信データ生成回路と、前記送信デー
タをシリアルに前記ウォッチドッグタイマへ送信するシ
リアル通信回路と、前記モード選択手段により選択され
たスリープモードにおいて前記シリアル通信回路により
前記送信データの内の所定ビット位置のデータが前記ウ
ォッチドッグタイマへ送信されると内部割込みを発生さ
せる割込み発生回路と、前記発生した内部割込みをもと
に一時的にウェイクして所定の動作を行う間欠動作手段
とを備えたマイクロコンピュータ装置。 - 【請求項２】 モード選択手段は、外部入力スイッチの
オンにより通常モードを選択し、前記外部入力スイッチ
のオフによりスリープモードを選択することを特徴とす
る請求項１記載のマイクロコンピュータ装置。 - 【請求項３】 間欠動作手段は、割込み発生回路が発生
させた内部割込みをもとに一時的にウェイクして演算、
表示制御するための所定の動作を行うことを特徴とする
請求項１または請求項２記載のマイクロコンピュータ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19111096A JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19111096A JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1039960A JPH1039960A (ja) | 1998-02-13 |
| JP3490222B2 true JP3490222B2 (ja) | 2004-01-26 |
Family
ID=16269030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19111096A Expired - Fee Related JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490222B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4913362B2 (ja) * | 2005-05-13 | 2012-04-11 | 株式会社東海理化電機製作所 | ウォッチドッグタイマ |
| JPWO2011145198A1 (ja) * | 2010-05-20 | 2013-07-22 | ルネサスエレクトロニクス株式会社 | データプロセッサ及び電子制御ユニット |
-
1996
- 1996-07-19 JP JP19111096A patent/JP3490222B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1039960A (ja) | 1998-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046776B2 (ja) | データ伝送システム | |
| KR100479948B1 (ko) | 이동무선전화기 | |
| US4536761A (en) | Radio paging receiver having display control means | |
| JPH0412052B2 (ja) | ||
| GB2088604A (en) | Selective call receiver | |
| WO2002012988A9 (en) | Method and system for providing gated clock signal to a csr block | |
| US6088576A (en) | Receiver providing signal reception in power-off state | |
| JP3490222B2 (ja) | マイクロコンピュータ装置 | |
| US7523334B2 (en) | Wake-up system for stations associated for implementing at least a distributed function, in particular in a motor vehicle | |
| JP2959191B2 (ja) | 測位装置 | |
| KR100378864B1 (ko) | 마이크로컴퓨터장치 | |
| JPH07181928A (ja) | ドットｌｃｄ表示システム | |
| JPH0558233A (ja) | 多重伝送装置 | |
| JP3003181B2 (ja) | 通信装置 | |
| JPH0438611Y2 (ja) | ||
| JP3181330B2 (ja) | 多重伝送装置 | |
| JP2959470B2 (ja) | 測位装置 | |
| JP2009169539A (ja) | マイクロコンピュータ | |
| JPH0558234A (ja) | 多重伝送装置 | |
| JP2006151007A (ja) | 自動車用スリープ制御システム | |
| JP3938438B2 (ja) | エンコーダ及びその出力方法 | |
| JPS6339784Y2 (ja) | ||
| JP3006150B2 (ja) | 選択呼出受信機 | |
| JP2000091976A (ja) | 携帯端末装置 | |
| JP2004325331A (ja) | 電波時計装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |