JP3490222B2 - マイクロコンピュータ装置 - Google Patents
マイクロコンピュータ装置Info
- Publication number
- JP3490222B2 JP3490222B2 JP19111096A JP19111096A JP3490222B2 JP 3490222 B2 JP3490222 B2 JP 3490222B2 JP 19111096 A JP19111096 A JP 19111096A JP 19111096 A JP19111096 A JP 19111096A JP 3490222 B2 JP3490222 B2 JP 3490222B2
- Authority
- JP
- Japan
- Prior art keywords
- internal interrupt
- mode
- microcomputer
- watchdog timer
- sleep mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Description
装備される時計付きエアコン及び時計付き外気温度計等
の様にイグニッションスイッチがオフ時でも時計の如き
動作が必要なマイクロコンピュータに関するものであ
り、特に間欠動作時の消費電流を抑制できるマイクロコ
ンピュータ装置に関するものである。
えば車載用の従来のマイクロコンピュータ装置の構成を
示すブロック図である。図において、1はマイクロコン
ピュータ、2はマイクロコンピュータ1に搭載されてい
るタイマ、3はマイクロコンピュータ1の動作を監視し
ているウォッチドッグタイマ、4はマイクロコンピュー
タ1へ入力される入力データであり、図示していないイ
グニッションスイッチの接点信号も含まれている。5は
マイクロコンピュータ1で処理した表示出力により各種
データを表示する表示器である。
コンピュータ装置は、車載バッテリの電力供給能力が維
持されている限り電力が供給されており、イグニッショ
ンスイッチのオフ状態ではスリープモードにあってウェ
イクアップ機能により間欠的に動作して、前記イグニッ
ションスイッチのオフ状態での消費電力を低く抑える。
図7および図8はこのマイクロコンピュータ装置の動作
を示すフローチャートであり、図7は通常動作モードを
示すフローチャート、図8はスリープモード時のタイマ
2の出力により発生した内部割込みによる前記ウェイク
アップ機能の間欠動作を示すフローチャートである。
車載バッテリから電力供給が行われた時点で各種の初期
設定を実行する(ステップST1)。この初期設定は、
ウォッチドッグタイマ3によりシステムリセットが発生
したときにも同様に実行する。続いてイグニッションス
イッチがオフ状態にあるか判定する(ステップST
2)。この結果、イグニッションスイッチがオフ状態に
あると判定すると入出力ポートの入出力設定処理などを
行うスリープ処理を実行する(ステップST4)。そし
て、スリープモードに移行する(ステップST5)。一
方、ステップST2においてイグニッションスイッチが
オフ状態ではない、すなわちオン状態にあると判定した
ときには、ステップST3へ進んで通常動作を実行す
る。この通常動作は、例えば表示器5への表示データの
表示処理や車内に設けられているエアコン制御等の各種
装置の制御処理である。
ると、マイクロコンピュータ1は動作を停止しタイマ2
の動作のみが維持されることになり、消費電力の抑制が
図られる。図9の(イ)に示す波形は、タイマ2からウ
ォッチドッグタイマ3へ出力されるパルス信号であり、
ウォッチドッグタイマ3はこのパルス信号を検出してマ
イクロコンピュータの動作異常を監視している。同図
(ロ)は、タイマ2から出力されるパルス信号のエッジ
で発生する内部割込みの発生タイミングを示している。
同図(ハ)は、この内部割込みの発生タイミングで起動
するウェイクアップ期間を示している。このウェイクア
ップ期間では、図8のフローチャートに示されるよう
に、例えばディジタル時計における時刻表示処理のため
の演算や桁上げなどの最低限必要な処理動作がスリープ
時の通常動作として実行される(ステップST11)。
そして、スリープモードか否かをイグニッションスイッ
チのオン状態、オフ状態により判定し(ステップST1
2)、このときイグニッションスイッチがオン状態であ
ればスリープモードを解除し(ステップST15)、通
常動作へ戻る(ステップST16)。
スイッチがオフ状態であればスリープモードを維持する
(ステップST13,ステップST14)。この図8の
フローチャートに示す一連の動作は、図9の(ニ)に示
す通常動作モードへ移行しない限り、図9の(ロ)に示
す内部割込みの発生タイミング毎に繰り返される。
ュータ装置は以上のように構成されているので、図9の
(ロ)に示す内部割込みの発生タイミング毎に繰り返し
ウェイクアップ機能による図8に示す動作が実行されて
いるので、前記内部割込みの発生する周期が短い場合に
は消費電流の抑制効果が顕著に現われない課題があっ
た。
ためになされたもので、スリープモード時の消費電流を
顕著に抑制できるマイクロコンピュータ装置を得ること
を目的とする。
るマイクロコンピュータ装置は、所定の条件をもとに通
常モードあるいはスリープモードのいずれかを選択する
モード選択手段と、ウォッチドッグタイマへ供給する複
数ビットの送信データを生成する送信データ生成回路
と、前記送信データをシリアルに前記ウォッチドッグタ
イマへ送信するシリアル通信回路と、前記モード選択手
段により選択されたスリープモードにおいて前記シリア
ル通信回路により前記送信データの内の所定ビット位置
のデータが前記ウォッチドッグタイマへ送信が終了する
と内部割込みを発生させる割込み発生回路と、前記発生
した内部割込みをもとに一時的にウェイクして所定の動
作を行う間欠動作手段とを備えるようにしたものであ
る。
ュータ装置は、外部入力スイッチのオンにより通常モー
ドを選択し、前記外部入力スイッチのオフによりスリー
プモードを選択するモード選択手段を備えるようにした
ものである。
ュータ装置は、割込み発生回路が発生させた内部割込み
をもとに一時的にウェイクして演算、表示制御するため
の所定の動作を行う間欠動作手段を備えるようにしたも
のである。
説明する。 実施の形態1.図1は、この実施の形態1のマイクロコ
ンピュータ装置の構成を示すブロック図である。図にお
いて、11はマイクロコンピュータ(モード選択手段,
送信データ生成手段,間欠動作手段)、12はマイクロ
コンピュータ11に設けられているシリアル通信機能を
有した内部割込み発生回路(シリアル通信回路,割込み
発生回路)でありハードウェアにより構成されている。
13はウォッチドッグタイマ、14はウォッチドッグタ
イマ13へ供給される送信データの格納される通信デー
タレジスタである。内部割込み発生回路12は通信ポー
ト11aを介して前記送信データをウォッチドッグタイ
マ13へシリアルに送信して供給するとともに内部割込
みを発生させる。15は外部入力スイッチとしてのイグ
ニッションスイッチ、16はイグニッションスイッチ1
5の接点信号を含む各種入力信号、17はマイクロコン
ピュータ11で処理した表示出力により各種データを表
示する表示器である。
コンピュータ装置には、車載バッテリの電力供給能力が
維持されている限り電力が供給されており、イグニッシ
ョンスイッチ15のオフ状態ではスリープモードにあっ
てウェイクアップ機能により間欠的に動作してマイクロ
コンピュータ11の消費電力を低く抑える。図2および
図4はこのマイクロコンピュータ装置の動作を示すフロ
ーチャートであり、図2は通常動作モードを示すフロー
チャート、図4はスリープモード時に内部割込み発生回
路12が発生させる内部割込み信号による前記ウェイク
アップ機能の間欠動作を示すフローチャートである。図
3は、ハードウェアにより構成された内部割込み発生回
路12の動作をフローチャートにより示している。
ついて説明する。図2に示すフローチャートにおいて、
車載バッテリから電力供給が行われた時点で通信データ
レジスタ14への送信データの書き込みを含む各種の初
期設定を実行する(ステップST50)。この初期設定
は、ウォッチドッグタイマ13によりシステムリセット
が発生したときにも同様に実行する。続いてイグニッシ
ョンスイッチ15がオフ状態にあるか判定する(ステッ
プST51)。この結果、イグニッションスイッチ15
がオフ状態にあると入出力ポートの入出力設定処理など
のスリープ処理を実行する(ステップST55)。そし
て、スリープモードへ移行しマイクロコンピュータ11
は動作を停止する(ステップST56)。
ャートに示すように、内部割込み発生回路12がステッ
プST63でウォッチドッグタイマ13へ送信データを
シリアルに送信する。この送信データは、ステップST
60で通信データレジスタ14へ書き込まれているデー
タであり、図5の(イ)に示すような例えば8ビットの
通信データレジスタ14へ書き込まれた8ビットのデー
タである。ウォッチドッグタイマ13はこの送信データ
によりスリープモードでのマイクロコンピュータ11の
動作異常を監視している。さらに内部割込み発生回路1
2は、続くステップST64において前記ステップST
63で行なったウォッチドッグタイマ13への送信デー
タの送信が終了したか否かを判定する。この結果、前記
8ビットの送信データの送信が終了すると、次のステッ
プST65で割込み信号を出力して内部割込みを発生さ
せる。図5の(ハ)は、この内部割込みの発生タイミン
グを示しており、内部割込み発生回路12は8ビット目
のデータD7がウォッチドッグタイマ13へ送信された
時点で内部割込みを発生させる。
タ11は一時的にウェイクアップして、図4のフローチ
ャートに示す動作を実行する。例えばディジタル時計に
おける時刻表示処理のための演算や桁上げ、またはディ
ジタルカレンダ装置における年月日表示などに最低限必
要な処理動作をスリープ時の通常動作として実行する
(ステップST71)。そして、次のウェイクアップ時
の送信データを通信データレジスタ14へ書き込み(ス
テップST72)、さらにスリープモードか否かをイグ
ニッションスイッチ15のオン状態、オフ状態により判
定し(ステップST73)、このときイグニッションス
イッチ15がオン状態であればスリープモードを解除し
(ステップST76)、通常動作へ移行する(ステップ
ST77)。
スイッチ15がオフ状態であればスリープモードを維持
する(ステップST74,ステップST75)。この図
4のフローチャートに示す一連の動作は、イグニッショ
ンスイッチ15がオン状態になって通常動作モードへ移
行しない限り、図5の(ハ)に示す内部割込みの発生タ
イミング毎に繰り返される。
モードへ移行した際の動作について説明する。図2に示
すフローチャートのステップST51においてイグニッ
ションスイッチ15がオフ状態ではない、すなわちオン
状態にあると判定したときには、ステップST52へ進
んで通常動作を実行する。この通常動作は、例えば表示
器17への表示データの表示処理や車内に設けられてい
る各種装置の制御処理である。この通常動作モードでも
内部割込み発生回路12は図3のフローチャートのステ
ップST62に示すようにウォッチドッグタイマ13へ
送信データをシリアルに送信する。この送信データは、
図5の(イ)に示すような例えば8ビットの通信データ
レジスタ14へ書き込まれた8ビットのデータである。
ウォッチドッグタイマ13はこの送信データにより通常
動作モードでのマイクロコンピュータ11の動作異常を
監視している。
の通常動作は、続くステップST53でウォッチドッグ
タイマ13へ通信データの送信が終了したか否かの判定
を行いながら実行されており、この通信データの送信が
終了すると前記送信データを通信データレジスタ14へ
書き込んだ後(ステップST54)、ステップST51
へ戻って、イグニッションスイッチ15がオフになるま
でステップST52,ステップST53を繰り返す。
レジスタ14を8ビットのレジスタとして、この通信デ
ータレジスタ14へ書き込まれた8ビットの送信データ
の8ビット目のビットデータがウォッチドッグタイマ1
3へ送信されると内部割込みが発生するものとして説明
したが、通信データレジスタ14は8ビットのレジスタ
に限定されるものではない。また、この通信データレジ
スタ14のビット数を自由に可変できる構成にすること
も可能である。また、内部割込みが発生するビット位置
も自由に変えられる構成にしてもよい。
ュータ装置によれば、スリープモードで発生する内部割
込みは、通信データレジスタ14へ書き込まれた送信デ
ータの各ビットがシリアルにウォッチドッグタイマ13
へ送信され、8ビット目のビットデータが送信される毎
に内部割込みが一度発生するため、スリープモードにあ
るマイクロコンピュータがウェイクアップする繰り返し
周期を通信データレジスタ14へ書き込まれた送信デー
タのビット数により延長することが可能となり、スリー
プモードにあるマイクロコンピュータの消費電流を抑制
できる効果がある。
れば、所定の条件をもとに通常モードあるいはスリープ
モードのいずれかを選択するモード選択手段と、ウォッ
チドッグタイマへ供給する複数ビットの送信データを生
成する送信データ生成回路と、前記送信データをシリア
ルに前記ウォッチドッグタイマへ送信するシリアル通信
回路と、前記モード選択手段により選択されたスリープ
モードにおいて前記シリアル通信回路により前記送信デ
ータの内の所定ビット位置のデータが前記ウォッチドッ
グタイマへ送信されると内部割込みを発生させる割込み
発生回路と、前記発生した内部割込みをもとに一時的に
ウェイクして所定の動作を行う間欠動作手段とを備える
ように構成したので、ウェイクする周期を前記送信デー
タのビット数に応じて延長することができ、スリープモ
ードにおける消費電流を抑制できる効果がある。
イッチのオンにより通常モードを選択し、前記外部入力
スイッチのオフによりスリープモードを選択するモード
選択手段を備えるように構成したので、車載用として限
られたバッテリ電源を効率的に使用できるマイクロコン
ピュータ装置が得られる効果がある。
回路が発生させた内部割込みをもとに一時的にウェイク
して演算、表示制御するための所定の動作を行う間欠動
作手段を備えるように構成したので、ディジタルカレン
ダやディジタル時計に用いて好適なマイクロコンピュー
タ装置が得られる効果がある。
ュータ装置の構成を示すブロック図である。
ュータ装置の通常動作モードを示すフローチャートであ
る。
ュータ装置のハードウェアにより構成された内部割込み
発生回路の動作を示すフローチャートである。
ュータ装置のスリープモード時に内部割込み発生回路が
発生させる内部割込み信号によるウェイクアップ機能の
間欠動作を示すフローチャートである。
ュータ装置の内部割込みの発生過程を示すタイミングチ
ャートである。
ブロック図である。
ードを示すフローチャートである。
ード時の内部割込み信号によるウェイクアップ機能の間
欠動作を示すフローチャートである。
の発生過程を示すタイミングチャートである。
ータ生成手段,間欠動作手段) 12 内部割込み発生回路(シリアル通信回路,割込み
発生回路) 13 ウォッチドッグタイマ 14 通信データレジスタ 15 イグニッションスイッチ(外部入力スイッチ)
Claims (3)
- 【請求項1】 所定の条件をもとに通常モードあるいは
スリープモードのいずれかを選択するモード選択手段
と、ウォッチドッグタイマへ供給する複数ビットの送信
データを生成する送信データ生成回路と、前記送信デー
タをシリアルに前記ウォッチドッグタイマへ送信するシ
リアル通信回路と、前記モード選択手段により選択され
たスリープモードにおいて前記シリアル通信回路により
前記送信データの内の所定ビット位置のデータが前記ウ
ォッチドッグタイマへ送信されると内部割込みを発生さ
せる割込み発生回路と、前記発生した内部割込みをもと
に一時的にウェイクして所定の動作を行う間欠動作手段
とを備えたマイクロコンピュータ装置。 - 【請求項2】 モード選択手段は、外部入力スイッチの
オンにより通常モードを選択し、前記外部入力スイッチ
のオフによりスリープモードを選択することを特徴とす
る請求項1記載のマイクロコンピュータ装置。 - 【請求項3】 間欠動作手段は、割込み発生回路が発生
させた内部割込みをもとに一時的にウェイクして演算、
表示制御するための所定の動作を行うことを特徴とする
請求項1または請求項2記載のマイクロコンピュータ装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19111096A JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19111096A JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1039960A JPH1039960A (ja) | 1998-02-13 |
JP3490222B2 true JP3490222B2 (ja) | 2004-01-26 |
Family
ID=16269030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19111096A Expired - Fee Related JP3490222B2 (ja) | 1996-07-19 | 1996-07-19 | マイクロコンピュータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3490222B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4913362B2 (ja) * | 2005-05-13 | 2012-04-11 | 株式会社東海理化電機製作所 | ウォッチドッグタイマ |
JPWO2011145198A1 (ja) * | 2010-05-20 | 2013-07-22 | ルネサスエレクトロニクス株式会社 | データプロセッサ及び電子制御ユニット |
-
1996
- 1996-07-19 JP JP19111096A patent/JP3490222B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1039960A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4046776B2 (ja) | データ伝送システム | |
KR100479948B1 (ko) | 이동무선전화기 | |
US4536761A (en) | Radio paging receiver having display control means | |
JPH0412052B2 (ja) | ||
GB2088604A (en) | Selective call receiver | |
US6088576A (en) | Receiver providing signal reception in power-off state | |
WO2010011378A1 (en) | System and method for power management | |
JP3490222B2 (ja) | マイクロコンピュータ装置 | |
CN209757018U (zh) | 车身控制器和车辆 | |
JP2000347762A (ja) | マイクロコンピュータ | |
JP2959191B2 (ja) | 測位装置 | |
JPH11321569A (ja) | 車両用ワイパ制御装置 | |
KR980010753A (ko) | 마이크로컴퓨터 장치 | |
JP3003181B2 (ja) | 通信装置 | |
JP2730240B2 (ja) | マイクロコンピュータ・システム | |
JPH0438611Y2 (ja) | ||
JP3181330B2 (ja) | 多重伝送装置 | |
JP2959470B2 (ja) | 測位装置 | |
JPH0558234A (ja) | 多重伝送装置 | |
JP2006151007A (ja) | 自動車用スリープ制御システム | |
JP3938438B2 (ja) | エンコーダ及びその出力方法 | |
JP2610249B2 (ja) | 記録装置付き電子機器の制御方法及び記録装置付き電子機器 | |
JPS6339784Y2 (ja) | ||
JP3006150B2 (ja) | 選択呼出受信機 | |
JP2000091976A (ja) | 携帯端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |