KR980006489A - 반도체 소자의 제조방법 - Google Patents
반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR980006489A KR980006489A KR1019960026295A KR19960026295A KR980006489A KR 980006489 A KR980006489 A KR 980006489A KR 1019960026295 A KR1019960026295 A KR 1019960026295A KR 19960026295 A KR19960026295 A KR 19960026295A KR 980006489 A KR980006489 A KR 980006489A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- gate electrode
- type
- ion
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract 5
- 239000012535 impurity Substances 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims abstract 6
- 239000000758 substrate Substances 0.000 claims abstract 5
- 238000002955 isolation Methods 0.000 claims abstract 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 2
- 229910052710 silicon Inorganic materials 0.000 claims abstract 2
- 239000010703 silicon Substances 0.000 claims abstract 2
- 125000006850 spacer group Chemical group 0.000 claims abstract 2
- 238000002513 implantation Methods 0.000 claims 5
- 150000002500 ions Chemical class 0.000 claims 4
- 238000005468 ion implantation Methods 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 229910052785 arsenic Inorganic materials 0.000 claims 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/953—Making radiation resistant device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 액세스 트랜지스터의 게이트 축퇴(Degeneracy)를 선택적으로 감소시키므로써, 액세스 트랜지스터의 전류용량을 줄여 셀 비를 향상시키고 셀 크기를 감소시켜 고집적화를 달성할 수 있는 반도체 소자의 제조방법을 개시한다. 이 반도체 소자의 제조방법은 풀-다운인 2개의 구동 트랜지스터와, 2개의 액세스 트랜지스터, 그리고 2개의 풀-업 소자로 구성되는 에스램 셀의 제조방법에 있어서, 반도체 기판을 제공하는 단계; 반도체 기판의 소정 부분에 소자 분리 절연막을 형성하는 단계; 소자 분리 절연막 사이의 게이트 산화막과 게이트 전극용 실리콘 막을 적층하는 단계; 활성 영역의 소정 부분에 감광막 마스크를 형성한 후, 제1차로 제1형의 불순물을 이온주입하는 단계; 감광막을 제거하고 게이트 전극을 형성하는 단계; 전면에 저농도의 제2차로 제1형 불순물을 이온주입하는 단계; 게이트 전극의 측벽에 스페이서 절연막을 형성한 다음, 고농도의 제3차로 제1형의 불순물을 이온주입하는단계를 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시 예에 따른 풀 씨모스 에스렘 셀을 구현하기 위한 평면도.
Claims (6)
- 풀-다운인 2개의 구동 트랜지스터와, 2개의 액세스 트랜지스터, 그리고 2개의 풀-업 소자로 구성되는 에스램 셀의 제조방법에 있어서, 반도체 기판을 제공하는 단계; 반도체 기판의 소정 부분에 소자 분리 절연막을 형성하는 단계; 소자 분리 절연막 사이의 게이트 산화막과 게이트 전극용 실리콘 막을 적층하는 단계; 활성 영역의 소정 부분에 감광막 마스크를 형성한 후, 제1차로 제1형의 불순물을 이온주입하는 단계; 감광막을 제거하고 게이트 전극을 형성하는 단계; 전면에 저농도의 제2차로 제1형 불순물을 이온주입하는 단계; 게이트전극의 측벽에 스페이서 절연막을 형성한 다음, 고농도의 제3차로 제1형의 불순물을 이온주입하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 비정질 실리콘으로 그 두께가 1,500~3,000Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 게이트 전극은 폴리실리콘으로 그 두께가 1,500~3,000Å인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1형의 불순물은 N형인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제1차 불순물의 이온주입에서 주입이온은 인이고, 주입에너지는 20KeV~120KeV, 주입량 1E12~1E16이온/㎤인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서, 상기 제3차 불순물의 이온주입에서 주입이온은 비소이고, 주입에너지는 10KeV~100KeV, 주입량 1E15~1E16이온/㎤인 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026295A KR100212173B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 제조방법 |
TW086108425A TW378354B (en) | 1996-06-29 | 1997-06-17 | Semiconductor device, its static random access memory and a manufacturing method thereof |
JP18450097A JP3182606B2 (ja) | 1996-06-29 | 1997-06-25 | 半導体デバイスの製造方法 |
US08/883,196 US6090654A (en) | 1996-06-29 | 1997-06-26 | Method for manufacturing a static random access memory cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026295A KR100212173B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006489A true KR980006489A (ko) | 1998-03-30 |
KR100212173B1 KR100212173B1 (ko) | 1999-08-02 |
Family
ID=19465046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026295A KR100212173B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체 소자의 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6090654A (ko) |
JP (1) | JP3182606B2 (ko) |
KR (1) | KR100212173B1 (ko) |
TW (1) | TW378354B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100451036B1 (ko) * | 2000-12-08 | 2004-10-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
KR100548593B1 (ko) * | 1998-12-31 | 2006-05-12 | 주식회사 하이닉스반도체 | 에스램 셀 구조 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380598B1 (en) * | 1994-12-20 | 2002-04-30 | Stmicroelectronics, Inc. | Radiation hardened semiconductor memory |
JP2002359299A (ja) * | 2001-03-26 | 2002-12-13 | Seiko Epson Corp | 半導体装置、メモリシステムおよび電子機器 |
JP3467699B2 (ja) * | 2001-03-26 | 2003-11-17 | セイコーエプソン株式会社 | 半導体装置、メモリシステムおよび電子機器 |
US6624526B2 (en) * | 2001-06-01 | 2003-09-23 | International Business Machines Corporation | Compact SRAM cell incorporating refractory metal-silicon-nitrogen resistive elements and method for fabricating |
JP3700708B2 (ja) * | 2003-03-26 | 2005-09-28 | ソニー株式会社 | 半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01287960A (ja) * | 1988-05-14 | 1989-11-20 | Sony Corp | メモリ装置 |
JPH01292853A (ja) * | 1988-05-20 | 1989-11-27 | Sony Corp | メモリ装置 |
JP2661141B2 (ja) * | 1988-05-27 | 1997-10-08 | ソニー株式会社 | 半導体メモリ |
JPH0394464A (ja) * | 1989-09-07 | 1991-04-19 | Toshiba Corp | 半導体装置 |
US5324973A (en) * | 1993-05-03 | 1994-06-28 | Motorola Inc. | Semiconductor SRAM with trench transistors |
JPH0722521A (ja) * | 1993-07-06 | 1995-01-24 | Sony Corp | 半導体記憶装置 |
KR100214841B1 (ko) * | 1996-03-29 | 1999-08-02 | 김주용 | 반도체 소자 및 그의 제조방법 |
-
1996
- 1996-06-29 KR KR1019960026295A patent/KR100212173B1/ko not_active IP Right Cessation
-
1997
- 1997-06-17 TW TW086108425A patent/TW378354B/zh not_active IP Right Cessation
- 1997-06-25 JP JP18450097A patent/JP3182606B2/ja not_active Expired - Fee Related
- 1997-06-26 US US08/883,196 patent/US6090654A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100548593B1 (ko) * | 1998-12-31 | 2006-05-12 | 주식회사 하이닉스반도체 | 에스램 셀 구조 |
KR100451036B1 (ko) * | 2000-12-08 | 2004-10-02 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
US6090654A (en) | 2000-07-18 |
JP3182606B2 (ja) | 2001-07-03 |
TW378354B (en) | 2000-01-01 |
JPH1098116A (ja) | 1998-04-14 |
KR100212173B1 (ko) | 1999-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545327B2 (en) | Semiconductor device having different gate insulating films with different amount of carbon | |
EP0510380B1 (en) | A thin film field effect device having an LDD structure and a method of manufacturing such a device | |
KR940010324A (ko) | 반도체 메모리 장치 및 그 제조방법 | |
US5460998A (en) | Integrated P+ implant sequence in DPDM process for suppression of GIDL | |
EP0465045B1 (en) | Method of field effect transistor fabrication for integrated circuits | |
JPH04328864A (ja) | 超高集積半導体メモリ装置の製造方法 | |
JPH0324735A (ja) | 半導体装置の製造方法 | |
JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
US4977099A (en) | Method for fabricating semiconductor memory device | |
US6268250B1 (en) | Efficient fabrication process for dual well type structures | |
KR980006489A (ko) | 반도체 소자의 제조방법 | |
US5674770A (en) | Method of fabricating an SRAM device with a self-aligned thin film transistor structure | |
JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
JPH06326259A (ja) | BiCMOS装置の製造方法 | |
JP3182609B2 (ja) | 半導体素子の製造方法 | |
US6017799A (en) | Method of fabricating dynamic random memory | |
JP2585684B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3063051B2 (ja) | 半導体装置の製造方法 | |
JPH01196176A (ja) | Mis型半導体装置 | |
JP3196980B2 (ja) | 半導体装置の製造方法 | |
JPH02219237A (ja) | Mis型半導体装置 | |
JP2670265B2 (ja) | Cmos半導体装置の製造方法 | |
JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
JPH0479336A (ja) | 半導体装置の製造方法 | |
TW393691B (en) | Method for producing self-aligned silicide MOSFET |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130422 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140421 Year of fee payment: 16 |
|
FPAY | Annual fee payment | ||
EXPY | Expiration of term |