KR980004990A - 라이트 리커버리 보장 회로 - Google Patents

라이트 리커버리 보장 회로 Download PDF

Info

Publication number
KR980004990A
KR980004990A KR1019960024279A KR19960024279A KR980004990A KR 980004990 A KR980004990 A KR 980004990A KR 1019960024279 A KR1019960024279 A KR 1019960024279A KR 19960024279 A KR19960024279 A KR 19960024279A KR 980004990 A KR980004990 A KR 980004990A
Authority
KR
South Korea
Prior art keywords
signal
output
gate
external signal
inverter
Prior art date
Application number
KR1019960024279A
Other languages
English (en)
Other versions
KR100225947B1 (ko
Inventor
박기우
양승엽
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960024279A priority Critical patent/KR100225947B1/ko
Priority to GB9711659A priority patent/GB2314652B/en
Priority to JP9159806A priority patent/JP2908776B2/ja
Priority to US08/883,379 priority patent/US5781501A/en
Publication of KR980004990A publication Critical patent/KR980004990A/ko
Application granted granted Critical
Publication of KR100225947B1 publication Critical patent/KR100225947B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 칩에서 특히 싱크로너스 D-램의 라이트 동작에 관한 라이트 리커버리(recover)보장 회로에 관한 것으로, 라이트 동작 완료 후 다음 명령 수행에 걸리는 지연 시간을 단축시키기 위해, 라이트 리커버리 신호를 이용하여 라이트 동작 중일때에는 외부에서 입력되는 다음 명령을 소정의 시간동안 래치시킨 후, 라이트 동작이 완벽하게 수행되고 난 바로 직후 외부 명령을 액티브시키도록 회로적으로 설계하므로써, 싱크로너스 D-램의 전체적인 동작 속도를 향상시키는 잇점이 있다.

Description

라이트 리커버리 보장 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 라이트 리커버리 보장 회로를 나타내는 회로도.

Claims (4)

  1. 반도체 메모리 소자에 있어서, 라이트 동작 후 입력되는 외부 신호의 딜레이 제어를 위해; 외부 신호와 라이트 리커버리 신호를 입력으로 하여 상기 라이트 리커버리 신호 상태에 따라 외부 신호를 출력하는 외부신호 출력부와; 외부 신호와 라이트 리커버리 신호를 입력으로 하여, 라이트 리커버리 동작 중 일때 외부 신호가 입력되면 이를 래치하여 외부 신호의 출력을 제어하는 외부 신호 래치부; 및 라이트 리커버리 신호를 입력으로 하여, 상기 외부 신호 래치부에 래치된 출력을 위해 펄스를 제공하는 펄스 제공부를 포함하는 것을 특징으로 하는 라이트 리커버리 보장 회로.
  2. 제1항에 있어서, 상기 외부 신호를 출력부는 인버터를 통한 라이트 리커버리 신호를 입력받는 N 모스 트랜지스터와, 직렬로 접속되어 외부 신호를 게이트로 입력받은 각각의 P 모스 트랜지스터와 N 모스 트랜지스터와; 상기 P 모스 트랜지스터에 접속되어 펄스 제공부의 출력을 게이트단으로 입력받는 P 모스 트랜지스터와; 상기 P 모스 트랜지스터와 N 모스 트랜지스터의 접합부에서 출력되는 신호를 반전시켜 최종 외부 신호로 출력하는 인버터; 및 상기 인버터에서 궤환된 신호를 게이트 입력으로 하는 P 모스 트랜지스터를 포함하는 것을 특징으로 하는 라이트 리커버리 보장 회로.
  3. 제1항에 있어서, 상기 외부 신호 래치부는 펄스 발생부의 노아-게이트의 출력과, 복수개의 인버터를 거친 상기 노아-게이트의 신호를 입력으로 하는 노아-게이트와; 상기 노아-게이트의 출력을 반전시키는 인버터와; 상기 인버터의 출력을 게이트로 입력받는 P 모스 트랜지스터와; 외부 신호를 게이트로 입력받는 N 모스 트랜지스터와; 상기 N 모스 트랜지스터와 직렬로 접속되며, 라이트 리커버리 신호를 게이트로 입력받는 N 모스 트랜지스터와, 상기 P 모스 트랜지스터의 출력을 반전시키는 인버터와; 상기 인버터에서 궤환된 축력을 다시 반전시켜 상기 인버터로 출력하는 인버터; 및 상기 인버터의 출력을 게이트로 입력받는 N 모스 트랜지스터를 포함하는 것을 특징으로 하는 라이트 리커버리 보장 회로.
  4. 제1항에 있어서, 상기 펄스 제공부는 라이트 리커버리 신호와, 복수개의 인버터를 거친 신호를 입력으로 하는 노아-게이트; 및 상기 노아-게이트의 출력 신호를 게이트로 입력받아 외부 신호의 출력을 제어하는 N 모스 트랜지스터를 포함하는 것을 특징으로 하는 라이트 리커버리 보장 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024279A 1996-06-27 1996-06-27 라이트 리커버리 보장 회로 KR100225947B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960024279A KR100225947B1 (ko) 1996-06-27 1996-06-27 라이트 리커버리 보장 회로
GB9711659A GB2314652B (en) 1996-06-27 1997-06-05 Circuit and method for securing write recovery operation in a semiconductor memory device
JP9159806A JP2908776B2 (ja) 1996-06-27 1997-06-17 メモリ装置用ライトリカバリ保障回路及び動作信号制御方法
US08/883,379 US5781501A (en) 1996-06-27 1997-06-26 Circuit and method for securing write recovery operation in a synchronous semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024279A KR100225947B1 (ko) 1996-06-27 1996-06-27 라이트 리커버리 보장 회로

Publications (2)

Publication Number Publication Date
KR980004990A true KR980004990A (ko) 1998-03-30
KR100225947B1 KR100225947B1 (ko) 1999-10-15

Family

ID=19463739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024279A KR100225947B1 (ko) 1996-06-27 1996-06-27 라이트 리커버리 보장 회로

Country Status (4)

Country Link
US (1) US5781501A (ko)
JP (1) JP2908776B2 (ko)
KR (1) KR100225947B1 (ko)
GB (1) GB2314652B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487522B1 (ko) * 2002-04-01 2005-05-03 삼성전자주식회사 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법
KR100699406B1 (ko) * 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법
US8854905B2 (en) 2012-08-31 2014-10-07 SK Hynix Inc. Semiconductor device and operation method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3341710B2 (ja) 1999-05-14 2002-11-05 日本電気株式会社 半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4110840A (en) * 1976-12-22 1978-08-29 Motorola Inc. Sense line charging system for random access memory
US4580246A (en) * 1983-11-02 1986-04-01 Motorola, Inc. Write protection circuit and method for a control register
US4802129A (en) * 1987-12-03 1989-01-31 Motorola, Inc. RAM with dual precharge circuit and write recovery circuitry
JPH07118196B2 (ja) * 1988-12-28 1995-12-18 株式会社東芝 スタティック型半導体メモリ
US5359722A (en) * 1990-07-23 1994-10-25 International Business Machines Corporation Method for shortening memory fetch time relative to memory store time and controlling recovery in a DRAM
JPH05128866A (ja) * 1991-10-31 1993-05-25 Toshiba Corp ランダムアクセスメモリの書き込み、読出し制御回路
JPH0729373A (ja) * 1993-07-08 1995-01-31 Mitsubishi Electric Corp 半導体記憶装置
KR0122099B1 (ko) * 1994-03-03 1997-11-26 김광호 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치
JP3252678B2 (ja) * 1995-10-20 2002-02-04 日本電気株式会社 同期式半導体メモリ
KR970029803A (ko) * 1995-11-03 1997-06-26 김광호 반도체 메모리장치의 프리차지 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487522B1 (ko) * 2002-04-01 2005-05-03 삼성전자주식회사 반도체 메모리 장치의 동작 주파수에 따라 기입 회복시간을 제어하는 프리차아지 제어 회로 및 기입 회복 시간제어 방법
KR100699406B1 (ko) * 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법
US8854905B2 (en) 2012-08-31 2014-10-07 SK Hynix Inc. Semiconductor device and operation method thereof

Also Published As

Publication number Publication date
JPH1064269A (ja) 1998-03-06
JP2908776B2 (ja) 1999-06-21
US5781501A (en) 1998-07-14
KR100225947B1 (ko) 1999-10-15
GB2314652B (en) 2000-07-19
GB9711659D0 (en) 1997-08-06
GB2314652A (en) 1998-01-07

Similar Documents

Publication Publication Date Title
KR970051247A (ko) 플래쉬 메모리 장치
KR870004578A (ko) 단일 클록 동적논리를 갖는 프로그램 가능한 논리배열
KR970051206A (ko) 저전력용 센스앰프회로
KR970013732A (ko) 멀티파워를 사용하는 데이타 출력버퍼
KR20060019073A (ko) 반도체 장치의 고전압 스위치 회로
KR980004990A (ko) 라이트 리커버리 보장 회로
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
JP3751733B2 (ja) ローアドレスストローブ信号用入力バッファ
KR950009724A (ko) 반도체메모리장치의 버퍼회로
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR0179776B1 (ko) 워드라인 구동장치
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR0172769B1 (ko) 스태틱 램의 쓰기 회복 회로
KR100210048B1 (ko) 반도체 메모리 장치의 프리디코더 제어회로
KR100190759B1 (ko) 워드라인 구동회로
KR980004998A (ko) 싱크로너스 디램의 초기 프리차지 발생장치
KR100248802B1 (ko) 클럭신호 드라이브 회로
KR930010998A (ko) 반도체 메모리 장치의 워드라인 구동회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR100269300B1 (ko) 칼럼선택라인초기화회로및방법
US6377096B1 (en) Static to dynamic logic interface circuit
KR0166493B1 (ko) 어드레스 스트로브 신호의 완충장치
KR980006893A (ko) 데이터 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee