KR980004977A - 메모리 소자의 라이트 모드 제어 회로 - Google Patents
메모리 소자의 라이트 모드 제어 회로 Download PDFInfo
- Publication number
- KR980004977A KR980004977A KR1019960020489A KR19960020489A KR980004977A KR 980004977 A KR980004977 A KR 980004977A KR 1019960020489 A KR1019960020489 A KR 1019960020489A KR 19960020489 A KR19960020489 A KR 19960020489A KR 980004977 A KR980004977 A KR 980004977A
- Authority
- KR
- South Korea
- Prior art keywords
- write
- memory device
- data
- read
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 메모리 소자의 라이트 모드 제어 회로에 관한 것으로, 종래에는 동일한 번지의 셀에 데이타를 라이트한 후 다시 그 번지의 셀 데이타를 리드하기 위해서는 2싸이클이 외부 클럭(RASB)(CASB)을 필요로 하는데, 라이트 사이클마다 데이타 입력 버퍼의 출력 데이타를 데이타 출력 버퍼에서 래치하여 라이트함으로 라이트 동작시 전력 소모가 증가하는 문제점이 있다. 이러한 종래의 문제점을 개선하기 위하여 본 발명은 라이트 동작이 종료된 후 어드레스 천이 펄스폭의 펄스를 발생시킴에 의해 Y-선택 라인을 액티브 상태로 유지시킴으로써 소모 전력을 감소시킬 뿐만아니라 싸이클의 수를 줄일 수 있도록 한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 라이트 모드 제어 회로의 구성도.
Claims (1)
- 하나 이상의 외부 클럭을 사용하여 데이타의 리드, 라이트를 수행할 수 있는메모리 소자에 있어서, 어드레스 천이를 검출하는 어드레스 천이 검출부와, 리드/라이트 동작을 판단하여 라이트 신호(WENB)를 출력하는 리드/라이트 제어부와, 이 리드/라이트 제어부의 출력 신호(WENB)를 입력으로 하여 라이트 동작이 종료됨과 동시에 어드레스천이 펄스폭만큼의 펄스 신호를 발생시키는 펄스 발생부와, 이 펄스 발생부의 출력 신호를 상기 어드레스 천이 검출부의 검출 신호에 합산하여 컬럼 디코더의 컬럼 선택 신호(Ysel)의 액티브 시간을 제어하는 펄스 제어부로 구성한 것을 특징으로 하는 메모리 소자의 라이트 모드 제어 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020489A KR100206908B1 (ko) | 1996-06-08 | 1996-06-08 | 메모리 소자의 라이트 모드 제어 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960020489A KR100206908B1 (ko) | 1996-06-08 | 1996-06-08 | 메모리 소자의 라이트 모드 제어 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980004977A true KR980004977A (ko) | 1998-03-30 |
| KR100206908B1 KR100206908B1 (ko) | 1999-07-01 |
Family
ID=19461210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960020489A KR100206908B1 (ko) | 1996-06-08 | 1996-06-08 | 메모리 소자의 라이트 모드 제어 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206908B1 (ko) |
-
1996
- 1996-06-08 KR KR1019960020489A patent/KR100206908B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206908B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808961A (en) | Internal clock generating circuit for clock synchronous type semiconductor memory device | |
| KR960012013A (ko) | 동기형 반도체 기억 장치 | |
| JP3758860B2 (ja) | 同期型バーストマスクロム及びそのデータ読出方法 | |
| JP3209485B2 (ja) | 自動プリチャージ機能を有する同期式メモリ装置 | |
| KR960012012A (ko) | 동기형 반도체 기억 장치 | |
| KR930010985A (ko) | 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치 | |
| WO1991006956A1 (en) | Semiconductor memory device | |
| KR920004417B1 (ko) | 낮은 동작 전류를 갖는 sam 데이터 억세스회로 및 그 방법 | |
| KR970051423A (ko) | 반도체 메모리의 셀프 번인(Burn-in)회로 | |
| JP2001345000A (ja) | 半導体装置 | |
| JPH10125072A (ja) | 半導体メモリ装置 | |
| KR980004977A (ko) | 메모리 소자의 라이트 모드 제어 회로 | |
| JP2009151903A (ja) | 半導体記憶装置 | |
| KR960038979A (ko) | 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어할 수 있는 다이나믹형 반도체 기억장치 | |
| KR950006856A (ko) | 반도체 소자의 컬럼 디코더 인에이블 신호 발생회로 | |
| KR19990000888A (ko) | 메모리 소자의 어드레스 천이 검출회로 | |
| JP3014632B2 (ja) | 半導体メモリ装置の自動テスト回路 | |
| KR100219491B1 (ko) | 자동 프리차지 뱅크 선택 회로 | |
| JPH11297072A (ja) | 半導体記憶装置とその制御方法 | |
| KR970025144A (ko) | 가변길이 복호화기의 메모리 인터페이스방법 및 회로 | |
| KR960001999A (ko) | 메모리 뱅크 선택회로 | |
| KR100266649B1 (ko) | 고속메모리의 칼럼버퍼회로 | |
| KR100244454B1 (ko) | 번-인 모드 제어회로 | |
| KR970029849A (ko) | 셀프타이머를 이용한 반도체 메모리 리드/라이트 제어회로 | |
| KR100682208B1 (ko) | 센스 앰프 인에이블 신호 생성기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100325 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |