KR970705871A - 제어출력 클럭신호 발생을 위한 보상형 위상 동기 루프(compensated phase locked loop for generating a controlled output clock signal) - Google Patents

Abstract

입력 신호에 대하여 기준이 되는 주파수와 위상을 갖는 제어 클럭 신호(PCLK)를 발생하기 위한 방법과 장치가 개시되어 있다. 보상은 프로세서와 같은 외부 소오스가 변화할 수 있는 주파수의 위상 동기 루프를 생성하기 위한 보상 요소가 다운로드되도록 프로그래밍 될 수 있다. 분리된 프로그래밍 할 수 있는 분주기(78')에는 위상 동기 루프에 공급되는 입력 신호의 주파수로, 변환된 주파수 신호를 조정하기 위한 보상값이 다운로드된다. 이것은 위상 동기 루프가 제어 발진기(66')와 루프 필터(64')를 조정할 필요없이 넓은 주파수의 범위에 대하여 변화될 수 있게 한다. 개시된 위상 동기 루프와 방법은 특히 컴퓨터 프리팅 시스템 내에 있는 선택적인 픽셀 클럭의 발생과 직접 관계된다.

Description

제어출력 클럭신호 발생을 위한 위상 동기 루프(COMPENSATED PHASE LOCKED LOOP FOR GENERATING A CONTROLLED OUTPUT CLOCK SIGNAL)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명의 보상형 위상 동기 루프를 사용하는 드럼 프린터의 기능의 블록 다이어그램이다, 제3도는 본 발명에 따른 보상형 디지탈 위상 동기 루프의 블록 다이어그램이다, 제4도는 제3도에 도시되어 있는 본 발명의 보상형 디지탈 위상 동기 루프의 확대된 블록 다이어그램이다.

Claims (20)

1. 제1주파수를 갖는 입력신호에 대하여 기준이 되는 주파수와 위상을 갖는 출력 제어 신호를 발생하기 위한 위상 동기 루프에 있어서, 입력 신호와 피드백 신호를 비교하고 상기 입력 신호와 상기 피드백 신호 사이의 위상차를 나타내는 오차 신호를 발생하기 위하여 입력신호와 피드백 신호를 수신하기에 적절한 비교기 수단과, 상기 오차 신호에 반응하여 변화되는 주파수를 갖는 디지탈 펄스열을 발생하기 위한 발진 수단과, 상기 출력 클럭 신호를 생성하기 위하여 소정의 프로그래밍 값에 의해서 사익 디지탈 펄스열의 주파수가 변화되도록 상기 디지탈 펄스열 상에 수학적인 작동을 실행하는 보상 수단과, 상기 입력신호와 대체적으로 비슷한 제2주파수를 갖는 상기 피드백 신호를 생성하기 위한 소정의 프로그래밍 값을 보완하는 값에 의해서 출력클럭 신호를 수학적으로 변화하기 위한 분주기 수단을 구비하는 것을 특징으로 하는 위상 동기 루프.
2. 제1항에 있어서, 상기 오차 신호 내에서 잡음 전파를 제한하기 위하여 좁은 주파수 대역폭을 갖는 상기 비교기 수단 이후에 배치된 필터 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
3. 제2항에 있어서, 상기 필터 수단이 아나로그 저역 필터인 것을 특징으로 하는 위상 동기 루프.
4. 제1항에 있어서, 상기 출력 클럭 신호의 주파수를 감소하여서 오차 전파를 감소하기 위하여 상기 보상 수단과 상기 분주 수단 사이에 배치된 오차 감소 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
5. 제4항에 있어서, 상기 오차 감소 수단이 다양한 클럭 신호의 주파수를 이등분하기 위하여 일련의 2분주를 구비하는 것을 특징으로 하는 위상 동기 루프.
6. 제5항에 있어서, 상기 2분주가 이진 다운 카운터인 것을 특징으로 하는 위상 동기 루프.
7. 제1항에 있어서, 화상 처리를 위한 유용한 신호를 생성하기 위하여 출력 클럭 주파수의 주파수를 감소하기 위하여 상기 보상 수단과 상기 분주기 수단 사이에 배치된 화상 처리 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
8. 제7항에 있어서, 상기 화상 처리 수단은 다양한 클럭 신호의 주파수를 이등분하는 2분주를 구비하는 것을 특징으로 하는 위상 동기 루프.
9. 제8항에 있어서, 상기 2분주는 이진 다운 카운트인 것을 특징으로 하는 위상 동기 루프.
10. 제1항에 있어서, 상기 입력 신호의 듀티 싸이클을 50%로 조절하기 위하여 상기 입력 신호와 소통하는 상기 비교기 수단 전에 배치된 조절 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
11. 제10항에 있어서, 상기 조절 수단이 입력 신호 주파수의 1/2 신호를 생성하기 위하여 입력 신호에 의해서 클럭된 J-K 플립플롭인 것을 특징으로 하는 위상 동기 루프.
12. 화상 기록 시스템의 회전계 신호에 대하여 기준이 되는 주파수와 위상을 갖는 디지탈 클럭 신호를 발생하기 위한 위상 동기 루프에 있어서, 상기 디지탈 위상 동기 루프는 상기 회전계 신호와 피드백 신호를 비교하고 상기 회전게와 사익 피드백 신호 사이의 위상차를 나타내는 오차 신호를 발생하기 위한 비교기 수단과, 상기 오차 신호 내에 있는 잡음을 감소하기 위하여 좁은 주파수 대역폭을 갖는 필터 수단과, 상기 오차 신호에 반응하여 변화하는 주파수를 갖는 디지탈 펄스열을 발생하기 위한 전압 제어 발진기 수단과, 상기 디지탈 펼스열의 주파수를 분주함으로써 상기 디지탈 클럭 신호를 생성하는 프로그래밍 값에 의해서 상기 디지탈 펄스열의 주파수를 감소하기 위한 보상 수단과, 상기 회전계 신호와 대체적으로 비슷한 주파수를 갖는 상기 피드백 신호를 생성하기 위하여 디지탈 클럭 신호를 분주하기 위한 분주기 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
13. 제12항에 있어서, 상기 필터 수단이 고주파수 잡음을 제거하기 위한 저역 필터인 것을 특징으로 하는 위상 동기 루프.
14. 제12항에 있어서, 디지탈 클럭 신호의 주파수를 감소함으로써 오차 전파를 감소하기 위하여 상기 보상 수단과 상기 분주기 수단 사이에 배치된 오차 감소 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
15. 제14항에 있어서, 상기 오차 감소 수단이 디지탈 클럭 신호의 주파수를 이등분 하기 위하여 일련의 2분주를 구비하는 것을 특징으로 하는 위상 동기 루프.
16. 제15항에 있어서, 상기 2분주가 이진 다운 카운터인 것을 특징으로 하는 위상 동기 루프.
17. 제12항에 있어서, 상기 기록 시스템에 있는 픽셀 보간을 위해 유용한 2배의 클럭 신호를 생성하도록 디지탈 클럭 주파수의 주파수를 감소하기 위하여 상기 보상 수단과 상기 분주 수단 사이에 배치된 화상 처리 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
18. 제17항에 있어서, 상기 화상 처리수단이 디지탈 클럭 신호의 주파수를 이등분하기 위하여 2분주를 구비하는 것을 특징으로 하는 위상 동기 루프.
19. 제12항에 있어서, 상기 회전계 신호의 듀티 싸이클을 50%로 조절하기 위하여 상기 회전계 신호와 소통하는 상기 비교기 수단 전에 배치된 조절 수단을 또한 구비하는 것을 특징으로 하는 위상 동기 루프.
20. 입력 신호에 대하여 기준이 되는 주파수와 위상을 갖는 제어 출력 클럭 신호를 발생하기 위한 방법에 있어서, 상기 입력 신호를 피드백 신호와 비교하여서 상기 디지탈 데이터 신호와 상기 피드백 신호 사이의 위상차를 나타내는 오차 신호를 발생하는 단계와, 상기 오차 신호에 반응하여 변화하는 주파수를 갖는 디지탈 펄스열을 발생하는 단계와, 상기 제어 출력 클럭 신호를 생성하기 위하여 프로그래밍 값에 의하여 상기 디지탈 펄스열의 주파수를 변화하는 단계와, 상기 입력 신호와 대체적으로 비슷한 주파수를 갖는 상기 피드백 신호를 생성하기 위하여 제어 출력 클럭 신호를 변형하는 단계를 구비하는 것을 특징으로 하는 제어 출력 클럭 신호 발생 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.