KR970078219A - 비트 직렬 디지탈 압축기 - Google Patents

비트 직렬 디지탈 압축기 Download PDF

Info

Publication number
KR970078219A
KR970078219A KR1019970022510A KR19970022510A KR970078219A KR 970078219 A KR970078219 A KR 970078219A KR 1019970022510 A KR1019970022510 A KR 1019970022510A KR 19970022510 A KR19970022510 A KR 19970022510A KR 970078219 A KR970078219 A KR 970078219A
Authority
KR
South Korea
Prior art keywords
bit
divider circuit
operator
circuit
partial
Prior art date
Application number
KR1019970022510A
Other languages
English (en)
Other versions
KR100227173B1 (ko
Inventor
제임스 씨 베이커
존 피 올리버
Original Assignee
조나단 피. 메이어
모토롤라, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조나단 피. 메이어, 모토롤라, 인크 filed Critical 조나단 피. 메이어
Publication of KR970078219A publication Critical patent/KR970078219A/ko
Application granted granted Critical
Publication of KR100227173B1 publication Critical patent/KR100227173B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
    • H03G11/008—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/007—Volume compression or expansion in amplifiers of digital or coded signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

비트 직렬 압축기(106)는 입력 직렬 데이타를 수신하여 부분 연산자를 발생하는 전치 제산기 회로(208)를 구비한다. 제산기 회로(210)는 분모로 부분 연산자를 제산하여 전치 제산기 회로(208)로 피드백되는 부분 잉여값을 발생한다. 제산기 회로(210)는 또한 절대값 회로(216)로 보내지고 다음에 비트 직렬 필터(218)로 부 내지는 직렬 데이타를 발생한다. 비트 직렬 필터(218)는 직렬 데이타로부터 평균 신호를 생성한다. 비교기 회로(224)는 평균 신호와 임계 신호를 비교하여 다음 분할 주기의 분모로서 사용하기 위해 평균 신호 혹은 임계 신호중 더 큰 신호를 발생한다. 제산기 회로는 분할 주기의 시작에서의 부분 잉여값 연산의 캐리아웃 비트와 연산자의 부호 비트로부터 오버플로우를 검출하는 오버플로우 제어 회로를 포함한다. 만약 오버플로우가 검출된다면, 출력은 연산자가 포지티브인지 네거티브인지에 따라서 취해진다.

Description

비트 직렬 디지탈 압축기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 비트 직렬 압축기를 도시한 블럭도.

Claims (10)

  1. 비트 직렬(bit-serial) 디지탈 압축기(106)에 있어서, 연산자로부터 부분 연산자를 발생하기 위한 비트 직렬 전치 제산기 회로(208), 상기 비트 직렬 전치 제산기 회로에 연결되며, 분모에 의해 상기 부분 연산자를 제산하여 몫(quotient)을 발생하기 위한 제산기 회로(210), 상기 제산기 회로(210)의 출력에 연결된 비트 직렬 절대값 회로(216), 상기 비트 직렬 절대값 회로에 연결되며, 평균 신호를 발생하기 위한 비트 직렬 필터(218), 및 상기 비트 직렬 필터(218)에 연결되며, 상기 평균 신호와 임계 신호(L2)를 비교하여 상기 평균 신호와 상기 임계 신호(L2)중 더 큰 신호에 등가인 다음의 분모를 발생하기 위한 비교 회로(224)를 포함하는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  2. 제1항에 있어서, 상기 비트 직렬전치 제산기 회로(208)는 NM-비트 부분 연산자들을 발생하며, 여기서 N은 상기 연산자의 비트수이고 M은 상기 부분 연산자의 비트수인 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  3. 제1항에 있어서, 상기 제산기 회로(210)는 상기 전치 제산기 회로(208)로 피드백(feed back)되는 부분 잉여값을 발생하는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  4. 제1항에 있어서, 상기 제산기 회로(210)는 완전한 분할 주기내에서 N부분 분할을 행하고, 여기서 N은 연산자의 비트수인 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  5. 제1항에 있어서, 상기 제산기 회로(210)는 분할 주기의 제1부분 잉여값 계산의 캐리아웃 비트와 연산자의 부호 비트를 사용하여 오버플로우(overflow)조건을 검출하는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  6. 제5항에 있어서, 상기 제산기 회로(210)는 오버플로우 조건 동안에 사기 몫으로서 임계 신호를 발생하는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  7. 제1항에 있어서, 상기 임계 신호(L2)는 최소한 -30dB 압축을 나타내는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  8. 제1항에 있어서, 상기 제산기 회로(210)와 상기 비트 직렬 절대값 회로(216) 사이에 연결되며 상기 몫을 MSB-1 포맷으로부터 LSB-1 포맷으로 변환하기 위한 MSB/LSB 변환기(206)를 더 포함하는 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  9. 제1항에 있어서, 상기 비트 직렬 필터(218)는 웨이브 디지탈 필터(wave digital filter)인 것을 특징으로 하는 비트 직렬 디지탈 압축기.
  10. 증폭기(116)를 구비한 무선 전화에 있어서, 상기 증폭기(116)에 연결된 비트 직렬 압축기(106)가, 연산자로부터 부분 연산자를 발생하기 위한 비트 직렬 전치 제산기 회로(208), 상기 비트 직렬 전치 제산기 회로(208)에 연결되며, 분모로 상기 부분 연산자를 제산하여 몫을 발생하기 위한 제산기 회로(210), 상기 제산기 회로(210)에 연결된 비트 직렬 절대값 회로(216), 상기 제산기 회로(210)에 연결되며, 평균 신호를 발생하기 위한 비트 직렬 필터(218), 및 상기 비트 직렬 필터(218)에 연결되며, 상기 평균 신호를 임계 신호와 비교하여 다음 분모로서 상기 평균 신호와 상기 임계 신호중에 더 큰 신호를 출력하기 위한 비교기 회로(224)를 포함하는 것을 특징으로 하는 증폭기를 구비한 무선 전화.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970022510A 1996-05-31 1997-05-31 비트 직렬 디지탈 압축기 KR100227173B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/659104 1996-05-31
US08/659,104 1996-05-31
US08/659,104 US5771182A (en) 1996-05-31 1996-05-31 Bit-serial digital compressor

Publications (2)

Publication Number Publication Date
KR970078219A true KR970078219A (ko) 1997-12-12
KR100227173B1 KR100227173B1 (ko) 1999-10-15

Family

ID=24644046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970022510A KR100227173B1 (ko) 1996-05-31 1997-05-31 비트 직렬 디지탈 압축기

Country Status (5)

Country Link
US (1) US5771182A (ko)
KR (1) KR100227173B1 (ko)
BR (1) BR9703349A (ko)
CA (1) CA2202959C (ko)
GB (1) GB2313753B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903825A (en) * 1996-06-27 1999-05-11 Motorola, Inc. Digital FM receiver back end
US6138137A (en) * 1998-04-09 2000-10-24 Teranex, Inc. Methods and apparatus for performing fast division operations in bit-serial processors
US5995989A (en) * 1998-04-24 1999-11-30 Eg&G Instruments, Inc. Method and apparatus for compression and filtering of data associated with spectrometry
US6868275B2 (en) * 2000-08-02 2005-03-15 Siemens Aktiengesellschaft Method and configuration for transmitting data in a motor vehicle
FR2825120B1 (fr) 2001-05-25 2003-12-12 Snecma Moteurs Doseur a 2 sorties integrees
US6728936B1 (en) * 2003-04-29 2004-04-27 Lsi Logic Corporation Datapath bitslice technology
JP4872282B2 (ja) * 2005-09-08 2012-02-08 セイコーエプソン株式会社 画像表示システム，画像表示方法，画像表示プログラム，記録媒体，データ処理装置，画像表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3274341A (en) * 1962-12-17 1966-09-20 Willard B Allen Series-parallel recirgulation time compressor
US3378677A (en) * 1965-10-04 1968-04-16 Ibm Serial divider
US3816733A (en) * 1973-05-09 1974-06-11 Collins Radio Co Bit serial divider with full scale capabilities
US4271499A (en) * 1978-07-12 1981-06-02 H.F. Communications Corporation Method and apparatus for digitally implementing a linked compressor-expander telecommunications system
JPS5557948A (en) * 1978-10-25 1980-04-30 Hitachi Ltd Digital adder
US4802222A (en) * 1983-12-12 1989-01-31 Sri International Data compression system and method for audio signals
US4799242A (en) * 1987-08-24 1989-01-17 International Business Machines Corporation Multi-mode dynamic code assignment for data compression
US4930126A (en) * 1989-06-05 1990-05-29 Motorola, Inc. Time division multiplex system suited for burst analog transmission
US5065451A (en) * 1989-06-09 1991-11-12 Amaf Industries, Inc. System and method of frequency calibration in a linked compression-expansion (lincompex) system
FR2656480B1 (fr) * 1989-12-22 1994-04-15 Thomson Csf Synthetiseur hyperfrequence a division fractionnaire.
JPH04167608A (ja) * 1990-10-26 1992-06-15 Clarion Co Ltd 弾性表面波フイルタ装置
EP0489952B1 (de) * 1990-12-11 1998-08-19 Siemens Aktiengesellschaft Schaltungsanordnung zur digitalen Bit-seriellen Signalverarbeitung
JP2678115B2 (ja) * 1992-02-06 1997-11-17 三菱電機株式会社 タイマ回路
US5270962A (en) * 1992-05-11 1993-12-14 Teknekron Communications Systems, Inc. Multiply and divide circuit
JP3153933B2 (ja) * 1992-06-16 2001-04-09 ソニー株式会社 データ符号化装置及び方法並びにデータ復号化装置及び方法
US5388126A (en) * 1992-12-21 1995-02-07 Rypinski; Chandos A. Baseband signal processor for a microwave radio receiver
US5337338A (en) * 1993-02-01 1994-08-09 Qualcomm Incorporated Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order
US5321645A (en) * 1993-07-15 1994-06-14 Hewlett-Packard Company Simplified method and apparatus for loss signal compression
US5459681A (en) * 1993-12-20 1995-10-17 Motorola, Inc. Special functions arithmetic logic unit method and apparatus

Also Published As

Publication number Publication date
GB2313753A (en) 1997-12-03
US5771182A (en) 1998-06-23
GB9708372D0 (en) 1997-06-18
BR9703349A (pt) 1998-08-04
GB2313753B (en) 2000-11-29
CA2202959A1 (en) 1997-11-30
CA2202959C (en) 2000-02-15
KR100227173B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR920007447A (ko) 수평윤곽 보상회로
GB1327667A (en) Digital differential pulse code modulation
KR910007294A (ko) 디지탈신호부호화장치
US3500247A (en) Non-linear pulse code modulation with threshold selected sampling
US4071903A (en) Autocorrelation function factor generating method and circuitry therefor
US5789992A (en) Method and apparatus for generating digital pulse width modulated signal using multiplied component and data signals
CN109104169B (zh) 一种并行架构高速三角波信号发生器的信号合成方法
KR970078219A (ko) 비트 직렬 디지탈 압축기
US4393369A (en) Floating-point A/D and D/A converter
US4355367A (en) Waveform synthesizer arrangement
EP0063485A2 (en) Digital data companding
DE69008731D1 (de) Wortbreitenreduzierungssystem für videosignalverarbeitung und - übertragung.
US4037226A (en) Pulse code modulation compressor
US4658239A (en) Differential pulse code modulation coder
JPS6057774B2 (ja) 論理演算型ディジタル圧伸器
JPS57173239A (en) Polygonal line compressing and expanding circuit
KR970004310A (ko) 트랙킹 필터 및 이 필터를 사용한 신호 처리 방법
KR970066824A (ko) A-법칙 음성 신호 부호화 기법을 구현한 하드웨어
KR930006069Y1 (ko) 전자악기의 음데이타 출력장치
KR890015249A (ko) 디지탈피크노이즈 리덕션 회로
US2643293A (en) Volume control for pulse code modulation
JP2559780B2 (ja) 対数演算回路装置
FR2358785A1 (fr) Convertisseur d'analogique en numerique
JPH02173793A (ja) エンベロープ波形発生装置
JPS58121844A (ja) 信号圧縮伸長器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee