KR970078024A - 시프트 회로 - Google Patents
시프트 회로 Download PDFInfo
- Publication number
- KR970078024A KR970078024A KR1019960014531A KR19960014531A KR970078024A KR 970078024 A KR970078024 A KR 970078024A KR 1019960014531 A KR1019960014531 A KR 1019960014531A KR 19960014531 A KR19960014531 A KR 19960014531A KR 970078024 A KR970078024 A KR 970078024A
- Authority
- KR
- South Korea
- Prior art keywords
- flip
- latch
- signal
- unit
- reset
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
본 발명은 입력된 데이타와 로드신호를 논리적으로 조합하여 복수개의 세트 신호를 발생함과 동시에 상기 세트 신호와 로드신호 및 리세트 신호를 조합하여 복수 개의 리세트신호를 발생하는 논리 조합부와, 상기 논리 조합부에서 출력되는 복수 개의 세트 및 리세트 신호에 의해 입력된 신호를 래치하도록 복수 개의 플립플롭으로 구성된 제1래치부와, 상기 제1래치부의 각 플립플롭에서 출력된 데이타와 입력된 신호를 셀렉터신호에 의해 멀티플렉싱하여 상기 제1래치부 각 플립플롭에 공급하는 복수 개의 멀티플렉서로 구성된 멀티플렉싱부와, 상기 멀티플렉서부의 종단 플립플롭에서 출력되는 데이타를 래치하여 출력하는 제2래치부로 이루어져, 입력된 데이타에 따라 래치소자인 플립플롭을 세트 및 리세트하여 클럭 주기에 관계 없이 데이타를 로드하여 시프트하므로 클럭의 한 주기 동안 로드 신호가 없이도 입력된 데이타를 시프트할 수 있는 시프트 회로에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 시프트 회로를 나타낸 도면.
Claims (1)
- 입력된 데이타와 로드신호를 논리적으로 조합하여 복수 개의 세트 신호를 발생함과 동시에 상기 세트 신호와 로드신호 및 리세트 신호를 조합하여 복수 개의 리세트신호를 발생하는 논리 조합부와, 상기 논리 조합부에서 출력되는 복수 개의 세트 및 리세트 신호에 의해 입력된 신호를 래치하도록 복수 개의 플립플롭으로 구성된 제1래치부와, 상기 제1래치부의 각 플립플롭에서 출력된 데이타와 입력된 신호를 셀렉터신호에 의해 멀티플렉싱하여 상기 제1래치부 각 플립플롭에 공급하는 복수 개의 멀티플렉서로 구성된 멀티플렉싱부와, 상기 멀티플렉서부의 종단 플립플롭에서 출력되는 데이타를 래치하여 출력하는 제2래치부로 이루어진 것을 특징으로 하는 시프트 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014531A KR970078024A (ko) | 1996-05-04 | 1996-05-04 | 시프트 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014531A KR970078024A (ko) | 1996-05-04 | 1996-05-04 | 시프트 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970078024A true KR970078024A (ko) | 1997-12-12 |
Family
ID=66217544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960014531A KR970078024A (ko) | 1996-05-04 | 1996-05-04 | 시프트 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970078024A (ko) |
-
1996
- 1996-05-04 KR KR1019960014531A patent/KR970078024A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006735A (ko) | 디지탈 집적회로에 있어서의 테스트 용이화 회로 | |
| KR900014970A (ko) | 동기 회로 | |
| KR910002119A (ko) | 신호발생기 | |
| KR960018901A (ko) | 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법 | |
| KR860006884A (ko) | 파형 정형회로 | |
| KR910014949A (ko) | 시프트 레지스터 | |
| KR970078024A (ko) | 시프트 회로 | |
| KR970076821A (ko) | 래치회로 | |
| KR950022132A (ko) | 논리 집적 회로 모듈 | |
| KR890015244A (ko) | 디지탈 클립회로 | |
| KR960026651A (ko) | 퓨징 시스템 | |
| KR980004009A (ko) | 래치 데이터 선택 출력 회로 | |
| KR940003188A (ko) | 동기식 카운터회로 | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| KR960019997A (ko) | 임의 분주클럭 발생회로 | |
| KR910008699A (ko) | 4그레이 비디오 데이터 ecl 드라이브 회로 | |
| KR970004648A (ko) | 클럭신호 선택 출력회로 | |
| KR900019388A (ko) | 스캔데이터 변환회로 | |
| KR970016925A (ko) | 직/병렬 부분 시프터 | |
| KR970019031A (ko) | 위상 지연을 선택할 수 있는 위상 변환 회로 | |
| KR920019082A (ko) | 클럭 전환 회로 | |
| KR960006272A (ko) | 주/종속 플립-플롭 | |
| KR930024292A (ko) | 시프트레지스터를 이용한 입력회로 | |
| KR940017188A (ko) | 데이타의 로드 및 시프트 가능한 1비트 레지스터 | |
| KR940027299A (ko) | 모듈러 클럭 신호 발생 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |