KR970077743A - 박막트랜지스터 및 그 제조방법 - Google Patents

박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR970077743A
KR970077743A KR1019960017033A KR19960017033A KR970077743A KR 970077743 A KR970077743 A KR 970077743A KR 1019960017033 A KR1019960017033 A KR 1019960017033A KR 19960017033 A KR19960017033 A KR 19960017033A KR 970077743 A KR970077743 A KR 970077743A
Authority
KR
South Korea
Prior art keywords
insulating film
gate electrode
region
gate
thin
Prior art date
Application number
KR1019960017033A
Other languages
English (en)
Other versions
KR100223761B1 (ko
Inventor
최국선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960017033A priority Critical patent/KR100223761B1/ko
Publication of KR970077743A publication Critical patent/KR970077743A/ko
Application granted granted Critical
Publication of KR100223761B1 publication Critical patent/KR100223761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 박막트랜지스터의 누설전류의 증가를 억제하여 이를 사용하는 고집적 SRAM셀의 소비전류를 감소시킬 수 있도록 한 것으로, 반도체기판상에 형성된 게이트전극과, 상기 게이트전극 전면에 형성된 게이트절연막, 상기 게이트절연막상에 형성된 채널층, 상기 게이트전극 양단의 상기 채널층 부위에 각각 형성된 소오스 및 드레인영역, 및 상기 게이트전극과 드레인영역사이의 상기 게이트절연막상에 형성된 절연막을 포함하여 이루어지는 박막트랜지스터를 제공한다.

Description

박막트랜지스터 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 의한 박막트랜지스터 제조방법을 도시한 공정순서도이다.

Claims (16)

  1. 게이트전극과, 상기 게이트전극상에 게이트절연막을 개재하여 형성된 채널영역과 소오스 및 드레인영역으로 이루어진 박막트랜지스터에 있어서, 상기 게이트전극과 상기 드레인영역 사이에 개재된 게이트절연막의 두께가 타부위의 두께 보다 상대적으로 더 두꺼운 것을 특징으로 하는 박막트랜지스터.
  2. 반도체기판상에 형성된 게이트전극과, 상기 게이트전극 전면에 형성된 제1절연막, 상기 제1절연막상에 형성된 채널층, 상기 게이트전극 양단의 상기 채널층 부위에 각각 형성된 소오스 및 드레인영역, 및 상기 게이트전극과 드레인 영역사이의 상기 제1절연막상에 형성된 제2절연막을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터.
  3. 제2항에 있어서, 상기 드레인영역과 채널층과의 사이에 저농도로 도핑된 드레인 오프셋영역을 더 구비하는 것을 특징으로 하는 박막트랜지스터.
  4. 제3항에 있어서, 상기 오프셋영역이 상기 게이트전극 일측단의 상기 채널층부위에 형성되고, 상기 드레인 영역이 상기 오프셋영역에 인접하여 형성된 것을 특징으로 하는 박막트랜지스터.
  5. 제2항에 있어서, 상기 게이트전극과 드레인영역사이의 상기 게이트 절연막상에 형성된 절연막은 스페이서 형태로 된 것임을 특징으로 하는 박막트랜지스터.
  6. 제5항에 있어서, 상기 스페이서 형태의 절연막은 상기 게이트전극 양측면의 상기 게이트절연막상에 형성됨을 특징으로 하는 박막트랜지스터.
  7. 제2항에 있어서, 상기 게이트전극과 소오스 및 드레인영역 사이에 각각 형성된 얇은 질화막을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
  8. 제6항에 있어서, 상기 스페이서 형태의 절연막과 상기 게이트절연막 사이에 형성된 얇은 질화막을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
  9. 제2항에 있어서, 상기 반도체기판과 게이트전극 사이에 절연막을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
  10. 반도체기판상에 게이트전극을 형성하는 단계와, 게이트전극 전면에 게이트절연막을 형성하는 단계, 상기 게이트전극 측면의 상기 게이트절연막상에 얇은 질화막과 절연막스페이서를 형성하는 단계, 세정공정을 행하는 단계, 기판전면에 채널층을 형성하는 단계, 및 상기 채널층 소정영역에 소오스영역과 드레인오프셋영역 및 드레인영역을 각각 형성하는 단계를 포함하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  11. 제10항에 있어서, 상기 게이트전극 측면의 상기 게이트절연막상에 얇은 질화막과 절연막스페이서를 형성하는 단계는 상기 게이트절연막위에 질화막을 얇게 형성하는 공정과, 상기 질화막상에 절연막을 형성하는 공정, 상기 절연막을 블랭킷 식각하여 게이트전극의 측면에 절연막 스페이서를 형성하는 공정으로 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
  12. 제11항에 있어서, 상기 절연막은 상기 질화막에 대한 식각선택비가 양호한 절연물질을 증착하여 형성하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  13. 제10항에 있어서, 상기 세정공정은 산화막에 대한 식각선택비가 우수한 시각액을 이용하여 행하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  14. 제13항에 있어서, 상기 식각액으로 가열된(hot) H3PO4를 이용하는 것을 특징으로 하는 박막트랜지스터 제조방법.
  15. 제10항에 있어서, 상기 세정공정에 의해 기판상에 형성된 자연산화막과 노출된 상기 질화막부분이 제거되는 것을 특징으로 하는 박막트랜지스터 제조방법.
  16. 제10항에 있어서, 상기 소오스 영역과 드레인오프셋영역 및 드레인 영역을 각각 형성하는 단계후에 상기 채널층을 소정패턴으로 패터닝한 후, 기판 전면에 절연막을 증착한 다음, 금속 배선공정을 진행하는 단계가 더 포함되는 것을 특징으로 하는 박막트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960017033A 1996-05-20 1996-05-20 박막트랜지스터 및 그 제조방법 KR100223761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960017033A KR100223761B1 (ko) 1996-05-20 1996-05-20 박막트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017033A KR100223761B1 (ko) 1996-05-20 1996-05-20 박막트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970077743A true KR970077743A (ko) 1997-12-12
KR100223761B1 KR100223761B1 (ko) 1999-10-15

Family

ID=19459240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017033A KR100223761B1 (ko) 1996-05-20 1996-05-20 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100223761B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401488B1 (ko) * 2000-06-26 2003-10-11 주식회사 하이닉스반도체 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법
KR100926302B1 (ko) 2002-12-31 2009-11-12 삼성전자주식회사 세정력 측정 시료 및 이의 측정 방법

Also Published As

Publication number Publication date
KR100223761B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR950021347A (ko) 반도체장치의 제조방법
KR960015929A (ko) 반도체장치 및 그 제조공정
KR960012564A (ko) 박막 트랜지스터 및 그 형성방법
KR960024604A (ko) 이중 채널 박막트랜지스터 및 그 제조방법
KR960005896A (ko) 박막트랜지스터 제조방법
KR970024305A (ko) 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR970077743A (ko) 박막트랜지스터 및 그 제조방법
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR960032776A (ko) 박막 트랜지스터 및 그 제조방법
KR940022892A (ko) 박막 트랜지스터 제조방법
KR950034828A (ko) 구리전극을 적용하는 모스 트랜지스터의 제조방법 및 게이트 구조
KR960002870A (ko) 박막트랜지스터 제조방법
KR970022415A (ko) 액정표시 소자의 제조방법
KR920010827A (ko) 반도체 장치의 소자격리 방법
KR920003511A (ko) 스태틱램 셀의 제조방법
KR930024190A (ko) 액정표시장치의 박막트랜지스터 및 그 제조방법
KR970004092A (ko) 평탄화된 박막 트랜지스터의 제조 방법
KR970054432A (ko) 상승된 소오스 드레인을 갖는 트랜지스터의 제조 방법
KR970060509A (ko) 반도체소자의 제조방법
KR970018704A (ko) 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법
KR950030272A (ko) 다결정실리콘 박막트랜지스터 제조방법
KR960006077A (ko) 박막트랜지스터 및 그 제조 방법
KR960026454A (ko) 박막트랜지스터 제조 방법
KR960019800A (ko) 박막트랜지스터 및 그 제조방법
KR970018723A (ko) 스태틱 램 셀의 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee