KR970077386A - 반도체 장치의 범프(bump) 형성 방법 - Google Patents

반도체 장치의 범프(bump) 형성 방법 Download PDF

Info

Publication number
KR970077386A
KR970077386A KR1019960014957A KR19960014957A KR970077386A KR 970077386 A KR970077386 A KR 970077386A KR 1019960014957 A KR1019960014957 A KR 1019960014957A KR 19960014957 A KR19960014957 A KR 19960014957A KR 970077386 A KR970077386 A KR 970077386A
Authority
KR
South Korea
Prior art keywords
metal
teg
photoresist pattern
bump
forming
Prior art date
Application number
KR1019960014957A
Other languages
English (en)
Other versions
KR0182163B1 (ko
Inventor
김재정
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960014957A priority Critical patent/KR0182163B1/ko
Publication of KR970077386A publication Critical patent/KR970077386A/ko
Application granted granted Critical
Publication of KR0182163B1 publication Critical patent/KR0182163B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체의 범프 형성시 스크라이브 라인 상에 형성된 TEG(Test Elements Group)용 알루미늄 막질을 제거하는 방법에 관한 것으로서, 칩 형성 영역에는 메탈 패드, 스크라이브 라인 내에는 TEG용 메탈이 형성된 반도체 기판 상에 상기 TEG용 메탈은 마스킹되지 않고 메탈 패드는 엣지부만이 마스킹되도록 패시베이션막이 형성된 결과물의 상부 전면에 베리어 메탈을 증착하는 제1단계; 상기 베리어 메탈 상부에 범프 형상을 위한 포토레지스트 패턴을 형성하는 2단계; 상기 포토레지스트 패턴의 개구부를 통하여 상기 메탈패드 상에 범프를 형성하는 3단계; 및 상기 포토레지스트 패턴 및 그 하부에 형성되어 있는 베리어 메탈과 스크라이브 라인 상의 TEG용 메탈을 제거하는 4단계에 의해 반도체 장치의 범프를 형성함으로써 소잉 공정 후 스크라이브 라인 상의 메탈 잔존에 의한 칩내의 전극(범프 또는 리드)간의 쇼트로 인한 반도체 장치의 오동작 가능성이 현저하게 줄일 수 있다.

Description

반도체 장치의 범프(BUMP) 형성 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 범프 형성 공정의 단계별 수직 단면도.

Claims (3)

  1. 칩 형성 영역에는 메탈 패드, 스크라이브 라인 내에는 TEG용 메탈이 형성된 반도체 기판 상에 상기 TEG용 메탈은 마스킹되지 않고 메탈 패드는 엣지부만이 마스킹되도록 패시베이션막이 형성된 결과물의 상부 전면에 배리어 메탈을 증착하는 1단계; 상기 베리어 메탈 상부에 범프 형성을 위한 포토레지스트 패턴을 형성하는 2단계; 상기 포토레지스트 패턴의 개구부를 통하여 상기 메탈패드 상에 범프를 형성하는 3단계; 및 상기 포토 레지스트 패턴 및 그 하부에 형성되어 있는 베리어 메탈과 스크라이브 라인 상의 TEG용 메탈을 제거하는 4단계를 구비한 것을 특징으로 하는 반도체 장치의 범프 형성 방법.
  2. 제1항에 있어서, 상기 스크라이브 라인 상의 TEG용 메탈은 메탈 사이에 절연막 형성없이 상, 하 콘택된 이중메탈인 것을 특징으로 하는 반도체 장치의 범프 형성 방법.
  3. 제1항에 있어서, 상기 4단계에서 포토레지스트 패턴 및 그 하부에 형성되어 있는 베리어 메탈과 스크라이브 라인 상의 TEG용 메탈을 포토레지스트의 식각 시간을 연장하여 한번에 제거하는 것을 특징으로 하는 반도체 장치의 범프 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960014957A 1996-05-08 1996-05-08 반도체 장치의 범프 형성 방법 KR0182163B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960014957A KR0182163B1 (ko) 1996-05-08 1996-05-08 반도체 장치의 범프 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960014957A KR0182163B1 (ko) 1996-05-08 1996-05-08 반도체 장치의 범프 형성 방법

Publications (2)

Publication Number Publication Date
KR970077386A true KR970077386A (ko) 1997-12-12
KR0182163B1 KR0182163B1 (ko) 1999-04-15

Family

ID=19457998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960014957A KR0182163B1 (ko) 1996-05-08 1996-05-08 반도체 장치의 범프 형성 방법

Country Status (1)

Country Link
KR (1) KR0182163B1 (ko)

Also Published As

Publication number Publication date
KR0182163B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR950004464A (ko) 칩 범프의 제조방법
KR960012334A (ko) 반도체 칩 커프 소거 방법 및 그에 따른 반도체 칩과 이로부터 형성된 전자 모듈
US7517786B2 (en) Methods of forming wire bonds for semiconductor constructions
KR970077386A (ko) 반도체 장치의 범프(bump) 형성 방법
KR980005930A (ko) 반도체장치 및 그 제조방법
KR980005592A (ko) 자기 정렬 콘택 홀 형성 방법
KR980006145A (ko) 반도체장치 및 그 제조방법
KR960026867A (ko) 반도체소자의 제조방법
KR970067707A (ko) 반도체 소자의 제조방법
KR950015673A (ko) 플립칩용 범프 형성방법
KR970017915A (ko) 반도체 장치의 제조 방법
KR980005531A (ko) 반도체 소자의 금속배선 형성방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR970077196A (ko) 반도체장치의 금속 배선 형성방법
KR950012653A (ko) 반도체장치 및 반도체장치 제조방법
CA2280904A1 (en) Methods for forming a structured metallization on a semiconductor wafer
KR980005624A (ko) 반도체 소자의 금속배선 형성방법
KR980001719A (ko) 이중패드 구조를 갖는 반도체 장치 및 그 제조방법
KR930009021A (ko) 평탄화된 알루미늄 합금배선 마스킹방법
KR980005838A (ko) 반도체 소자의 패시베이션 방법
KR20040069694A (ko) 반도체 칩의 패드 형성 방법
KR20010045021A (ko) 반도체칩 파손 방지구조
KR970013224A (ko) 레이저 퓨즈를 갖는 반도체 장치 및 그 제조방법
JPS6355955A (ja) 半導体装置
KR970067557A (ko) 반도체소자 제조시의 리페어 수율 향상을 위한 반도체소자 구조 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051109

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee