KR970017915A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR970017915A KR970017915A KR1019950032524A KR19950032524A KR970017915A KR 970017915 A KR970017915 A KR 970017915A KR 1019950032524 A KR1019950032524 A KR 1019950032524A KR 19950032524 A KR19950032524 A KR 19950032524A KR 970017915 A KR970017915 A KR 970017915A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- wafer
- protective film
- cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 제조 공정 중 배선을 위하여 증착되는 알루미늄 금속막 중 에지부분이 스트레스를 인가하여 상부 보호막을 손상시키는 것을 방지하는 반도체 장치의 제조 방법에 관한 것이다.
본 발명에 따른 반도체 장치의 제조 공정은, 금속배선물질이 전면에 형성된 반도체 웨이퍼에 대하여 사진식각 공정에 의하여 금속배선을 형성한 후 보호막을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 사진식각공정은 칩이 형성되는 웨이퍼의 패턴셀 외에 웨이퍼의 에지 부분에도 칩으로 제조되지 않을 무용의 더미셀(Oummy Cell)을 형성하도록 수행되는 것을 특징으로 한다.
본 발명에 의하면, 알루미늄 금속막의 스트레스로 인한 웨이퍼 에지 부분의 보호막 균열 또는 파손이 방지될 수 있으므로 반도체 웨이퍼의 품질이 향상되고, 제품에 대한 신뢰성이 극대화될 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (3)
- 금속배선물질이 전면에 형성된 반도체 웨이퍼에 대하여 사진식각 공정에 의하여 금속배선을 형성한 후 보호막을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 사진식각 공정은 칩이 형성되는 웨이퍼의 패턴셀 외에 웨이퍼의 에지 부분에도 칩으로 제조되지 않을 무용의 더미셀(Dummy Cell)을 형성토록 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 패턴셀과 더미셀에 대하여 동일한 금속배선 패턴이 형성되는 것을 특징으로 하는 상기 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 금속배선 물질은 알루미늄인 것을 특징으로 하는 상기 반도체 장치의 제조 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032524A KR0181900B1 (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950032524A KR0181900B1 (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970017915A true KR970017915A (ko) | 1997-04-30 |
KR0181900B1 KR0181900B1 (ko) | 1999-04-15 |
Family
ID=19428288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950032524A KR0181900B1 (ko) | 1995-09-28 | 1995-09-28 | 반도체 장치의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0181900B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431527B1 (ko) * | 2001-10-22 | 2004-05-14 | 주식회사 하이닉스반도체 | 반도체 웨이퍼 최외각 영역에 더미패턴을 포함하는반도체장치의 형성방법 |
-
1995
- 1995-09-28 KR KR1019950032524A patent/KR0181900B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0181900B1 (ko) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004464A (ko) | 칩 범프의 제조방법 | |
DE59707533D1 (de) | Verfahren und vorrichtung zum trocknen von substraten | |
KR970017915A (ko) | 반도체 장치의 제조 방법 | |
KR920010868A (ko) | 금속배선 형성방법 | |
KR960026867A (ko) | 반도체소자의 제조방법 | |
KR970077386A (ko) | 반도체 장치의 범프(bump) 형성 방법 | |
KR930017112A (ko) | 반도체 장치의 보호막 형성방법 | |
KR970067557A (ko) | 반도체소자 제조시의 리페어 수율 향상을 위한 반도체소자 구조 및 이의 제조방법 | |
KR960005848A (ko) | 반도체소자의 제조방법 | |
KR950034445A (ko) | 반도체칩용 리드 프레임의 에칭방법 | |
KR950024276A (ko) | 반도체 웨이퍼 공정 | |
KR980005634A (ko) | 반도체 소자의 금속배선 열처리방법 | |
KR960026466A (ko) | 반도체 소자의 폴리사이드층 형성방법 | |
KR960026312A (ko) | 반도체 소자 제조방법 | |
KR960026088A (ko) | 웨이퍼의 엣지 처리방법 | |
KR960039244A (ko) | 불순물 침투 공정용 테스트 웨이퍼의 재생방법 | |
KR970053202A (ko) | 반도체 소자의 금속 패드 형성방법 | |
KR960026555A (ko) | 반도체 소자의 소자분리층 형성방법 | |
KR980005296A (ko) | 반도체소자의 콘택 포토용 레티클 및 이를 이용한 콘택 형성 방법 | |
KR950021007A (ko) | 반도체 소자의 불순물 이온주입 영역 형성방법 | |
KR930003254A (ko) | 반도체 장치의 금속배선 방법 | |
KR970051841A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR950012594A (ko) | 반도체 장치의 제조방법 | |
KR970053814A (ko) | 이에스디(ESD : Electro Static Discharge) 보호회로 | |
KR19980082700A (ko) | 반도체장치의 금속막 식각방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |