KR970077200A - 반도체 장치의 금확산방법 - Google Patents
반도체 장치의 금확산방법 Download PDFInfo
- Publication number
- KR970077200A KR970077200A KR1019960015837A KR19960015837A KR970077200A KR 970077200 A KR970077200 A KR 970077200A KR 1019960015837 A KR1019960015837 A KR 1019960015837A KR 19960015837 A KR19960015837 A KR 19960015837A KR 970077200 A KR970077200 A KR 970077200A
- Authority
- KR
- South Korea
- Prior art keywords
- gold
- type
- semiconductor substrate
- conductivity type
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract 11
- 238000009472 formulation Methods 0.000 title 1
- 239000000203 mixture Substances 0.000 title 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 28
- 239000010931 gold Substances 0.000 claims abstract description 28
- 229910052737 gold Inorganic materials 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract 30
- 239000004065 semiconductor Substances 0.000 claims abstract 16
- 239000000758 substrate Substances 0.000 claims abstract 14
- 239000010409 thin film Substances 0.000 claims abstract 10
- 238000000151 deposition Methods 0.000 claims abstract 3
- 239000010408 film Substances 0.000 claims 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 4
- 229910052698 phosphorus Inorganic materials 0.000 claims 4
- 239000011574 phosphorus Substances 0.000 claims 4
- 230000000903 blocking effect Effects 0.000 claims 3
- 239000002253 acid Substances 0.000 claims 2
- 238000007598 dipping method Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 abstract 3
- 238000011084 recovery Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 반도체 장치의 금확산방법에 관한 것으로서, 특히, 고농도의 제1전도형의 불순물이 도핑된 반도체 기판상에 저농도의 제1전도형의 불순물이 도핑된 에피택셜층을 형성하는 단계; 상기 에피택셜층의 표면근방에 금을 포획하는 성질을 가진 고농도의 제2전도형의 불순물영역을 형성하는 단계; 상기 반도체 기판의 이면에 금을 데포지션하여 금박막층을 형성하는 단계; 및 상기 금박막층으로부터 상기 반도체 기판내로 금을 확산시키는 단계를 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 PN 및 NP다이오드의 역회복 시간 개선을 위해 금확산을 실시할 경우에 효율적인 금확산이 될 수 있도록 저농도 제1전도형 영역으로부터의 금확산을 배제하고 저농도 제2전도형 영역에서만 금이 확산되도록 하여 금 확산 효율을 증가시키는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 NP다이오드의 하방에 금을 데포지션한 단면도.
Claims (12)
- 고농도의 제1전도형의 불순물이 도핑된 반도체 기판상에 저농도의 제1전도형의 불순물이 도핑된 에피택셜층을 형성하는 단계; 상기 에피택셜층의 표면근방에 금을 포획하는 성질을 가진 고농도의 제2전도형의 불순물 영역을 형성하는 단계; 상기 반도체 기판의 이면에 금을 데포지션하여 금박막층을 형성하는 단계; 및 상기 금박막층으로부터 상기 반도체 기판내로 금을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제1항에 있어서, 상기 제1전도형은 p형 불순물이고 상기 제2전도형은 n형 불순물인 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제2항에 있어서, 상기 n형 불순물은 인(phosphorus)을 포함하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 고농도의 제1전도형의 불순물이 도핑된 반도체 기판상에 저농도의 제1전도형의 불순물이 도핑된 에피택셜층을 형성하는 단계; 상기 에피택셜층의 표면근방에 금을 포획하는 성질을 가진 고농도의 제2전도형의 불순물 영역을 형성하는 단계; 상기 고농도의 제2전도형의 불순물영역을 차단막으로 덮는 덮개; 상기 결과물을 염화금산 용액에 딥(Dip)하여 상기 반도체 기판의 이면 및 차단막의 표면에 금박막층을 형성하는 단계; 및 상기 금박막층으로부터 상기 반도체 기판내로 금을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제4항에 있어서, 상기 제1전도형은 p형 불순물이고 상기 제2도전형은 n형 불순물인 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제5항에 있어서, 상기 n형 불순물은 인(phosphorus)을 포함하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 금을 포획하는 성질을 가진 고농도의 제2전도형의 불순물이 도핑된 반도체 기판상에 저농도의 제2전도형의 불순물이 도핑된 에피택셜층을 형성하는 단계; 상기 에피택셜층 상에 절연막을 형성하고 절연막을 선택적으로 식각하여 절연막패턴을 형성하는 단계; 상기 절연막 패턴을 마스크로 사용하여 상기 에피택셜층의 표면근방에 고농도의 제1전도형의 불순물영역을 형성하는 단계; 상기 제1전도형의 불순물영역의 표면에 금을 데포지션하여 금박막층을 형성하는 단계; 및 상기 금박막층으로부터 상기 반도체 기판내로 금을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제7항에 있어서, 상기 제1전도형은 p형 불순물이고 상기 제2전도형은 n형 불순물인 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제8항에 있어서, 상기 n형 불순물은 인(phosphorus)을 포함하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 금을 포획하는 성질을 가진 고농도의 제2전도형의 불순물이 도핑된 반도체 기판상에 저농도의 제2전도형의 불순물이 도핑된 에피택셜층을 형성하는 단계; 상기 에피택셜층 상에 절연막을 형성하고 절연막을 선택적으로 식각하여 절연막패턴을 형성하는 단계; 상기 절연막패턴을 마스크로 사용하여 상기 에피택셜층의 표면근방에 고농도의 제1전도형의 불순물영역을 형성하는 단계; 상기 반도체 기판의 이면을 차단막으로 덮는 단계; 상기 결과물을 염화금산 용액에 딥(Dip)하여 상기 차단막 및 제1전도형의 불순물영역의 표면에 금박막층을 형성하는 단계; 및 상기 금박막층으로부터 상기 반도체 기판내로 금을 확산시키는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제10항에 있어서, 상기 제1전도형은 p형 불순물이고 상기 제2전도형은 n형 불순물인 것을 특징으로 하는 반도체 장치의 금확산방법.
- 제11항에 있어서, 상기 n형 불순물은 인(phosphorus)을 포함하는 것을 특징으로 하는 반도체 장치의 금확산방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015837A KR100205212B1 (ko) | 1996-05-13 | 1996-05-13 | 반도체 장치의 금확산방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015837A KR100205212B1 (ko) | 1996-05-13 | 1996-05-13 | 반도체 장치의 금확산방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077200A true KR970077200A (ko) | 1997-12-12 |
| KR100205212B1 KR100205212B1 (ko) | 1999-07-01 |
Family
ID=19458526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015837A KR100205212B1 (ko) | 1996-05-13 | 1996-05-13 | 반도체 장치의 금확산방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100205212B1 (ko) |
-
1996
- 1996-05-13 KR KR1019960015837A patent/KR100205212B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100205212B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5183769A (en) | Vertical current flow semiconductor device utilizing wafer bonding | |
| SE9802909D0 (sv) | A Method för producing a pn-junction for a semiconductor device of SIC as well as a semiconductor device of SIC having a pn-junction | |
| KR940001385A (ko) | 광 반도체 장치 및 그 제조 방법 | |
| KR890015353A (ko) | 도전율 변조 mos 반도체 전력 디바이스(himos) 및 그 제조방법 | |
| IE822570L (en) | Semiconductor device and method of manufacturing the same | |
| KR970063773A (ko) | 반도체장치 및 그 제조방법 | |
| JPS55125663A (en) | Semiconductor integrated circuit | |
| KR910019137A (ko) | 다결정 실리콘 접촉 구조 | |
| KR970077200A (ko) | 반도체 장치의 금확산방법 | |
| JPS5511371A (en) | Semiconductor laser system | |
| KR910003805A (ko) | 다이오드로 구성되는 vdmos/논리 집적회로 | |
| JPS5473585A (en) | Gate turn-off thyristor | |
| JPS5499580A (en) | Semiconductor integrated circuit device | |
| JPH03283470A (ja) | ツェナーダイオード | |
| JPS5745274A (en) | Semiconductor device | |
| JPS56150862A (en) | Semiconductor device | |
| KR930702789A (ko) | 고전압 소자 | |
| JPS5513990A (en) | Semiconductor device | |
| JPS6455873A (en) | Semiconductor integrated circuit having surge protecting function | |
| JPS5541730A (en) | Semiconductor device | |
| JPS5563879A (en) | Semiconductor device | |
| JPH09181335A (ja) | 半導体装置 | |
| JPH09181336A (ja) | 半導体装置 | |
| JPS57139963A (en) | Semiconductor device | |
| JPH02296374A (ja) | ダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090330 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |