KR970072686A - 고전위 리드 라이트 변환회로를 이용한 입출력 회로 - Google Patents

고전위 리드 라이트 변환회로를 이용한 입출력 회로 Download PDF

Info

Publication number
KR970072686A
KR970072686A KR1019960010179A KR19960010179A KR970072686A KR 970072686 A KR970072686 A KR 970072686A KR 1019960010179 A KR1019960010179 A KR 1019960010179A KR 19960010179 A KR19960010179 A KR 19960010179A KR 970072686 A KR970072686 A KR 970072686A
Authority
KR
South Korea
Prior art keywords
output
nmos transistor
pull
drain
tsc
Prior art date
Application number
KR1019960010179A
Other languages
English (en)
Other versions
KR100206899B1 (ko
Inventor
안진홍
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019960010179A priority Critical patent/KR100206899B1/ko
Publication of KR970072686A publication Critical patent/KR970072686A/ko
Application granted granted Critical
Publication of KR100206899B1 publication Critical patent/KR100206899B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 고전위 리드 라이트 변환회로를 이용한 입출력 회로에 관한 것으로, 출력 드라이버 내에서 순방향 바이어스 전류가 발생하여 스피드의 저하나 파워로스가 생기는 종래의 문제를 해결하기 위하여, 내부 전원전압(VCC)이 외부 입력신호보다 낮은 메모리 소자에서, 트리스테이트 컨트롤신호(TSC)가 “하이”일 때 리드데이타(RD)가 출력 리드데이타(RDO)를 출력하는 풀업부 및 풀다운부로 구성되고, 상기 트리스테이트 컨트롤신호(TSC)가 “로우”일 때 풀업부 및 풀다운부가 모두 “오프” 상태가 되어 출력단에는 외부의 입력 라이트데이타(WDI)가 입력될 수 있도록 하되, 고전위 리드 라이트 변환회로부에 의해 선택 출력되는 외부 고전위 입력신호를 게이트로 하는 엔모스 트랜지스터(MN6)를 외부출력과 풀업부의 사이에 추가하여 라이트데이타(WDI)가 전원전압(VCC)으로 흐르는 순방향 바이어스 전류를 차단함과 동시에, 리드시 외부 고전위 입력신호를 전원전압(VCC)보다 높은 값으로 인가하여 출력 리드데이타(RDO)의 “하이”값이 전원전압(VCC)보다 떨어지는 것을 방지하도록 구성함으로써, 순방향 바이어스 전류를 차단할 수 있는 효과를 가진다.

Description

고전위 리드 라이트 변환회로를 이용한 입출력 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 박명 고전위 라이트 변환 회로를 이용한 입출력 회로의 제1실시예를 나타낸 도, 제7도는 본 발명 고전위 라이트 변환 회로를 이용한 입출력 회로의 제2실시예를 나타낸 도.

Claims (5)

  1. 내부 전원전압(VCC)이 외부 입력신호보다 낮은 메모리 소자에서, 트리스테이트 컨트롤신호(TSC)가 “하이”일 때 리드데이타(RD)가 출력 리드데이타(RDO)를 출력하는 풀업부 및 풀다운부로 구성되고, 상기 트리스테이트 컨트롤신호(TSC)가 “로우”일 때 풀업부 및 풀다운부가 모두 “오프”상태가 되어 출력단에는 외부의 입력 라이트데이타(WDI)가 입력될 수 있도록 하되, 고전위 리드 라이트 변환회로부에 의해 선택 출력되는 외부 고전위 입력신호를 게이트로 하는 엔모스 트랜지스터(MN6)를 외부출력과 풀업부의 사이에 추가하여 라이트데이타(WDI)가 전원전압(VCC)으로 흐르는 순방향 바이어스 전류를 차단함과 동시에, 리드시 외부 고전위 입력신호를 전원전압(VCC)보다 높은 값으로 인가하여 출력 리드데이타(RDO)의 “하이”값이 전원고압(VCC)보다 떨어지는 것을 방지한 고전위 리드 라이트 변환 회로를 이용한 입출력 회로.
  2. 제1항에 있어서, 상기 고전위 리드 라이트 변환회로부는 게이트에 트리스테이트 컨트롤신호 제어부의 인버터(X15)에 의해 트리스테이트 컨트롤신호(TSC)의 반전된 신호를 인가받고 소스가 접지전압(VSS)에 연결되며 그 드레인이 제2전압(V2)을 출력하는 엔모스 트랜지스터(MN8)와, 게이트에 트리스테이트 컨트롤신호 제어부의 인버터(X16)에 의해 트리스테이트 컨트롤신호(TSC)의 재차 반전된 신호를 인가받고 소스가 접지전압(VSS)에 연결되며 그 드레인이 제1전압(V1)을 출력하는 엔모스 트랜지스터(MN9)와, 게이트에 상기 엔모스 트랜지스터(MN9)의 드레인 전압이 인가되고 소스가 VPP전압에 연결되며 그 드레인이 상기 엔모스 트랜지스터(MN8)의 드레인에 연결되는 피모스 트랜지스터(MP3)와, 게이트에 상기 엔스 트랜지스터(MN8)의 드레인 전압이 인가되고 소스가 VPP 전압에 연결되며 그 드레인이 상기 엔모스 트랜지스터(MN9)의 드레인에 연결되는 피모스 트랜지스터(MP4)와, 상기 출력된 제1전압과 제2전압을 각각 게이트에 입력받아 고전위의 VPP전압과 전원전압(VCC)을 선택 출력하는 피모스 트랜지스터(MP5, MP6)로 구성하여 된 것을 특징으로 하는 고전위 리드 라이트 변환 회로를 이용한 입출력 회로.
  3. 제1항에 있어서, 상기 풀업부는 풀업 구동부의 출력을 인가받는 피모스 트랜지스터(MP2)와, 이 피모스 트랜지스터(MP2)와 외부입력부의 사이에 드레인이 연결되고 상기 고전위 리드 라이트 변환회로부에서 선택 출력된 고전위를 게이트에 인가받으며 소스가 출력 리드데이타(RDO)에 연결되는 엔모스 트랜지스터(MN6)로 이루어지고, 상기 풀다운부(106)는 풀다운 구동부(103)의 출력을 인가받으며 드레인이 출력 리드데이타(RDO)에 연결되는 엔모스 트랜지스터(MN7)로 이루어지고, 이때의 출력단에는 외부의 입력 라이트데이타(WDI)가 연결되어 구성된 것을 특징으로 하는 고전위 리드 라이트 변환회로를 이용한 입출력 회로.
  4. 제1항에 있어서, 상기 고전위 리드 라이트 변환회로부는 상기 트리 스테이트 컨트롤신호(TSC)를 인가받아 이를 반전시키는 인버터(X22)와, 상기 인버터(X22)에서 반전된 신호(TSC)를 부스팅시키는 캐패시터(C1)와, 게이트에 상기 캐패시터(C1)에서 부스팅된 값을 입력받고 드레인이 전원전압(VCC)에 연결되며 그 소스에서 고전위의 선택전압을 출력하는 엔모스 트랜지스터(MN11)와, 전원전압(VCC)에 게이트와 드레인에 연결되고 그 소스에 상기 엔모스 트랜지스터(MN11)의 게이트에 연결되는 엔모스 트랜지스터(MN10)와, 상기 트리스테이트 컨트롤신호(TSC)를 인가받아 이를 반전시키는 인버터(X20)와, 이를 재차 반전시키는 인버터(X21)와, 상기 인버터(X16)에 의해 재차 반전된 신호(TSC)를 부스팅시키며 선택전압을 출력하는 상기 엔모스 트랜지스터(MN11)의 소스에 연결되는 캐패시터(C2)를 구성하여 된 것을 특징으로 하는 고전위 리드 라이트 변환회로를 이용한 입출력 회로.
  5. 제 1항 또는 제4항에 있어서, 상기 풀업부는 풀업 구동부의 신호를 인가받는 피모스 트랜지스터(MP3)와, 게이트에 상기 고전위 리드 라이트 변환회로부의 선택 출력을 인가받고 소스가 상기 피모스 트랜지스터(MP3)의 드레인에 연결되며 그 드레인이 출력 리드데이타(RDO)에 연결되는 엔모스 트랜지스터(MN8)로 구성하여 된 것을 특징으로 하는 고전위 리드 라이트 변환회로를 이용한 입출력 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960010179A 1996-04-04 1996-04-04 고전위 리드 라이트 변환회로를 이용한 입출력회로 KR100206899B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960010179A KR100206899B1 (ko) 1996-04-04 1996-04-04 고전위 리드 라이트 변환회로를 이용한 입출력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010179A KR100206899B1 (ko) 1996-04-04 1996-04-04 고전위 리드 라이트 변환회로를 이용한 입출력회로

Publications (2)

Publication Number Publication Date
KR970072686A true KR970072686A (ko) 1997-11-07
KR100206899B1 KR100206899B1 (ko) 1999-07-01

Family

ID=19455059

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010179A KR100206899B1 (ko) 1996-04-04 1996-04-04 고전위 리드 라이트 변환회로를 이용한 입출력회로

Country Status (1)

Country Link
KR (1) KR100206899B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치

Also Published As

Publication number Publication date
KR100206899B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR960011964B1 (ko) 출력버퍼장치
JPH066195A (ja) 出力ドライバ回路
KR970055264A (ko) 차동 증폭기
JP2862744B2 (ja) 半導体メモリ装置のデータ出力バッファ
US5414379A (en) Output buffer circuit for integrated circuit
KR940017201A (ko) 데이타 출력 버퍼
KR920005479A (ko) Mos드라이버회로
KR960025713A (ko) 링 발진기
KR930009150B1 (ko) 반도체 회로장치
KR940025178A (ko) 데이터 출력회로
KR970072686A (ko) 고전위 리드 라이트 변환회로를 이용한 입출력 회로
KR970072685A (ko) 외부 고전위 입력신호를 이용한 입출력 회로
JP3639050B2 (ja) 入力回路及び半導体装置
JP2891832B2 (ja) Ｌｃｄドライバー回路
KR100186345B1 (ko) 레벨시프트 회로
KR200148586Y1 (ko) 출력버퍼회로
KR100233381B1 (ko) 입력버퍼회로
KR960002915Y1 (ko) 데이타 출력용 버퍼회로
JP2712179B2 (ja) メモリ装置
KR970019060A (ko) 데이타 출력버퍼
KR970031311A (ko) 데이타 출력 버퍼
KR950022125A (ko) 데이타 출력버퍼
KR950022113A (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee