KR970031311A - 데이타 출력 버퍼 - Google Patents

데이타 출력 버퍼 Download PDF

Info

Publication number
KR970031311A
KR970031311A KR1019950039160A KR19950039160A KR970031311A KR 970031311 A KR970031311 A KR 970031311A KR 1019950039160 A KR1019950039160 A KR 1019950039160A KR 19950039160 A KR19950039160 A KR 19950039160A KR 970031311 A KR970031311 A KR 970031311A
Authority
KR
South Korea
Prior art keywords
data
driver
output
pull
potential
Prior art date
Application number
KR1019950039160A
Other languages
English (en)
Other versions
KR0172795B1 (ko
Inventor
이재진
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950039160A priority Critical patent/KR0172795B1/ko
Publication of KR970031311A publication Critical patent/KR970031311A/ko
Application granted granted Critical
Publication of KR0172795B1 publication Critical patent/KR0172795B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 반도체 기억장치가 적어도 두개 이상의 출력단자를 가지고 있는 데이타 출력버퍼에 관한 것으로, 출력하는 데이타가 서로 다른 경우에는 출력 드라이버단을 빠르게 동작하도록 하고, 출력하는 데이타가 같은 경우에는 느리게 동작하도록 함으로써, 출력단에서 생기는 노이즈를 줄이는 효과가 있다.

Description

데이타 출력 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 실시예에 따른 데이타 출력버퍼의 구성 블럭도.
제 3 도는 제 2 도에 도시된 데이타 출력 버퍼부의 상세 회로도.
제 4 도는 제 2 도에 도시된 비교기의 제1 상세 회로도.

Claims (8)

  1. 반도체 기억장치의 데이타 출력버퍼에 있어서, 각각의 데이타 신호를 입력하는 적어도 두개 이상의 입력단자와, 증폭된 데이타 신호를 출력하는 적어도 두개 이상의 출력단자와, 상기 입력단자로 부터의 데이타 신호를 각각 증폭하여 상기 출력단자로 데이타를 출력하는 적어도 두개 이상의 출력버퍼 수단과, 상기 입력단자로 부터의 데이타 신호를 비교하여 이 데이타의 상태에 따라 상기 출력버퍼에서 흐르는 전류량을 제어하는 비교수단을 구비하는 것을 특징으로 하는 데이타 출력버퍼.
  2. 제 1 항에 있어서, 상기 출력버퍼 수단은, 상기 출력단자로 고전위를 출력하는 풀-업 드라이버와, 상기 출력단자로 저전위를 출력하는 풀-다운 드라이버와, 상기 비교수단으로 부터의 출력신호에 의해 상기 풀-업 드라이버의 동작을 제어하기 위한 풀-업 드라이버 구동부와, 상기 비교수단으로 부터의 출력신호에 의해 상기 풀-다운 드라이버의 동작을 제어하기 위한 풀-다운 드라이버 구동부로 구성된 것을 특징으로 하는 데이타 출력버퍼.
  3. 제 2 항에 있어서, 상기 풀-업 드라이버는 PMOS트랜지스터이고, 상기 풀-다운 드라이버는 NMOS트랜지스터인 것을 특징으로 하는 데이타 출력버퍼.
  4. 제 2 항에 있어서, 상기 풀-업 드라이버 구동부는, 상기 풀-업 드라이버의 게이트에 연결된 제1 노드와, 전원전압 및 상기 제1 노드 사이에 접속되며 상기 입력단자로 부터의 데이타 신호에 의해 그 동작이 제어되는 제1 PMOS트랜지스터와, 상기 제1 노드 및 접지전압 사이에 접속되며 상기 입력단자로 부터의 데이타 신호에 의해 그 동작이 제어되는 제1 NMOS트랜지스터와, 상기 제1 NMOS트랜지스터 및 접지전압 사이에 접속되며 상기 비교 수단으로 부터의 출력신호에 의해 그 동작이 제어되는 제2 NMOS트랜지스터로 구성된 것을 특징으로하는 데이타 출력버퍼.
  5. 제 2 항에 있어서, 상기 풀-다운 드라이버 구동부는, 상기 풀-다운 드라이버의 게이트에 연결된 제2 노드와, 전원전압 및 상기 제2 노드 사이에 접속되며 상기 비교수단으로 부터의 출력신호에 의해 그 동작이 제어되는 제2 PMOS트랜지스터와, 상기 제2 PMOS트랜지스터 및 제2 노드 사이에 접속되며 상기 입력 단자로 부터의 데이타 신호에 의해 그 동작이 제어되는 제3 PMOS 트랜지스터와, 상기 제2 노드 및 접지전압 사이에 접속되며 상기 입력단자로 부터의 데이타 신호에 의해 그 동작이 제어되는 제3 NMOS트랜지스터로 구성된 것을 특징으로 하는 데이타 출력버퍼.
  6. 제 l 항 내지 제 6 항중 어느 한 항에 있어서, 상기 비교수단은, 상기 데이타가 동일한 경우에는, 상기 제2 NMOS트랜지스터의 게이트로 기준전위(Vref)를, 상기 제2 PMOS트랜지스터의 게이트로 전원전위-기준전위(Vcc-Vref)를 공급하고, 상기 데이타가 다른 경우에는, 상기 제2 NMOS트랜지스터의 게이트로 전원전위(Vcc)를, 상기 제2 PMOS트랜지스터의 게이트로 접지전위(Vss)를 공급하는 것을 특징으로 하는 데이타 출력버퍼.
  7. 제 1 항에 있어서, 상기 비교수단은, 상기 입력단자로 부터의 데이타 신호를 입력으로 하여 출력할 데이타신호가 같은지, 다른지의 여부를 판단하는 데이타 비교부와, 상기 데이타 비교부로 부터의 판단신호에 의해 상기 출력할 데이타가 같을 경우에는 출력장치가 모두 느리게 동작할 전위를 공급하고, 다를 경우에는 출력장치가 모두 빠르게 동작할 전위를 공급하는 전위인가회로부로 구성된 것을 특징으로 하는 데이타 출력버퍼.
  8. 제 1 항에 있어서, 상기 비교수단은, 상기 입력단자로 부터의 데이타 신호를 입력으로 하여 출력할 데이타가 모두 하이인 경우에는 고전위 출력시 출력장치가 느리게 동작하고, 모두 로우인 경우에는 저전위 출력시 출력장치가 느리게 동작하도록 구성된 것을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950039160A 1995-11-01 1995-11-01 데이타 출력 버퍼 KR0172795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039160A KR0172795B1 (ko) 1995-11-01 1995-11-01 데이타 출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039160A KR0172795B1 (ko) 1995-11-01 1995-11-01 데이타 출력 버퍼

Publications (2)

Publication Number Publication Date
KR970031311A true KR970031311A (ko) 1997-06-26
KR0172795B1 KR0172795B1 (ko) 1999-03-30

Family

ID=19432604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039160A KR0172795B1 (ko) 1995-11-01 1995-11-01 데이타 출력 버퍼

Country Status (1)

Country Link
KR (1) KR0172795B1 (ko)

Also Published As

Publication number Publication date
KR0172795B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR100205530B1 (ko) 감지 증폭기
KR930005187A (ko) 전기적으로 프로그램 할 수 있는 내부 전원 발생 회로
KR100266650B1 (ko) 반도체 소자의 내부전압 발생회로
US6867641B2 (en) Internal voltage generator for semiconductor device
KR970055264A (ko) 차동 증폭기
KR940017201A (ko) 데이타 출력 버퍼
KR100307637B1 (ko) 부스팅 커패시터를 구비하는 입력버퍼 회로
US6812743B2 (en) Input buffer of differential amplification type in semiconductor device
US6327190B1 (en) Complementary differential input buffer for a semiconductor memory device
KR950024349A (ko) 외부 파워 서플라이의 전위에 의거하여 내부 파워 서플라이의 전위를 발생시키는 내부 파워 서플라이 회로
KR960025713A (ko) 링 발진기
US5710516A (en) Input logic signal buffer circuits
KR100223849B1 (ko) 반도체 메모리장치
KR970031311A (ko) 데이타 출력 버퍼
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR960039347A (ko) 반도체 집적 회로
KR0120586B1 (ko) 데이타 출력버퍼
KR100197557B1 (ko) 광역 전압동작 특성을 가지는 반도체 장치
KR0171949B1 (ko) 데이타 출력 버퍼
KR0154747B1 (ko) 저전력 레벨 컨버터
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
KR100215761B1 (ko) 반도체 메모리장치의 레벨 쉬프트회로
KR0147469B1 (ko) 출력 노이즈 감소회로
KR950009852B1 (ko) 반도체 메모리 장치의 데이타 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee