KR970062877A - 호스트 컴퓨터와 디바이스의 인터페이스 제어장치 - Google Patents
호스트 컴퓨터와 디바이스의 인터페이스 제어장치 Download PDFInfo
- Publication number
- KR970062877A KR970062877A KR1019960004917A KR19960004917A KR970062877A KR 970062877 A KR970062877 A KR 970062877A KR 1019960004917 A KR1019960004917 A KR 1019960004917A KR 19960004917 A KR19960004917 A KR 19960004917A KR 970062877 A KR970062877 A KR 970062877A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- host computer
- signal
- gate
- data
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
본 발명은 호스트 컴퓨터와 디바이스의 인터페이스 제어장치에 관한 것으로서 특히, 디바이스의 메모리에 일정량의 데이타가 저장되면 데이타 전송을 중단하고, 디바이스의 메모리에 일정량의 데이타가 비게되면 데이타 전송을 개시하는 호스트 컴퓨터와 디바이스의 인터페이스 제어장치에 관한 것이다. 본 발명의 장치는 데이타의 전송시작을 알리는 DS신호를 출력하는 호스트 컴퓨터; 호스트 컴퓨터와의 인터페이스 수행여부를 알리는 CFLEVEL신호를 출력하며, 호스트 컴퓨터로부터 출력되는 DS신호를 입력받아 데이타 수신준비 완료를 알리는 MDTACK신호를 출력하는 디바이스; 및 호스트 컴퓨터로부터 DS신호를 입력받고 디바이스로부터 CFLEVEL신호 및 MDTACK신호를 입력받아, 데이타의 전송 및 중단을 제어하는 제어기를 포함하며, 제어기는 소정의 논리게이트와 디-플립플롭으로 이루어짐이 바람직하다. 따라서, 본 발명은 호스트 컴퓨터와 디바이스 사이에 복수개의 논리게이트를 조합함으로써 기존의 인터페이스신호만을 사용하여 구현할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 호스트 컴퓨터와 디바이스의 인터페이스 제어장치의 바람직한 실시예를 보인 도면.
제2도는 제1도에 도시된 각 게이트의 입출력 타이밍도.
Claims (3)
- 데이타 전송시작을 알리는 DS신호를 출력하는 호스트 컴퓨터; 상기 호스트 컴퓨터와의 인터페이스 수행여부를 알리는 CFLEVEL신호를 출력하며, 상기 호스트 컴퓨터로부터 출력되는 DS신호를 입력받아 데이타 수신준비 완료를 알리는 MDTACK신호를 출력하는 디바이스; 및 상기 호스트 컴퓨터로부터 DS신호를 입력받고 상기 디바이스로부터 CFLEVEL신호 및 MDTACK신호를 입력받아,데이타의 전송 및 중단을 제어하는 제어기를 포함함을 특징으로 하는 호스트 컴퓨터와 디바이스의 인터페이스 제어장치.
- 제1항에 있어서, 상기 제어기는 소정의 논리게이트와 디-플립플릅으로 이루어짐을 특징으로 하는 호스트 컴퓨터와 디바이스의 인터페이스 제어장치.
- 제2항에 있어서, 상기 제어기는 MDTACK신호를 반전시키는 게이트1과 DS신호를 반전시키는 게이트 3와 DS신호와 CFLEVEL신호를 논리합하는 게이트4와 상기 게이트4의 출력을 반전시키는 게이트2가 있으며, 클럭단자에는 상기 게이트1의 출력단자가 접속되며, 클리어단자에는 상기 게이트2의 출력단자가 접속되며, 입력단자와 프리셋단자에는 전원단자가 접속되며, 출력단자는 논리합게이트의 일측입력단자에 접속되는 제1디-플립플릅과,프리셋단자는 상기 게이트3의 출력단자에 접속되며, 클럭단자는 상기 논리합게이트의 출력단자에 접속되며, 입력단자의 상기 호스트 컴퓨터의 DS신호 출력단자에 접속되며, 출력단자는 상기 호스트 컴퓨터의 DTACK단자에 접속되는 제2디-플립플롭과 입력단자와 클리어단자에는 상기 게이트4의 출력단자가 접속되며, 클럭단자에는 상기 게이트1의 출력단자가 연결되며, 프리셋단자에는 전원단자가 접속되는 제3디-플립플롭과, 입력단자와 프리셋단자에는 전원단자가 접속되며, 클럭단자에는 상기 제3디-플립플롭의 반전출력단자가 접속되며, 클리어단자에는 상기 게이트3의 출력단자가 접속되며, 출력단자는 상기 논리게이트의 타측입력단자에 접속되는 제4디-플립플롭을 포함함을 특징으로 하는 호스트 컴퓨터와 디바이스의 인터페이스 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004917A KR970062877A (ko) | 1996-02-27 | 1996-02-27 | 호스트 컴퓨터와 디바이스의 인터페이스 제어장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960004917A KR970062877A (ko) | 1996-02-27 | 1996-02-27 | 호스트 컴퓨터와 디바이스의 인터페이스 제어장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970062877A true KR970062877A (ko) | 1997-09-12 |
Family
ID=66222047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960004917A KR970062877A (ko) | 1996-02-27 | 1996-02-27 | 호스트 컴퓨터와 디바이스의 인터페이스 제어장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970062877A (ko) |
-
1996
- 1996-02-27 KR KR1019960004917A patent/KR970062877A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005311A (ko) | 인터럽트제어장치 | |
| KR100309800B1 (ko) | 동기랜덤액세스메모리장치 | |
| KR910003666A (ko) | 반도체기억장치의 데이터출력제어회로 | |
| US6018783A (en) | Register access controller which prevents simultaneous coupling of more than one register to a bus interface | |
| KR970076825A (ko) | 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 | |
| KR970072663A (ko) | 디지탈 노이즈 필터 | |
| KR960015911A (ko) | 집적회로 | |
| KR850001570A (ko) | 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치 | |
| KR970062877A (ko) | 호스트 컴퓨터와 디바이스의 인터페이스 제어장치 | |
| US6411553B1 (en) | Single ended data bus equilibration scheme | |
| KR880011656A (ko) | 레지스터 회로 | |
| KR970076821A (ko) | 래치회로 | |
| KR200334823Y1 (ko) | 칼럼어드레스스트로브제어회로 | |
| KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
| KR950025534A (ko) | 인터럽트신호의 멀티플렉싱회로 | |
| KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
| KR970071294A (ko) | 직렬통신제어기(scc)를 이용한 직접메모리접근(dma) 장치 | |
| KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
| KR960002020A (ko) | 중앙처리장치의 주변장치 통합제어회로 | |
| KR950014374B1 (ko) | 원-칩 콘트롤러를 채용한 장치를 위한 직접 메모리 액세스(dma) 인식신호 발생회로 | |
| KR970076259A (ko) | 불확실 상태에서의 오동작 방지 디코딩 장치 | |
| KR960008562Y1 (ko) | 공유 데이타 액세스 중재장치 | |
| KR970063935A (ko) | 타이밍 간격 측정 장치 | |
| KR890017612A (ko) | 프로그램머블 로직 콘트롤러의 프로그램 카운터 | |
| KR970002662A (ko) | 레지스터 비트 제어를 위한 스위치 신호 입력 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |