KR960002020A - 중앙처리장치의 주변장치 통합제어회로 - Google Patents
중앙처리장치의 주변장치 통합제어회로 Download PDFInfo
- Publication number
- KR960002020A KR960002020A KR1019940015575A KR19940015575A KR960002020A KR 960002020 A KR960002020 A KR 960002020A KR 1019940015575 A KR1019940015575 A KR 1019940015575A KR 19940015575 A KR19940015575 A KR 19940015575A KR 960002020 A KR960002020 A KR 960002020A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- cycle
- processing unit
- central processing
- peripheral device
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
본 발명은 접속사양이 다양한 주변장치를 자유롭게 수용하면서도 범용 PLD를사용하여 하드웨어의 규모를 줄일 수 있도록 한 중앙처리장치의 주변장치 통합제어회로에 관한 것이다. 이러한 본 발명은 분할된 메모리영역을 선택하기 위한 신호를 발생시키는 어드레스디코더를 구비한다. 주변장치선택부와 다수개의 플립플럽과 타이밍조절부로 이루어진 비동기사이클 종료 처리기를 구비하여 중앙처리장치의 비동기사이클의 종료시점을 제어하였다. 또한 제1 및 제2 주변장치선택부와 논리회로로 이루어진 동기사이클 및 자동벡터 요구 신호발생기를 구비하여 중앙처리장치에 동기사이클 및 자동인터럽트벡터 요구신호를 공급하였다. 이 어드레스디코더와 비동기사이클 종료처리기와 동기사이클 및 자동벡터 요구신호발생기의 설계에 범용 PLD를 사용하여 제작비용을 절감하고, 하드웨어에 대한 신뢰성을 향상시켰다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 주변장치 통합제어회로의 블록구성도.
제2도는 비동기사이클 종료처리기의 상세회로도.
제3도는 동기사이클 및 자동벡터 요구신호발생기의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 어드레스디코더 2 : 비동기사이클 종료처리기
3 : 동기사이클 및 자동벡터 요구신호발생기
4 : 주변장치 선택신호발생기 FF1-FF8 : 플립플럽
5 : 인터럽트 인식신호발생기 28 : 타이밍조절부
6 : 인터럽트 요구신호발생기 32 : 논리회로
27,29,30 : 주변장치선택부
Claims (10)
- 중앙처리장치를 사용하여 주변장치를 접속 및 제어하기 우한 제어회로를 설계하는데 있어서, 상기 중앙처리장치로부터 인가된 어드레스신호와 어드레스유효신호를 해독하여 롬, 램, 입출력영역등으로 분할된 메모리영역을 선택하기 위한 메모리선택신호와 마스타주변장치 선택신호를 발생시키는 어드레스디코더와; 상기 어드레스디코더와 중앙처리장치와 동기사이클 및 자동벡터 요구신호발생기의 출력신호들을 입력받아 비동기사이클을 사용하는 주변장치의 타이밍을 고려하여 중앙처리장치의 사이클의 종료시점을 제어하기 위한 비동기사이클 종료요구신호를 출력하는 비동기사이클 종료처리기와; 상기 중앙처리장치와 어드레스디코더와 인터럽트 요구신호발생기의 출력신호들을 입력받아 특정주변장치를 위한 동기사이클 및 자동인터럽트벡터 요구신호를 발생시키는 동기사이클 및 자동벡터 요구신호발생기와; 상기 어드레스신호와 마스타주변장치 선택신호를 해독하여 구체적인 주변장치선택신호를 발생시키는 주변장치 선택신호발생기와; 상기 어드레스신호와 마스타인터럽트 인식신호를 해독하여 인터럽트를 요구한 주변장치에 대한 구체적인 인터럽트인식신호를 출력하는 인터럽트 인식신호발생기와; 주변장치로부터 인터럽트요구신호를 입력받아 이들중 우선순위가 가장 높은 신호를 부호화한 인터럽트요구신호와 인터럽트 요구중신호를 출력하는 인터럽트 요구신호발생기를 포함하는 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 어드레스디코더는 중앙처리장치의 어드레스유효신호와 리세트신호에 의해 만들어진 강제롬기동신호를 입력받아 시스템기동시 소정사이클동안 롬영역의 데이터를 판독하도록 한 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 어드레스디코더는 중앙처리장치로부터 인가된 중앙처리장치 처리기능신호를 반전된 어드레스유효신호와 부정논리곱하여 마스타인터럽트 인식신호를 출력하도록 한 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 비동기사이클 종료처리기는 어드레스신호와 어드레스디코더의 마스타주변장치 선택신호 및 메모리선택신호를 입력받아 비동기사이클을 사용하는 주변장치를 선택하여 출력하는 주변장치선택부와; 주변장치선택부의 출력신호를 중앙처리장치의 클럭신호에 동기시켜 순차적으로 전달하면서 이 시간지연을 갖는 신호를 출력하는 다수개의 플립플럽과; 주변장치선택부의 출력신호를 다수개의 플립플럽에서 순차적으로 출력된 신호중 적당한 위치의 신호와 조합하여 중앙처리 장치의 사이클기간을 제어하기 위한 비동기사이클 종료요구신호를 출력하는 타이밍조절부로 구성하는 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제4항에 있어서, 상기 다수개의 플립플럽은 동기사이클 및 자동벡터 요구신호발생기의 사이클스타트신호에 의해 리세트상태에서 해제되도록 한 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 동기사이클 및 자동벡터 요구신호발생기는 어드레스신호와 어드레스디코더의 마스타주변장치 선택신호를 분석하여 동기사이클을 사용하는 주변장치를 제어하기 위한 동기사이클 요구신호를 발생시키는 제1주변장치선택부와; 상기 어드레스신호와 인터럽트 요구신호발생기의 인터럽트 요구중신호와 어드레스디코더의 마스타인터럽트 인식신호를 입력받아 자동인터럽트벡터 요구신호를 발생시키는 제2주변장치 선택부와; 제1 및 제2주변장치선택부의 출력신호들을 논리조합하여 동기사이클 및 자동인터럽트벡터 요구신호를 중앙처리장치로 출력하는 논리회로로 구성하는 것을 특징으로 하는중앙처리장치의 주변장치 통합제어회로.
- 제6항에 있어서, 상기 동기사이클 및 자동벡터 요구 신호발생기에, 중앙처리장치의 하위데이터 유효신호 및 판독/기록신호와 비동기사이클 종료처리기의 반전된 비동기사이클 종료요구신호를 논리합하여 하위데이터 기록신호를 출력하는 제1오아게이트와; 중앙처리장치의 상위데이터 유효신호 및 판독/기록신호와 반전된 비동기사이클 종료요구신호를 논리합하여 상위 데이터 기록신호를 출력하는 제2오아게이트와; 상기 판독/기록신호와 하위데이터 유효신호를 논리곱한 후 반전시켜 하위데이터 판독신호를 출력하는 제1앤드게이트 및 제1 인버터와; 상기 판독/기록신호와 상위데이터 유효신호를 논리곱한 후 반전시켜 상위데이터 판독신호를 출력하는 제2 앤드게이트 및 제2 인버터와; 반전된 어드레스유효신호 및 판독/기록신호를 논리곱하는 제3 앤드게이트와; 제3 앤드게이트의 출력신호와 반전된 하위데이터 유효신호 및 상위데이터 유효신호를 논리합하여 사이클스타트신호를 출력하는 제3 오아게이트를 더 포함하여 구성하는 것을 특징으로 하는 주변장치 통합제어회로.
- 제1항에 있어서, 상기 주변장치 선택신호발생기는 범용디코더인 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 인터럽트 인식신호발생기는 범용디코더인 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.
- 제1항에 있어서, 상기 인터럽트 요구신호발생기는 범용 우선순위인코더인 것을 특징으로 하는 중앙처리장치의 주변장치 통합제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015575A KR0155602B1 (ko) | 1994-06-30 | 1994-06-30 | 중앙처리장치의 주변장치 통합제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940015575A KR0155602B1 (ko) | 1994-06-30 | 1994-06-30 | 중앙처리장치의 주변장치 통합제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960002020A true KR960002020A (ko) | 1996-01-26 |
| KR0155602B1 KR0155602B1 (ko) | 1998-11-16 |
Family
ID=19386956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940015575A KR0155602B1 (ko) | 1994-06-30 | 1994-06-30 | 중앙처리장치의 주변장치 통합제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155602B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400554B1 (ko) * | 2000-11-17 | 2003-10-08 | 엘지전자 주식회사 | 중앙처리장치의 주변회로 |
-
1994
- 1994-06-30 KR KR1019940015575A patent/KR0155602B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100400554B1 (ko) * | 2000-11-17 | 2003-10-08 | 엘지전자 주식회사 | 중앙처리장치의 주변회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0155602B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5955905A (en) | Signal generator with synchronous mirror delay circuit | |
| US5687134A (en) | Synchronous semiconductor memory capable of saving a latency with a reduced circuit scale | |
| KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
| US5610874A (en) | Fast burst-mode synchronous random access memory device | |
| US4870299A (en) | Dynamic switching circuit for multiple asynchronous clock sources | |
| US5305277A (en) | Data processing apparatus having address decoder supporting wide range of operational frequencies | |
| KR970076825A (ko) | 싱크로노스 메모리의 내부펄스신호 발생 방법 및 그 장치 | |
| KR100238869B1 (ko) | 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치 | |
| US4578782A (en) | Asynchronous memory refresh arbitration circuit | |
| KR960002020A (ko) | 중앙처리장치의 주변장치 통합제어회로 | |
| KR100190373B1 (ko) | 리드 패스를 위한 고속 동기식 메모리 장치 | |
| KR100223026B1 (ko) | 동기화 회로 | |
| KR0184464B1 (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
| KR900000582B1 (ko) | 중앙처리 장치의 클럭 전환 제어회로 | |
| KR100200769B1 (ko) | 중앙 처리 장치의 출력제어회로 | |
| KR200334823Y1 (ko) | 칼럼어드레스스트로브제어회로 | |
| JPH0969286A (ja) | 半導体記憶装置 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| KR970003641Y1 (ko) | 대기상태(wait state) 발생기 | |
| KR0131448Y1 (ko) | 데이타 직, 병렬 변환회로 | |
| KR0172359B1 (ko) | 반도체 메모리 장치의 고속 데이타 액세스 방법 | |
| KR940007285Y1 (ko) | Vme 인터페이스버스 메모리보드의 디램 사이클 아비트레이션 로직 | |
| KR970066868A (ko) | 인터럽트 발생회로 | |
| SU877538A1 (ru) | Устройство дл управлении блоками пам ти | |
| KR100221071B1 (ko) | 다이나믹 램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |