KR970055620A - 맨체스터코드의 디코딩 장치 - Google Patents

Abstract

본 발명은 랜(LAN:LOCAL AREA NETWORK)시스템에 있어서 데이타의 전송코드인 맨체스터코드를 디코딩하는 장치에 관한 것으로서, 상세하게는 맨체스터코드로 인코딩된 비동기 전송 데이타(맨체스터코드)를 수신 클럭신호에 동기된 맨체스터코드로 변환시킨 후, 톨러런스 체크(TOLERANCE CHECK)하고 동기신호를 검출한 후 엔알지 데이타(NRZ DATA)와 수신 동기클럭신호로 디코딩하는 맨체스터 디코딩 장치에 관한 것이다.

Description

맨체스터코드의 디코딩 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도는 본 발명에 적용되는 맨체스터 디코딩 장치.

제5도는 제4도에 있어서 수신된 비동기 맨체스터코드가 이상적인 천이를 하는 경우 각 부의 타이밍도.

Claims (11)

1. 전송되는 비동기 맨체스터코드를 클럭신호의 천이에 동기시켜 동기 맨체스터코드들을 샘플링하고 상기 클럭신호를 분주하여 동기 클럭신호들을 산출한 후, 상기 동기 맨체스터코드들과 동기 클럭신호을 배타적 논리합하여 엔알지 코드(NRZ CODE)들을 산출하는 제1디코딩부와, 제1디코딩부로부터 동기 맨체스터코드를 입력받아, 상기 클럭신호에 따라 시프트되는 비트값을 순차검출하여 맨체스터코드의 비트셀 중앙에서의 천이에 대한 톨러런스를 체크하는 톨러런스 체크부와, 톨러런스 체크부에서 출력되는 검출신호에 따라, 상기 제1디코딩부로부터 입력되는 엔알지 코드들과 동기 클럭신호들을 선택적으로 출력하는 멀티플렉서부와, 멀티플렉서부에서 출력된 엔알지 코드와 동기 클럭신호를 입력받아 동기 클럭신호에 따라 시프트되는 엔알지 코드의 비트값을 검출하여 동기신호를 출력하는 동기신호 검출부와, 상기 멀티플렉서부로부터 엔알지 코드와 동기 클럭신호를 입력받아, 상기 동기신호 검출부에서 출력되는 동기신호에 따라 엔알지 데이타와 동기 수신 클럭신호를 산출하는 제2디코딩부로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
2. 제1항에 있어서, 상기 제1디코딩부는 수신클럭신호의 상승에지에서 비동기 맨체스터코드를 샘플링하여 동기 맨체스터코드를 출력하는 제1플립플롭과 상기 수신 클럭신호에 의해 반전 출력되는 동기 클럭신호를 다시 입력으로 홀딩하여 분주된 동기 클럭신호를 출력하는 제2플립플롭과, 상기 제1플립플롭에서 출력되는 동기 맨체스터코드와 제2플립플롭에서 출력되는 동기 클럭신호를 입력받아 배타적 논리합하여 엔알지코드를 검출하는 제1 배타적 오아게이트와, 반전 수신 클럭신호의 상승에지에서 상기 비동기 맨체스터코드를 샘플링하여 동기 맨체스터코드를 출력하는 제3플립플롭과, 상기 반전 수신 클럭신호에 의해 반전 출력되는 동기 클럭신호를 다시 입력으로 홀딩하여 분주된 동기 클럭신호를 출력하는 제4플립플롭과, 상기 제3플립플롭에서 출력되는 동기 맨체스터코드와 제4플립플롭에서 출력되는 동기 클럭신호를 입력받아 배타적 논리합하여 엔알지코드를 출력하는 제2 배타적 오아게이트와로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
3. 제1항에 있어서, 상기 톨러런스 체크부는 상기 수신 크럭신호를 입력받아 완충증폭하여 출력하는 버퍼와, 상기 제1플립플롭으로부터 동기 맨체스터코드를 입력받아 버퍼에서 출력된 수신 클럭신호에 따라 비트값을 1비트씩 순차적으로 시프트시키는 제5플립플롭과, 그 제5플립플롭으로부터 동기 맨체스터코드의 비트값을 입력받아 상기 버퍼에서 출력된 수신 클럭신호에 따라 비트값을 1비트씩 순차적으로 시프트시키는 제6플립플롭과, 그 제6플립플롭으로부터 입력되는 동기 맨체스터코드의 비트값을 입력받아 상기 버퍼에서 출력된 수신 클럭신호에 따라 비트값을 1비트씩 순차적으로 시프트시키는 제7플립플롭과, 상기 제5플립플롭과 제6플립플롭 및 제7플립플롭에서 시프트되는 비트값을 입력받아 동기 맨체스터코드가 듀티비의 톨러런스 스펙을 벗어났는지를 검출하는 낸드게이트와, 그 낸드게이트에서 출력되는 검출신호를 반전시키는 인버터와, 상기 제5플립플롭와 제6플립플롭 및 제7플립플롭의 비반전단자(Q)에서 시프트되는 비트값을 입력받아 동기 맨체스터코드가 듀티비의 톨러런스 스펙을 벗어났는지를 검출하는 노아게이트와, 상기 인버터에서 반전된 검출신호와 노아게이트의 출력되는 검출신호를 입력받아 동기 맨체스터코드의 듀티비 스펙(톨러런스)을 체크하는 오아게이트와, 그 오아게이트의 출력신호에 따라 전원전압을 제어신호로 출력하는 제8플립플롭으로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
4. 제1항에 있어서, 상기 멀티플렉서부는 상기 제1디코딩부의 제1,제2배타적 오아게이트로부터 엔알지코드들을 각각 입력받아 상기 톨러런스체크부에서 출력되는 제어신호에 따라 엔알지코드들을 선택적으로 출력하는 제1멀티플렉서와 상기, 제1디코딩부의 제2,제4플립플롭으로부터 동기 클럭신호들을 입력받아 상기 톨러런스 체크부에서 출력되는 제어신호에 따라 동기 클럭신호들을 선택적으로 출력하는 제2멀티플렉서로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
5. 제1항에 있어서, 상기 동기신호 검출부는 상기 멀티플렉서부에서 출력되는 동기 클럭신호를 반전하여 출력하는 인버터와, 그 반전 동기 클럭신호에 따라 상기 멀티플렉서부에서 출력되는 엔알지코드의 비트값을 1비트씩 순차적으로 시프트시키는 제9플립플롭과 그 제9플립플롭에서 출력되는 엔알지코드의 비트값을 입력받아 상기 반전 동기 클럭신호에 따라 엔알지코드의 비트값을 1비트씩 순차적으로 시프트시키는 제10플립플롭과, 그 제10플립플롭에서 출력되는 비트값과 상기 제9플립플롭에서 출력되는 비트값을 입력받아 낸딩하여 동기 비트값을 검출하는 낸드게이트와, 그 낸드게이트의 동기비트 검출신호를 반전시키는 인버터와, 그 인버터의 출력신호에 따라 전원전압을 동기기신호로 출력하는 제11플립플롭으로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
6. 제1항에 있어서, 상기 제2디코딩부는 상기 제1멀티플렉서에서 출력되는 엔알지코드를 입력받아, 상기 제11플립플롭의 동기신호에 따라 엔알지데이타를 출력하는 제1래치소자와, 상기 제2멀티플렉서에서 출력되는 동기 클럭신호를 입력받아, 상기 제11플립플롭의 동기신호에 따라 동기 수신 클럭신호를 출력하는 제2래치소자로 구성된 것을 특징으로 하는 맨체스터코드의 디코딩장치.
7. 제2항에 있어서, 상기 동기 클럭신호는 수신 클럭신호를 1/2분주한 것을 특징으로 하는 맨체스터코드의 디코딩장치.
8. 제3항에 있어서, 상기 낸드게이트는 상기 제5플립플롭와 제6플립플롭 및 제7플립플롭에서 시프트되는 1비트값을 입력받아 비트값(1,1,1)을 검출하고, 노아게이트는 제5플립플롭와 제6플립플롭 및 제7플립플롭에서 시프트되는 1비트값을 입력받아 비트값(0,0,0)를 검출하는 것을 특징으로 하는 맨체스터코드의 디코딩장치.
9. 제4항에 있어서, 상기 제1멀티플렉서는 톨러런스체크부에서 로우레벨의 제어신호가 입력될 때 제1배타적오아게이트로부터 입력되는 엔알지 코드를 출력하고, 하이레벨의 제어신호가 입력될 때는 제2배타적오아게이트로부터 입력되는 엔알지코드를 출력하는 것을 특징으로 하는 맨체스터코드의 디코딩장치.
10. 제4항에 있어서, 상기 제2멀티플렉서는 톨러런스체크부에서 로우레벨의 제어신호가 입력될 때 제2플리플롭으로부터 입력되는 동기 클럭신호를 출력하고, 하이레벨의 제어신호가 입력될 때는 제4플립플롭으로부터 입력되는 동기 클럭신호를 출력하는 것을 특징으로 하는 맨체스터코드의 디코딩장치.
11. 제8항에 있어서, 상기 낸드게이트에서 비트값(1,1,1)이 검출되거나 또는 노아게이이트(0,0,0)가 검출될 경우는 동기 맨체스터코드의 듀티비가 톨러런스 스펙(듀티비 50%)을 벗어날 경우인 것을 특징으로 하는 맨체스터코드의 디코딩장치.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.