KR19980025443A - 클럭 페일 검출장치 - Google Patents

Abstract

본 발명은 원거리로부터 클럭을 전송받아 사용할 때 클럭이 정상적으로 수신이 되는지의 유무를 검출하며, 클럭이 정상적으로 복구되었을때도 이를 검출하는 기능을 제공하기 위한 클럭 페일 검출장치에 관한 것이다.

종래에는 원거리로부터 전송되는 클럭을 수신하여 전송에러체크없이 사용하므로 정상적으로 전송되었는지 알 수 없다는 문제점이 있었다.

이것을 해결하기 위해, 본 발명은 특정용도로 클럭을 사용하는 시스템에 있어서, 원거리로부터 전송크럭, 기준클럭 및 리셋신호에 응답하여 원거리 전송클럭신호의 페일여부를 검출하는 클럭 페일 검출부로 구성된다.

Description

클럭 페일 검출장치

종래에는 원거리로부터 전송되는 클럭을 수신하여 전송에러체크없이 사용하므로 정상적으로 전송되었는지 알 수 없다는 문제점이 있었다.

따라서 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로서, 본 발명은 원거리로부터 클럭을 전송받아 사용할 때 클럭이 정상적으로 수신이 되는지의 유무를 검출하며, 클럭이 정상적으로 복구되었을때도 이를 검출하는 기능을 제공하기 위한 클럭 페일 검출장치를 제공하는데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은 원거리 전송클럭, 기준클럭 및 리셋 신호에 응답하여 원거리 전송클럭의 페일 여부를 검출하는 클럭 페일 검출수단으로 구성된 것으로서, 이하 본 발명을 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.

제1도는 본 발명에 의한 클럭 페일 검출장치를 설명하기 위한 블록 구성도.

제2도는 본 발명에 의한 클럭 페일 검출장치를 설명하기 위한 상세 블록 구성도.

제3도는 본 발명에 의한 클럭 페일 검출장치를 설명하기 위한 상세 회로도.

제4도는 본 발명에 의한 클럭 페일 검출장치를 설명하기 위한 각부 파형도.

*도면의 주요부분에 대한 부호의 설명*

100 : 클럭 페일 검출부110 : 듀티보정부

120 : 초기화 생성부130 : 제1클럭 페일 검출부

제1도는 본 발명에 의한 클럭 페일 검출장치의 블록 구성도를 나타낸 것으로서, 원거리 전송클럭, 기준클럭 및 리셋신호에 응답하여 원거리 전송클럭의 페일여부를 검출하는 클럭 페일 검출부(100)로 구성된다.

제2도는 본 발명에 의한 클럭 페일 검출장치의 상세 블록 구성도로서, 제1도의 클럭 페일 검출부(100)는 원거리에서 전송된 제1클럭(Clock)과 리셋신호(RST)에 응답하여 보정된 제2클럭신호를 출력하는 듀티보정부(110)와, 상기 듀티보정부(110)의 제2클럭과 기준클럭을 입력으로 하여 초기화(RST)신호를 출력하는 초기화신호 생성부(120)와, 상기 초기화신호 생성부(120)의 초기화신호(RST)와 기준 클럭(Clock)을 입력으로 하여 클럭페일신호를 출력하는 제1클럭페일 검출부(130)로 구성된다.

제3도는 상기 제2도의 각 블록에 대한 상세 회로도로서, 듀티보정부(110)는 제1인버터(N1)와, 제1디플립플롭(F1)으로 구성되며, 상기 초기화신호 생성부(120)는 제2, 제3디플립플롭(F2)(F3)과, 제2인버터(N2)와, 논리곱게이트(AND)와, 논리합게이트(OR)로 구성되며, 상기 제1클럭 페일 검출부(130)는 8비트 쉬프트 레지스터(S1)로 구성된다.

이와 같이 구성된 본 발명의 작용 및 효과를 첨부한 도면을 참조하여 설명하면 다음과 같다.

먼저, 원거리로부터 수신되는 제1클럭의 정상유무를 판단하기 위해서는 제2도에서 보는 바와 같이 기준 클럭이 필요한데 이 클럭의 주파수는 수신 클럭 주파수에 의존적이다.

제3도와 같이 제2도의 각부 블럭들의 회로를 구성하였을 경우 그 기준클럭의 주파수는 수신 클럭의 1~4배 이어야 한다.

초기 모든 회로는 제4도의 (가)에 도시된 리셋신호(RST)에 의해 초기화된다. 이때 듀티 보정부(110)는 제1플립플롭(F1)에 의해 수신 클럭을 2분주하여 수신클럭의 듀티를 50대 50으로 변환한다.

여기에서 듀티란 수신클럭의 1주기동안 로직값이 1인경우와 0인 경우의 비율을 말한다.

이렇게 변환하여 주는 이유는 다음단인 초기화신호 생성부(120)에서 초기화 신호를 정확히 생성하기 위해서이다.

수신클럭중에는 듀티가 1인 값이 90이고, 0인 값이 10인 경우도 있으므로 이와 같은 듀티로는 초기화신호를 생성할 수 없다.

상기 초기화는 리셋신호(RST)의 입력이 1인 경우와 초기화신호 생성부(120)의 출력신호가 1인경우에 0의 값으로 초기화된다.

상기 초기화신호 생성부(120)는 상기 듀티보정부(110)에서 출력된 2분주된 수신 클럭을 래치한다.

제4도에 도시된 바와 같이 초기화신호 생성부(120)의 출력신호는 최초 리셋신호(RST)의 값이 1로 어써트되었을 때 로직값이 0으로 출력되며 리셋값이 0이고 듀티보정부(110)의 출력신호가 1일 때 기준클럭의 첫 번째 라이징 클럭에서부터 1주기동안 로직값 1이 어써트된다.

이 1값은 듀티보정부(110)와 제1클럭페일 검출부(130)의 초기화 신호로 사용된다.

상기 초기화신호 생성부(120)의 초기화는 리셋 신호(RST)가 1로 어써트되면 로직값이 0으로 초기화 된다.

상기 제1클럭 검출부(130)는 쉬프트 레지스터(S1)로 이루어져 있으며 초기리셋신호(RST)가 1이면 출력값이 모두 0으로 초기화된다.

이 쉬프트 레지스터(S1)의 캐리 입력은 1이어서 리셋신호(RST)가 0이고 초기화신호 생성부(120)의 출력신호가 0인 상태에서 제4도의 (라)에 도시된 바와 같이 기준 클럭이 8번의 라이징 에지가 있으면 클럭 페일값이 1로 어써트된다.

상기 어써트된 값이 1로 되는 것은 수신 클럭이 정상적으로 수신되지 못하는 것을 의미한다.

다시 말해 수신 클럭이 정상적이지 못한 경우 이 클럭값은 라이징 에지를 갖지 못하게 되며, 듀티보정부(110)의 출력신호는 0으로 유지된다.

그러면 초기화신호 생성부(120)의 출력 또한 0값을 계속해서 어써트한다.

상기 초기화신호 생성부(120)의 출력신호가 0으로 유지되면 제1클럭페일 검출부(130)는 기준 클럭이 8번의 라이징이 있을 경우 클럭 페일을 어써트한다.

이 상태에서 수신 클럭이 다시 정상적으로 수신되는 경우 초기화신호 생성부(120)는 제4도의 (가)에 도시된 바와 같이 초기화신호는 1로 주기적으로 어써트하여 제1클럭 페일 검출부(110)의 출력값이 1로 어써트되지 못하도록 초기화 시킨다.

이상에서 설명한 바와 같이 본 발명은 시스템에서 특정용도로 사용되는 클럭이 원거리로부터 전송되는 경우 수신측의 간단한 로직회로를 추가함으로써 좀더 쉽게 클럭이 정상적으로 수신되는지의 여부를 판단할 수 있고, 정상복구 여부를 알 수 있다는 효과가 있다.

본 발명은 클럭 페일 검출장치에 관한 것으로, 특히 원거리로부터 클럭을 전송받아 사용할 때 클럭이 정상적으로 수신이 되는지의 유무를 검출하며, 클럭이 정상적으로 복구되었을때도 이를 검출하는 기능을 제공하기 위한 것이다.

Claims (2)

1. 특정용도로 클럭을 사용하는 시스템에 있어서,

   원거리 전송클럭, 기준클럭 및 리셋 신호에 응답하여 원거리 전송클럭의 페일 여부를 검출하는 클럭 페일 검출수단으로 구성된 것을 특징으로 하는 클럭 페일 검출장치.
2. 제1항에 있어서, 상기 클럭 페일 검출수단은 원거리에서 전송된 제1클럭과 리셋신호에 응답하여 보정된 제2클럭신호를 출력하는 듀티보정수단과,

   상기 듀티 보정수단의 제2클럭과 기준클럭을 입력으로하여 초기화 신호를 출력하는 초기화신호 생성수단과,

   상기 초기화 생성수단의 초기화 신호의 기준 클럭을 입력으로하여 클럭페일신호를 출력하는 제1클럭페일 검출수단으로 구성되는 것을 특징으로 하는 클럭 페일 검출 장치.